JPH04246839A - Ic実装方法 - Google Patents

Ic実装方法

Info

Publication number
JPH04246839A
JPH04246839A JP3011867A JP1186791A JPH04246839A JP H04246839 A JPH04246839 A JP H04246839A JP 3011867 A JP3011867 A JP 3011867A JP 1186791 A JP1186791 A JP 1186791A JP H04246839 A JPH04246839 A JP H04246839A
Authority
JP
Japan
Prior art keywords
chip
circuit board
conductive adhesive
mounting method
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3011867A
Other languages
English (en)
Inventor
Kunio Kishimoto
邦雄 岸本
Toshiaki Takenaka
敏昭 竹中
Shinji Nakamura
眞治 中村
Hikari Fujita
光 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3011867A priority Critical patent/JPH04246839A/ja
Publication of JPH04246839A publication Critical patent/JPH04246839A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ICチップに代表され
る電気マイクロ回路素子の入出力パッド上に形成された
突起接点と回路基板上に形成された電極端子とを導電性
接着剤を用いて安定に電気接続するためのIC実装方法
に関する。
【0002】
【従来の技術】従来、電気マイクロ回路素子の接点領域
と回路基板上の電極端子部との接続には半田付けが良く
利用されていた。しかしながら近年、例えばICフラッ
トパッケージなどの小型化と接続端子の増加により接続
端子間、すなわちピッチ間隔が次第に狭くなり従来の半
田付け技術で対処することが困難になってきた。また最
近では電卓、電子時計、または液晶ディスプレイなどに
あっては裸のICチップをガラス基板上の電極に直付け
して実装面積の効率的使用を図ろうとする動きがあり、
半田付けに代わる有効かつ微細な電気的接続手段が強く
望まれていた。
【0003】裸のICチップを回路基板上の電極と電気
的に接続する方法としては、ICチップの電極パッド上
に形成した導電性の突起接点の頭頂部に導電性接着剤を
塗布し回路基板の電極端子に位置合わせし接着硬化する
ことでICチップと回路基板の電気的接続を図る技術が
ある(特開昭62−285446号公報)。この従来の
方法では、回路基板にICチップを実装した後に別途用
意した乾燥器に入れて導電性接着剤の硬化を行っていた
【0004】以下図面を参照しながら従来のIC実装方
法について説明する。図7〜図11は従来のIC実装方
法における工程を示したものであり、図において、1は
ICチップ、2はICチップ1上に150μmピッチで
配置された電極パッド、3は電極パッド2上にAuを用
いてワイヤーボンディング法でもって形成した後、約4
0μmの高さに平坦に成形された突起接点、4は回路基
板、5は回路基板4上に形成された端子電極、6は突起
接点3に転写塗布された導電性接着剤、7は導電性接着
剤膜、8はIC保持装置、9は支持体、10は乾燥器で
ある。
【0005】上記構成においてつぎにその実装工程を説
明する。図7はICチップ1の突起接点3に導電性接着
剤6を転写塗布するためにIC保持装置8で吸着し導電
性接着剤膜7を形成している支持体9上に移動し位置合
わせをしている工程を示す図であり、その後、図8に示
すようにICチップ1の突起接点3を導電性接着剤膜7
に浸積する。そして、図9は、ICチップ1の突起接点
3に導電性接着剤6を転写塗布した状態を示すものであ
る。
【0006】その後、図10に示すように回路基板4上
の端子電極5に導電性接着剤6を転写塗布したICチッ
プ1の突起接点3を位置合わせして回路基板4上の端子
電極5とICチップ1の突起接点3とを接続する。この
後、図11に示すように乾燥器10に入れてバッチ方式
で数枚単位で導電性接着剤6を硬化して実装が完了する
【0007】
【発明が解決しようとする課題】しかしながら上記従来
のIC実装方法では、ICチップ1を回路基板4に実装
を行ってから乾燥器10内で導電性接着剤6を硬化させ
るものであり、導電性接着剤6が硬化していない状態で
置かれるため接続が不安定となり、回路基板4やICチ
ップ1に振動など外力がかかるとICチップ1が回路基
板4の端子電極5から外れてオープン状態となったりま
たはショートするなどの不良が発生していた。また突起
接点3に転写塗布され端子電極5に接続する導電性接着
剤6の量は多ければ電気的にICチップ1と回路基板4
との接続は安定するが、端子間距離が150μmと狭い
ため端子電極5上での導電性接着剤6の広がりが大きす
ぎて図11に示すように電極端子間でショートが発生す
るという課題があった。
【0008】本発明はこのような従来の課題を解決する
ものであり、電気的接続の信頼性に優れたIC実装方法
を提供することを目的とするものである。
【0009】
【課題を解決するための手段】本発明は上記目的を達成
するために、ICチップの突起接点に導電性接着剤を転
写塗布した後、回路基板上にICチップを押し付けなが
ら導電性接着剤に熱を加えて硬化させるものである。
【0010】
【作用】したがって本発明によれば、ICチップ上の突
起接点に転写された導電性接着剤が回路基板に接触した
直後から加熱を始めるため、接着剤が広がり始めると同
時に硬化が始まり、したがって接着剤広がりを小さくで
き、同時に接着強度も得られる。
【0011】
【実施例】(実施例1)以下、本発明の一実施例につい
て図1〜図6とともに図7〜図11と同一部分には同一
番号を付して詳しい説明を省略し、相違する点について
説明する。
【0012】図1〜図6は本発明の一実施例における工
程を示すものであり、図において11は温風発生器、1
2はIC保持装置8に内設されているヒーターである。
【0013】上記構成において、つぎにその実装方法を
説明する。図1は、ICチップ1の突起接点3に導電性
接着剤6を転写塗布するためにICチップ1をIC保持
装置8で吸着し、導電性接着剤膜7を形成している支持
体9上に移動し位置合わせをしている工程を示しており
、その後、図2に示すようにICチップ1の突起接点3
を導電性接着剤膜7に浸積し、IC保持装置8を引き上
げると、図3に示すようにICチップ1の突起接点3に
導電性接着剤6が転写塗布される。
【0014】その後、図4に示すように回路基板4上の
端子電極5に合致するように導電性接着剤6を転写塗布
したICチップ1の突起接点3を位置合わせし、図5に
示すようにIC保持装置8を押し下げ、回路基板4上の
端子電極5とICチップ1の突起接点3とを接続すると
同時にIC保持装置8でICチップ1を回路基板4に押
し付けながら熱風発生器11によりICチップ1に熱風
をあてて導電性接着剤6を硬化させるのである。このよ
うにすることにより強い接着強度を得るとともに導電性
接着剤6の余分な広がりを防止して硬化できるため、従
来120μmあった接着剤広がりを100μmと小さく
抑えて接続できる。
【0015】(実施例2)つぎに、本発明の第2の実施
例について説明する。
【0016】ICチップ1の突起接点3に導電性接着剤
6を転写塗布しICチップ1の突起接点3と回路基板4
の端子電極5とを位置合わせを行うまでは実施例1と同
様の工程を行い、その後、図6に示すように回路基板4
上の端子電極5とICチップ1の突起接点3とを接続す
ると同時にIC保持装置8によりICチップ1を回路基
板4に押し付けながらIC保持装置8に内蔵したヒータ
ー12で加熱し、導電性接着剤6を硬化させるのである
。 このようにすることにより実施例1と同様に強い接着強
度を得るとともに導電性接着剤6の余分な広がりを防止
して硬化でき、同様な効果を得ることができる。
【0017】このように上記実施例によれば、ICチッ
プ1と回路基板4の接続と同時に温風発生器11または
ヒーター12により導電性接着剤6を硬化しているため
、導電性接着剤6の余分な広がりを防止でき、安定した
接続が得られるのである。
【0018】
【発明の効果】本発明は上記実施例より明らかなように
、ICチップが回路基板に実装された後、IC保持装置
がICチップから離れたときにはすでに導電性接着剤は
硬化しており、外力に対して安定した状態になっている
。また従来のような実装後の硬化工程が不必要となり、
すぐに電気試験を行うことができるので工数削減が可能
となる。
【0019】そして、導電性接着剤が端子電極上に広が
っていく途中で導電性接着剤を硬化させるためその転写
塗布量が通常より多い場合でも導電性接着剤の端子電極
上の広がりを100μm以下に規制でき、ショートなど
の不良が発生せず安定した電気的接続が行えるという効
果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるIC実装方法の
工程を示すICチップと回路基板の部分断面側面図
【図
2】本発明の第1の実施例におけるIC実装方法の工程
を示すICチップと回路基板の部分断面側面図
【図3】
本発明の第1の実施例におけるIC実装方法の工程を示
すICチップと回路基板の部分断面側面図
【図4】本発
明の第1の実施例におけるIC実装方法の工程を示すI
Cチップと回路基板の部分断面側面図
【図5】本発明の
第1の実施例におけるIC実装方法の工程を示すICチ
ップと回路基板の部分断面側面図
【図6】本発明の第2
の実施例におけるIC実装方法の加熱工程を示すICチ
ップと回路基板の部分断面側面図
【図7】従来例のIC
実装方法の工程を示すICチップと回路基板の部分断面
側面図
【図8】従来例のIC実装方法の工程を示すICチップ
と回路基板の部分断面側面図
【図9】従来例のIC実装方法の工程を示すICチップ
と回路基板の部分断面側面図
【図10】従来例のIC実装方法の工程を示すICチッ
プと回路基板の部分断面側面図
【図11】従来例のIC実装方法の工程を示すICチッ
プと回路基板の部分断面側面図
【符号の説明】
1  ICチップ 2  電極パッド 3  突起接点 4  回路基板 5  端子電極 6  導電性接着剤

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ICチップ上の電極パッドの上に形成され
    た突起接点を導電性接着剤を用いて回路基板の端子電極
    に接続するIC実装方法であって、前記ICチップを前
    記回路基板に押し付けながら導電性接着剤を加熱するこ
    とによってその導電性接着剤を硬化させ前記ICチップ
    を前記回路基板に接続するIC実装方法。
  2. 【請求項2】導電性接着剤を熱風を用いて加熱し硬化さ
    せる請求項1記載のIC実装方法。
  3. 【請求項3】導電性接着剤を硬化させる方法としてIC
    保持装置に内蔵したヒーターによって加熱する請求項1
    記載のIC実装方法。
JP3011867A 1991-02-01 1991-02-01 Ic実装方法 Pending JPH04246839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3011867A JPH04246839A (ja) 1991-02-01 1991-02-01 Ic実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3011867A JPH04246839A (ja) 1991-02-01 1991-02-01 Ic実装方法

Publications (1)

Publication Number Publication Date
JPH04246839A true JPH04246839A (ja) 1992-09-02

Family

ID=11789675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3011867A Pending JPH04246839A (ja) 1991-02-01 1991-02-01 Ic実装方法

Country Status (1)

Country Link
JP (1) JPH04246839A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841022B2 (en) * 1996-08-06 2005-01-11 Hitachi Chemical Company, Ltd. Adhesive-coated electronic parts on a connection sheet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841022B2 (en) * 1996-08-06 2005-01-11 Hitachi Chemical Company, Ltd. Adhesive-coated electronic parts on a connection sheet

Similar Documents

Publication Publication Date Title
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JPWO1998030073A1 (ja) 回路基板への電子部品の実装方法及びその装置
JPH1041615A (ja) 半導体チップ実装用基板、及び半導体チップの実装方法
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JP3026204B1 (ja) ベアチップ実装方法
JP2005026577A (ja) 電子部品の実装方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP2002299809A (ja) 電子部品の実装方法および実装装置
JPH04171970A (ja) 半導体装置
JPH04246839A (ja) Ic実装方法
JP2833272B2 (ja) Ic実装方法
JP3264072B2 (ja) 電子部品およびその製造方法
KR20060017213A (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JPH05166879A (ja) Ic実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH0778847A (ja) 半導体チップの実装方法
JP2000174066A (ja) 半導体装置の実装方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JPH05235103A (ja) Ic実装方法
JP2502790B2 (ja) Ic部品の実装方法
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JP3277830B2 (ja) 電子部品の組立て方法
JPH04326747A (ja) 部品実装方法