JPH04246870A - 熱電素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はペルチェ効果を利用し電
気的に冷房もしくは暖房を行う空調装置、あるいはゼー
ベック効果により温度差を用いて発電を行う発電装置等
に利用されるＰ型およびＮ型の半導体エレメントを配置
した熱電素子の製造方法に関する。

【０００２】

【従来の技術】熱を電気に変換、あるいは電気を熱に変
換する熱電素子は図１０の従来例に示すように、金属板
１および金属板２によってＮ型半導体エレメント３およ
びＰ型半導体エレメント４を挟み込み、交互に電気的に
直列接続して配列した後、金属板１または２もしくはそ
の両方に基板５を張り付けて熱電素子を保持する構造と
しており、両側の金属板に温度差を与えることにより発
電を行うか、もしくは端子６と端子７間に直流電流を通
ずることにより、金属板の一方が冷却され、他方が加熱
される。

【０００３】このような従来の熱電素子の製造方法は以
下のように行われている。まず、半導体エレメントの製
造は２種類または３種類の金属または半金属に、Ｐ型お
よびＮ型半導体とするために、ドープ元素を混入し、所
定の形状に成形し焼結を行う。このようにして得られた
半導体エレメント３または４の両面に金属板１および２
を一つ一つ半田付けし、交互に直列的に配列することに
よって製造されている。その後、セラミック等の絶縁性
基板５の上に装着することにより、機械的強度を保って
いる。

【０００４】

【発明が解決しようとする課題】　　　　　　　　　　
　　　　　　　　　　しかしながら、このような従来の
製造方法では、多数の半導体エレメントや金属板を単独
で用意し、それぞれを手作業により１個１個金属片に半
田付け等で接着配置して製造している。しかもその場合
にＰ型およびＮ型の半導体エレメントを交互に誤りなく
一定間隔を保って整列させなければならず、このような
組立作業が煩雑であり、なおかつ、非常に時間がかかる
。このため生産性が低く、量産化が出来ないため熱電素
子の製造コストが高くなるという課題を有していた。

【０００５】本発明は上記課題を解決するもので、製造
コストを大幅に低減する新規な熱電素子の製造方法を提
供することを目的としている。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、配置台上に縦横に配列されたＰ型およびＮ
型半導体の同一種エレメントを配置台から分離して一括
移動し、位置決めマスクを用いて２つの電極付き基板上
にそれぞれを市松模様状に分散して一括配置する、また
はＰ型とＮ型とでエレメントの断面形状を異ならせてお
き、所定の位置に対応する形状の孔をあけた位置決めマ
スクを用いて２つの電極付き基板上に分散して一括配置
するものである。

【０００７】

【作用】本発明は上記した構成により、配置台上に縦横
に配列されたＰ型およびＮ型半導体の同一種エレメント
を配置台から分離して１工程で一括移動し、市松模様状
に孔をあけた位置決めマスクを用いて２つの電極付き基
板上に分散して一括配置するので各エレメント一つ一つ
を配列することなく基板上へ市松模様状に一括配列する
ことができる。

【０００８】

【実施例】（実施例１）以下、本発明の一実施例につい
て、図面を参照しながら説明する。

【０００９】図１〜図５は、本発明による熱電素子の製
造方法の一実施例の工程を示す断面図である。この断面
図にしたがって補足図を参照しながら以下に説明を行う
。

【００１０】図１に示すように、配置台８上にＰ型（ま
たはＮ型）の半導体エレメント９が正確に位置決めされ
るようにある一定の間隔をあけて有底穴を形成し、Ｐ型
（またはＮ型）の半導体エレメント９の一群を配置台８
上に載せ、配置台８を振動させながらＰ型（またはＮ型
）の半導体エレメント９を有底穴の位置へそれぞれ配列
する。なお、Ｐ型（またはＮ型）の半導体エレメント９
のそれぞれの上下面には、金属電極（図示せず）が形成
されている。この金属電極は磁性体金属であり、電磁石
等の磁力の有無により吸脱着が可能である。また、有底
穴の間隔、個数等は、熱電素子の形状、完成素子に必要
とされる性能および半導体エレメントの物性値等から計
算して決定した。

【００１１】図６に示すように、Ｐ型（またはＮ型）の
半導体エレメント９を縦横に配列し、Ｐ型（またはＮ型
）の半導体エレメント９の形状を５×５×７ｍｍとし、
配置台８の幅を５０ｍｍ、奥行きを５００ｍｍ、厚みを
５ｍｍ、有底穴の深さを２ｍｍ、穴ピッチは２ｍｍとし
た。配置台８上には、３６０個（６×６０）のＰ型（ま
たはＮ型）の半導体エレメント９が縦横に配列している
。これをＰ型とＮ型で２通り用意する。Ｐ型（またはＮ
型）の半導体エレメント９は、Ｂｉ２Ｔｅ３に、Ｓｂを
添加したものをＰ型、Ｓｅを添加したものをＮ型として
使用した。

【００１２】次に図２に示すように、Ｐ型（またはＮ型
）の半導体エレメント９の一群を板状電磁石１０で一括
して引き上げる。本実施例においては一度に３６個（６
×６）の素子を引き上げた。

【００１３】次いで図３に示すように、位置決めマスク
１１ａを電極付き基板１２ａ上に設置して、その上に板
状電磁石１０で一括して引き上げたＰ型（またはＮ型）
の半導体エレメント９の一群を移動し、板状電磁石１０
への通電を切ることにより前記電極付き基板１２ａ上に
１８個のＰ型（またはＮ型）の半導体エレメント９を市
松模様状に配置する。

【００１４】図７（ａ）および図７（ｂ）に相補する位
置に市松模様状に孔をあけた２種類の位置決めマスク１
１ａ、１１ｂを示す。これらの孔の位置は図６で示され
る縦横の配列間隔と同じように設計した。孔の大きさは
それぞれの半導体エレメントが滑らかに通過出来るよう
にクリアランスを設けてある。図８（ａ）および図８（
ｂ）に電極付き基板１２ａ、１２ｂの平面図を示す。金
属電極１３は、金属蒸着とエッチングで基板１２ａ、１
２ｂ上に形成した。なお、基板をくり抜いて金属板を埋
め込んでも構わない。この金属電極１３の配列パターン
は電極付き基板１２ａ、１２ｂが半導体エレメントを挟
み込んだ時にＰ型およびＮ型半導体が交互に直列的に接
続するように配列されている。またこれらの電極上には
、クリームソルダー（図示せず）を付着してあり、熱処
理を施すことにより半導体エレメントと金属電極１３と
を電気的にも機械的にも密着接続させられるようにして
いる。電極付き基板１２ａ、１２ｂをそれぞれ２０枚づ
つ用意した。

【００１５】次いで図３に示すように、位置決めマスク
１１ａ上に残された１８個のＰ型（またはＮ型）半導体
エレメント９を板状電磁石１０に通電することにより再
び引き上げる。

【００１６】次いで図４に示すように、電極付き基板１
２ａとは別の電極付き基板１２ｂ上に移動する。

【００１７】次いで図５に示すように、板状電磁石１０
の通電を切ることによりＰ型（またはＮ型）の半導体エ
レメント９を電極付き基板１２ｂ上に市松模様状に配置
する。

【００１８】以上図１〜図５に示した５工程が終わった
後に、前記Ｐ型（またはＮ型）の半導体エレメント９と
は反対のＮ型（またはＰ型）の半導体エレメント９にも
位置決めマスク１１ｂを用いて図１〜図５に示した工程
と同様の作業を行う。これらの作業により電極付き基板
１２ａおよび１２ｂ上にはそれぞれ１８個づつのＰ型お
よびＮ型の半導体エレメントが交互に配列され、２つの
素子配列が完成する。

【００１９】上記の作業は１０回繰り返され、電極付き
基板１２ａおよび１２ｂ上にＰ型およびＮ型の半導体エ
レメントが交互に配列され、２０個の素子配列が完成す
る。

【００２０】続いて、Ｐ型およびＮ型の半導体エレメン
トが配置されている電極付き基板１２ａに対しては電極
付き基板１２ｂを、あるいはＰ型およびＮ型半導体エレ
メントが配置されている電極付き基板１２ｂに対しては
１２ａをＰ型およびＮ型の半導体エレメントが交互に配
列している上から設置する。

【００２１】最後に、すべてを加熱することによりクリ
ームソルダーを溶かし、電極と半導体を密着する。こう
することによりＰ型の半導体エレメントとＮ型の半導体
エレメントとが交互に電気的に直列接続され、２０個の
熱電素子が一度に完成する。

【００２２】このように本実施例では、従来の製造方法
と比較して、縦横に配列された多数の同種エレメントを
２つの電極付き基板上に市松模様状に分散して一括配置
する製造方法としているので、Ｐ型およびＮ型半導体エ
レメントを誤りなく正しい位置に配置することができ、
しかも熱電素子完成までの工程も少なく高能率で熱電素
子を生産することが可能となる。この結果熱電素子の生
産性が大きく向上し製造コストの低減を図ることが可能
となる。

【００２３】（実施例２）以下本発明の第２の実施例に
ついて図面を参照しながら説明する。

【００２４】実施例１においては、Ｐ型およびＮ型の半
導体エレメントを同一の角柱形状としたが、本実施例で
はＰ型半導体とＮ型半導体の断面形状を違えてエレメン
トを形成する。Ｐ型の半導体エレメントとして直径５×
高さ７ｍｍの円柱、Ｎ型の半導体エレメントとして５×
５×７ｍｍの角柱を用いた。これらの半導体エレメント
を実施例１と同様に図１および図２に示す工程を経て、
次の図３に示す工程では、実施例１において用いた位置
決めマスク１１ａ、１１ｂとは異なった図９に示す位置
決めマスク１４を用いる。図９は丸型および角型の孔を
有する位置決めマスク１４を示す平面図である。丸型ま
たは角型形状の半導体エレメントは、位置決めマスク１
４を通して電極付き基板１２ａおよび１２ｂ上に分散し
て配置される。

【００２５】このような方法をとることにより、実施例
１と同様に高能率で熱電素子を生産することが可能とな
る。また、実施例１よりもＰ型およびＮ型の半導体エレ
メントを誤りなく正しい位置に配置することができ、位
置決めマスクが一枚で済むため熱電素子完成までの工程
もより少なくなる。この結果、熱電素子の生産性が大き
く向上し製造コストの低減を図ることが可能となる。

【００２６】なお、本実施例では電磁石により、半導体
エレメントの吸脱着を行ったが、板状真空ピンセットに
より吸脱着を行なっても差支えない。また、半導体エレ
メントの汚れや、結露防止を図るため、熱電素子全体を
絶縁物溶液中に浸して作業を行なってもよい。

【００２７】

【発明の効果】以上の実施例から明らかなように本発明
によれば多数の半導体素子エレメントを一括移動、配列
するので熱電素子の組立工数が低減され組み立て作業時
間が短縮されるとともにＰ型およびＮ型の半導体エレメ
ントの配列誤りも避けることができ、不良率の少ない熱
電素子が得られるので生産性が高くなり、製造コストを
低減することができる。

【図面の簡単な説明】

【図１】本発明の熱電素子の製造方法の一実施例におけ
る半導体エレメントを配置台の有底穴に配列する工程を
示す断面図

【図２】同実施例における半導体エレメントの一群を板
状電磁石で一括して引き上げる工程を示す断面図

【図３
】同実施例における半導体エレメントの一群を位置決め
マスクを通して電極付き基板上へ市松模様状に配置する
工程を示す断面図

【図４】同実施例における半導体エレメントの他の一群
を電磁石で一括して引き上げる工程を示す断面図

【図５
】同実施例における半導体エレメントの一群を他の電極
付き基板上へ市松模様状に配置する工程を示す断面図

【図６】同実施例における縦横に配列している同種の半
導体エレメントの斜視図

【図７】同実施例において用いる位置決めマスクの平面
図

【図８】同実施例において用いる電極付き基板の平面図

【図９】本発明の他の実施例において用いる位置決めマ
スクの平面図

【図１０】従来例の熱電素子の斜視図

【符号の説明】

８　　配置台 ９　　半導体エレメント １０　　板状電磁石 １１ａ、１１ｂ　　位置決めマスク １４　　位置決めマスク １２ａ、１２ｂ　　電極付き基板

Claims (5)

【特許請求の範囲】
1. 【請求項１】Ｐ型およびＮ型の半導体エレメントをそれ
   ぞれ同一種で配置台上に縦横に配列する工程と、前記Ｐ
   型およびＮ型の半導体エレメントの一群を配列状態を保
   持しながら配置台から分離移動する工程と、位置決めマ
   スクを用いて前記Ｐ型およびＮ型の半導体エレメントの
   各群を２つの電極付き基板上にそれぞれ分散して一括配
   置する工程とを有する熱電素子の製造方法。
2. 【請求項２】市松模様状に孔をあけた位置決めマスクを
   用いる請求項１記載の熱電素子の製造方法。
3. 【請求項３】半導体エレメント群の分離移動に板状電磁
   石を用いる請求項１記載の熱電素子の製造方法。
4. 【請求項４】半導体エレメント群の分離移動に板状真空
   ピンセットを用いる請求項１記載の熱電素子の製造方法
   。
5. 【請求項５】Ｐ型およびＮ型の半導体エレメントをそれ
   ぞれ異なった断面形状に作製し、前記２種類の断面形状
   の孔があいている位置決めマスクを用いて基板上に分散
   して一括配置する請求項１記載の熱電素子の製造方法。