WO2003105244A1

WO2003105244A1 - 熱電素子モジュール及びその作製方法

Info

Publication number: WO2003105244A1
Application number: PCT/JP2003/007194
Authority: WO
Inventors: 植木　達彦; 中村　良則; 平谷　雄二
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2002-01-01
Filing date: 2003-06-06
Publication date: 2003-12-18
Anticipated expiration: 2004-07-01
Also published as: JPWO2003105244A1; JP3989486B2; US20050139249A1

Abstract

下記の構造を備えることを特徴とする素子モジュール。（ａ）上下２枚の絶縁性基板と、（ｂ）絶縁性基板の各基板の対向する面に接合された上下の電気回路金属層と、（ｃ）電気回路金属層に接して形成された上下のブラストストップ層と、（ｄ）ブラストストップ層に接して形成された上下の接合層と、（ｅ）上下の接合層の間に形成された１対のＰ型半導体とＮ型半導体を上下のブラストストップ層を介して直列に電気的に連結して形成れた複数個のπ型素子。

Description

明細書熱電素子モジュ一ル及ぴその作製方法技術分野本発明は、 P型及び N型半導体からなる熱電素子モジュールに係り、ゼ一べック効果による温度差発電又はペルチェ効果による電子冷却 ·発熱を可能とする熱電素子モジュール、及びその作製方法に関する。更に、本発明は、微少電子部品、微少半導体素子等の超小型素子を備えたモジュールおよび超小型素子の狭ピッチ接合方法に関する。背景技術

熱電素子は一般に P型半導体と N型半導体を電気回路金属層により直列に接続し、 P N接合対を形成することにより作製される。この熱電素子は接合対の間に温度差を与えることにより電力を発生するゼーベック効果があり、また、素子に電流を流すことにより接合部の一方で冷却、他方の接合部では発熱を発生するぺルチェ効果が発生する。そこで、冷却装置又は発電装置として利用できる。

特に、 1個の熱電素子を数十個から数百個直列に接続することにより、熱電素子モジュールとして利用できる。このモジュールは一体的構造体として作製され、 P N接合対を形成させるため、電気回路金属層を表面に備えた基板の間に形成する。

この熱電素子モジュール及ぴその作製方法の例が、特開 2 0 0 1— 3 3 2 7 7 4号公報に開示されている。

開示された熱電素子は以下のような構造となっている。すなわち、 P型熱電対半導体材料からなる P型熱電素子と、 N型熱電半導体材料からなる N型熱電素子と、これら P型及び N型の熱電素子を 1対づっ接合して P N接合対を形成させて、電極で接合する。この P型及ぴ N型熱電素子を挟み込む状態で対向配置させた 2 枚の基板と、 P型及び N型熱電素子と電気回路金属層を接合するための接合材を備えた熱電素子であって、熱電素子と対向する電気回路金属層表面を熱電素子表面積よりも大きく形成する構成としている。

上記構成により、熱電素子同士の接合時に、位置ずれを起こしても電極と P型及び N型熱電素子との接合が容易になるとともに、前記接合時のずれが原因で生ずる接合不良を低減させることができるとしている。

上記熱電素子の形状については言及されていないものの、後述するように製造方法にぉレ、てはシリコン半導体などの切断に使用されるダイシングソーを用いている。したがって実施例において開示された P型及び N型熱電素子は四角柱を配列したものとなっている。

更に上記熱電素子の製造方法としては P型熱電半導体材料及び N型熱電半導体材料を別々の基板に接合し、当該 P型及び N型熱電半導体材料をダイシングソーにより切断して、基板上に複数の P型及び N型熱電素子を形成してから、上記 P 型及び N型熱電素子の先端と対向する基板の電気回路金属層面積を大きく形成し、 2枚の基板を向かい合わせ、 P型及び N型熱電素子の先端部と対向する基板の電極等に基板に接合する方法を採用している。

上記従来の方法における問題点としては P型及び N型熱電素子を作製するためにいわゆるダイシングソーを利用していることである。従って、直線方向に又はそれと直角方向にダイシングソーを適用し、四角柱の P型及び N型熱電素子を作製することができるのみである。このことは任意の形状の P型及び N型熱電素子を作製できない欠点がある。

更に、電子部品、半導体素子を基板上に実装する場合には、電子部品、半導体素子の電極と基板側の電気回路金属層とが接合される。この場合の接合は、それぞれの平面状の電極同士が接合される。電子部品、半導体素子が小型ィ匕し、微細電子部品、微細半導体素子となると、基板側の電気回路金属層と微細電子部品、微細半導体素子の電極の間に配置される接合材が、電極の周辺部にはみだし、短絡が生じることがある。従って、電子部品、半導体素子の小型ィ匕が更に進むと、狭ピッチでの高密度実装、モジュールの小型化が制限される。

図 4一 4は、従来の基板側の電気回路金属層と微細電子部品 ·微細半導体素子の電極との接合を説明する図である。この場合は、超小型素子と電気回路金属層との間に間隙を設けることなく実装する実装方法を示す。図 4一 4に示すように、基板 1 0 0側の電極 1 0 1と微細電子部品 ·微細半導体素子等の超小型素子 1 0 2との間に挟まれて接合材が配置され、超小型素子 1 0 2を接合材を介して電極 1 0 1に押し付けて、超小型素子の電極 1 0 3と基板側の電極 1 0 1とを接合する。

超小型素子の電極を基板側の電極に加熱、加圧すると、超小型素子の電極 1 0 3と基板側の電極 1 0 1との間の接合が平面同士の接合となり、接合材 1 0 4が超小型素子および電極の周辺部にはみ出す。その結果、超小型素子が接合材例えば半田で濡れて化合物が生成し、超小型素子の性能を低下させる。更に、図 4— 4に示すように、はみ出した接合材を考慮すると、超小型素子間の間隙が大きくなるので、はみ出した接合材が狭ピッチでの高密度実装を制限する。

図 4— 5は、従来の基板側の電気回路金属層と微細電子部品 ·微細半導体素子の電極との別の接合を説明する図である。この場合は、超小型素子を浮力せて実装する実装方法を示す。図 4一 5に示すように、微細電子部品 ·微細半導体素子等の超小型素子 1 0 2に面した基板 1 0 0側の電極 1 0 1の上表面に、接合材が設けられている。従って、所定の高さを維持しょうとすると、微細電子部品 '微細半導体素子等の超小型素子 1 0 2に力を加えても、図 4一 5に示すように、基板 1 0 0側の電極 1 0 1の上表面に設けられた接合材が微細電子部品 ·微細半導体素子等の超小型素子 1 0 2の電極 1 0 3に届かない状態が生起する。

即ち、間隙をうめるために接合材の厚さが所定の値を超えて厚くなると、短絡するので、所定の厚さ以下に接合材の厚さを厳しくコントロールしなければならない。従って、上述したように接合材と電極との間に隙間ができることがあり、超小型素子を浮かせて実装する実装方法においては、高さ方向の厳密な制御が必要である。

その他、プリント基板上に半田付け接続を行う電子部品の端子装置が特開平 4 - 1 5 5 9 4 6号公報に開示されている。

更に、上述したように、従来の接合方法においては、超小型素子の電極と基板側の電極との間の接合が平面同士の接合となり、接合材が超小型素子および電極の周辺部にはみ出していた。その結果、超小型素子が接合材例えば半田で濡れて化合物が生成し、超小型素子の性能を低下させるという問題があった。更に、はみ出した接合材が狭ピッチでの高密度実装を制限するという問題点があった。更に、接合材の厚さが所定の値を超えて厚くなると、短絡するので、所定の厚さ以下に接合材の厚さをコントロールしなければない。しかしながら、所定の高さを維持しょうとすると、上述したように接合材と電極との間に隙間ができることがあり、超小型素子を浮力せて実装する実装方法においては、高さ方向の厳密な制御が必要であり、製造コストが高くなるという問題点があった。

更に、高さ方向の厳密な制御がされた実装でも、接合部の形状が安定せず、信賴性上問題となりうる応力集中を招く鋭角な部分を有する接合形状が発生する問題点があった。

更に、電気抵抗、熱抵抗を低く抑える必要のある場合、超小型素子を高さ制御で実装する実装方法においては、小型素子の電極と基板側の電極との間の接合材が多く介在し電気抵抗、熱抵抗を高くし、モジュールの性能を低下させる問題点があった。

図 5— 6は、サンドプラストによる従来の基板の加工方法を示す図である。図 5— 6に示すように被加工基板 1 1 1の表面上には所定の形状のマスク材 1 1 6 が形成され、マスクの上方から研磨材 7 0を吹きつける。図 5— 6 ( b ) に示すように、一般にサンドブラストで、穴空け、切断等の加工をする際には、加工部の深さが深くなるほど幅は小さくなる。断面で見ると、 1 3 0で示すように、加ェされずに残る部分が裾を引き、側面が垂直でなくなる。

図 5— 7は、サンドブラストを使用した従来の基板の加工方法によつて形成された例えば熱電素子のェレメント 1 1 1を示す概略斜視図である。図 5— 8は、図 5— 7における A— A'断面図である。図 5— 7および図 5— 8に示すように、熱電素子のエレメント 1 1 1の切り分けにサンドプラストを用い、加工を上面から行うとき、上面 1 1 2側は広く削られ、底面 1 1 3側は削られにくいので、残されたエレメントの形状は、上面よりも底面の面積が大きく、その間の上面および底面に平行な断面は、 1 1 5で示すように、上面 1 1 2から底面 1 1 3に行くに従って、なだらかに面積が増大し、テーパー状になる。

なお、ここでは、加工されるウェハはおおむね水平に置かれ、上面がマスクで覆われ、上からサンドプラストを当てるような装置構成を仮定している。従って、プラスト加工時に最初に加工される側、すなわちマスクの側を上面と呼び、その反対側を底面と呼ぶが、相対位置関係が同じであれば、装置構成全体が傾いていても同じ意味を持つ。

壁を垂直に近づけるためにサンドブラストを長時間行うと、マスクが消耗して小さくなり、本来の形状を維持できなくなることもある。

このように、熱電素子においては、熱電半導体エレメントの上面と底面で面積が異なることになり、エレメントの配置密度が上げられなくなる。そもそも熱電素子の製造にサンドプラストを適用する理由は、その微細加工能力を生かしてェレメントを微細に作製し配置密度を高くすることであるのに、高い配置密度が得られないのでは、他の製造方法に比べて利点があるとは言えなくなる。

従って、側面を垂直に仕上げることが重要となってくるが、実際にはサンドプラストで側面を完全に垂直にすることは困難である。

本発明の 1つの目的は、任意の形状、例えば六角形の P型及び N型熱電素子あるいはこれに限定されず任意の形状断面を有する P型及び N型素子を極めて短時間に作製する方法を提供することにある。

本発明の他の 1つの目的は、上述した従来技術の問題点を解決し、高い配置密度が可能な、サンドブラストによる熱電半導体基板の加工方法、熱電素子およびその製造方法を提供することにある。

本発明の他の 1つの目的は、微少電子部品、微少半導体素子等の超小型素子を高密度で備えたモジュールおよぴ超小型素子の狭ピッチ接合方法を、高信頼性、高性能、低コストで提供することにある。発明の開示

この発明の第 1一 1の態様は下記の構造を備えることを特徴とする熱電素子モジュールである。

( a ) 上下 2枚の絶縁性基板と、

( b ) 前記絶縁性基板の各基板の対向する面に接合された上下の電気回路金属層と、 4

(c) 前記電気回路金属層に接して形成された上下のブラストストップ層と、

(d) 前記ブラストストップ層に接して形成された上下の接合層と、

( e ) 前記上限の接合層の間に形成された 1対の P型半導体と N型半導体を前記上下のプラストストップ層を介して直列に電気的に連結して形成れた複数個の π 型素子。

この発明の第 1一の態様は、下記の構造を備えることを特徴とする素子モジユールである。

(a) 上下 2枚の絶縁性基板と、

( b ) 前記絶縁性基板の各基板の対向する面に接合された上下の電気回路金属層と、

( c ) 前記電気回路金属層に接して形成された上下の接合層と、

(d) 前記接合層に接して形成された上下のブラストストップ層と、

(e) 前記上下のブラストストップ層の間に形成された 1対の P型半導体と N型半導体を前記上下のプラストストップ層を介して直列に電気的に連結して形成れた複数個の π型素子。

この発明の第 1一 2の態様は、前記 P型半導体と N型半導体は、それぞれ P型又は N型 B i一 Te系半導体であることを特徴とする熱電素子モジュールである。この発明の第 1一 3の態様は、前記電気回路金属層が、 Cu, C r， N i， T i , A l， Au， A g及び S iから選択された金属又はこれらの合金またはこれらを多層に積層したものであることを特徴とする熱電素子モジュールである。この発明の第 1一 4の態様は、前記ブラストストップ層が、 Cu、 T i， C r , W, Mo, P t, Z r， S i及び Cから選択した一つの元素又はこれらの合金であることを特^¾とする熱電素子モジュールである。

この発明の第 1一 5の態様は、前記ブラストストップ層が、 Al， T i, Z r 及び， Cの少なくとも一つの元素を含む導電性の窒ィヒ物又は炭化物又は酸化物であることを特 ί敫とする熱電素子モジユールである。

この発明の第 1一 6の態様は、前記接合層が、 Au, Ag， Ge, I n, P， S i, Sn, S b, Pb， B i及び Cuのいずれかの元素又はこれらの元素を含む合金であることを特徴とする熱電素子モジュールである。この発明の第 1一 7の態様は前記複数の π型素子が形成している空間には絶縁性合成樹脂が充填されていることを特徴とする熱電素子モジュールである。

この発明の第 1—8の態様は、上下 2枚の絶縁性基板と、該基板の対向する面に接合された電気回路金属層と、該電気回路金属層に接して形成された接合層と、該接合層に接して形成されたのブラストストップ層と、該ブラストストップ層の間に独立して形成された 1対の Ρ型半導体と Ν型半導体を前記上下のブラストストップ層の 1層を介して直列に電気的に連結して形成れた複数個の π型素子からなる、下記の工程を備えた熱電素子モジュールの作製方法である。

所定形状のパターンの電気回路金属層および接合層を備えた絶縁性基板を準備し、

ブラストストップ層を形成している板状 Ρ型又は Ν型半導体を用意し、該ブラストストップ層の面を前記基板に形成してある接合層に接合し、更に、その反対面にも接合層を形成し、

前記接合層の露出した面にホトレジストを塗布し、露光して所定のパターンを形成し、

次いで、マイクロプラストでブラストしてホトレジストが残存していない部分の前記接合層と半導体層を除去して、該半導体層が前記基板の一端から突出した第 1部材を作製し、更に残留したホトレジスト層を除去し、

更に、上述したのと同一工程を行い、前記半導体と異なる極性を有する Ν型又は Ρ型半導体を備え、該半導体が前記伝導層の他の端部から突出した第 1部材に対し、第 1部材と対向させたときに、 Ρと Νが交互に配列するように嵌合させることができる形状をした第 2部材を作製し、

前記第 2部材を 1 8 0度回転して前記第 1部材に嵌合させて、両部材を接合する。

この発明の第 1― 8 'の態様は、上下 2枚の絶縁性基板と、該基板の対向する面に接合された電気回路金属層と、該電気回路金属層に接して形成された接合層と、該接合層に接して形成されたのブラストストップ層と、該ブラストストップ層の間に独立して形成された 1対の Ρ型半導体と Ν型半導体を前記上下のブラストストップ層の 1層を介して直列に電気的に連結して形成れた複数個の π型素子からなる、下記の工程を備えた熱電素子モジュールの作製方法である。

ブラストストップ層を形成している板状 P型又は N型半導体を用意し、該ブラストストップ層の面を前記基板に形成してある接合層に接合し、更に、その反対面にも接合層を形成し、

次いで、マイクロブラストでブラストしてホトレジストが残存していない部分の前記接合層と半導体層を除去して、該半導体層が前記基板の一端から突出した第 1部材を作製し、更に残留したホトレジスト層を除去し、

更に、上述したのと同一工程を行い、前記半導体と異なる極性を有する N型又は P型半導体を備え、該半導体が前記伝導層の他の端部から突出した第 1部材に対し、第 1部材と対向させたときに、 Pと Nが交互に配列するように嵌合させることができる形状をした第 2部材を作製し、

この発明の第 1—9の態様はホトレジストに代えて、ドライフィルムを貼り付け、露光して現像し、前記所定のパターンを作製することを特徴とする熱電素子モジュールの作製方法である。

この発明の第 1一 1 0の態様は前記第 1ホトレジストを塗布する工程の前において、更に予めブラストストップ層の面に誘電体膜を形成しておき、前記マスクを形成することを特徴とする熱電素子モジュールの作製方法である。

更に、両端面に素子接合面金属層、または、両端面に素子接合面金属層、その上に接合層を備えている複数対の P型半導体素子と N型半導体素子に、所定のブラスティングマスクを形成し、マイクロプラスト法によるブラスト加工を、一方の面、次いで、他方の面の両面から施すことによって、マスクの無い部分の素子接合面金属層 ·素子、または、接合層 ·素子接合面金属層 ·素子を、上下両方から研削することができる。その結果、任意の形状の熱電素子を、極めて短時間で製造することができることが判明した。更に、半導体素子間の間隔を狭くして、熱電素子モジュールの小型化、または、素子を高レ、密度で配置することができる。この発明は、上述した研究成果に基づいてなされたものであって、この発明の熱電素子モジュールの第 2—1の態様は、対向する 2枚の絶縁性基板と、前記絶縁性基板の対向する面にそれぞれ形成された電気回路金属層と、前記電気回路金属層に接してそれぞれ形成された接合層と、

前記接合層に接して形成されている、マイクロブラスト法によるプラスト加工が両面から適用されて形成された、両端面に素子接合面金属層を備えている複数対の P型半導体素子と N型半導体素子と力、らなり、前記複数対の P型半導体素子と N型半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個の π型素子を形成している、熱電素子モジュールである。この発明の熱電素子モジュールの第 2— 2の態様は、対向する 2枚の絶縁性基板と、

前記絶縁性基板の対向する面にそれぞれ形成された電気回路金属層と、前記電気回路金属層に接して形成されている、マイクロブラスト法によるブラスト加工が両面から適用されて形成された、両端面に素子接合面金属層、その上に接合層を備えている複数対の Ρ型半導体素子と Ν型半導体素子と力らなり、前記複数対の Ρ型半導体素子と Ν型半導体素子が前記電気回路金属層を介して直列に電気的に連結されて複数個の π型素子を形成している、熱電素子モジュールである。

この発明の熱電素子モジュールの第 2— 3の態様は、前記 Ρ型半導体素子と前記 Ν型半導体素子は、それぞれ Ρ型又は Ν型 B i— T e系半導体である、熱電素子モジュー^/である。

この発明の熱電素子モジュールの第 2— 4の態様は、前記電気回路金属層は、 C u , C r， N i , T i， A 1 , A u , A g及ぴ S iから選択された金属又はこれらの合金またはこれらを多層に積層したものである、熱電素子モジュールである。

この発明の熱電素子モジュールの第 2— 5の態様は、前記素子接合面金属層は、 C u、 T i , C r , W, M o , P t， Z r , N i , S i , P d及び Cから選択した一つの元素、これらの合金、またはこれらを多層に積層したものである、熱電素子モジュールである。

この発明の熱電素子モジュールの第 2— 6の態様は、前記絶縁性基板は、 A 1， T i， Z r， C u , ダイヤ及ぴ， Cの少なくとも一元素を含む絶縁性窒化物、酸化物又は絶縁被覆した炭化物である、熱電素子モジュールである。

この発明の熱電素子モジュールの第 2— 7の態様は、前記接合層は、 A u , A g， G e , I n , P , S i , S n , P b , S b , B i , 2 11及びじ11の何れかの元素又はこれらの元素を含む合金である、熱電素子モジュールである。

この発明の熱電素子モジュールの第 2— 8の態様は、前記複数の π型素子によつて形成されている空間には絶縁性合成樹脂が充填されている、熱電素子モジュールである。

この発明の熱電素子モジュールの製造方法の第 2— 1の態様は、一方の面に電気回路金属層が形成された絶縁性基板、上下面に素子接合面金属層が形成された板型 Ν型半導体素子およぴ板型 Ρ型半導体素子を調製し、

前記電気回路金属層または前記素子接合面金属層の上に接合層を形成し、前記板型 Ν型半導体素子または板型 Ρ型半導体素子の一方の面にマイクロブラスト法によって、ブラスティング加工を施し、加工された面を前記絶縁性基板に接合し、次いで他方の面にマイクロブラスト法によって、ブラスティング加工を施し、

このように調製された、絶縁性基板に接合された Ν型半導体素子および Ρ型半導体素子を組合わせて、 2枚の絶縁性基板に挟まれ、 Ρ型半導体素子と Ν型半導体素子が直列に電気的に連結された複数個の π型素子からなる、熱電素子モジュールの製造方法である。

この発明の熱電素子モジュールの製造方法の第 2— 2の態様は、前記素子接合面金属層の上に接合層を形成し、

前記接合層の一方の面上にブラスティングマスクを形成し、

前記ブラスティングマスクを形成した前記板状 Ν型半導体素子または板型 Ρ型半導体素子の前記一方の面に、マイクロブラスト法によって、所定の深さまでプラスティング加工を施し、次いで、前記ブラスティングマスクを剥離し、このようにブラスティング加工を施した前記板状 N型半導体素子または板型 P 型半導体素子を、加工された接合層が前記絶縁性基板の前記電気回路金属層に相対するように接合し、

前記ブラスティングカ卩ェが施されていない他方の接合層の上にブラスティングマスクを形成し、

前記ブラスティングマスクを形成した前記板状 N型半導体または板型 P型半導体の前記他方の面に、マイクロプラスト法によって、ブラスティング加工を施して、両面に素子接合面金属層および接合層が形成された、実質的に柱状の分離された素子を形成し、次いで、前記ブラスティングマスクを剥離し、

このように、基板上に電気回路金属層を介して、両面に素子接合面金属層および接合層が形成された N型半導体素子と、 P型半導体素子を組合わせて、上下 2 枚の絶縁性基板と、前記基板の対向する面に形成された電気回路金属層と、前記電気回路金属層に接して形成された接合層と、前記接合層に接して形成された素子接合面金属層と、前記素子接合面金属層の間に独立して形成された 1対の P型半導体と N型半導体を直列に電気的に連結して形成された複数個の π 型素子からなる、熱電素子モジュールの製造方法である。

この発明の熱電素子モジュールの製造方法の第 2— 3の態様は、前記電気回路金属層の上に対応した形状の接合層を形成し、

前記素子接合面金属層の一方の面上にブラスティングマスクを形成し、前記ブラスティングマスクを形成した前記板状 Ν型半導体素子または板型 Ρ型半導体素子の前記一方の面に、マイクロブラスト法によって、所定の深さまでブラスティング加工を施し、次いで、前記ブラスティングマスクを剥離し、このようにブラスティング加工を施した前記板状 Ν型半導体または板型 Ρ型半導体を、加工された素子接合面金属層が前記絶縁性基板の前記接合層に相対するように接合し、

前記ブラスティング加工が施されていなレ、他方の素子電極層の上にブラスティングマスクを形成し、

前記ブラスティングマスクを形成した前記板状 Ν型半導体または板型 Ρ型半導体の前記他方の面に、マイクロプラスト法によって、ブラスティング加工を施して、両面に素子接合面金属層が形成された、実質的に柱状の分離された素子を形成し、次いで、前記プラスティングマスクを剥離し、

このように、基板上に電気回路金属層および接合層を介して、両面に素子接合面金属層が形成された N型半導体素子と、 P型半導体素子を組合わせて、上下 2 枚の絶縁性基板と、前記基板の対向する面に形成された電気回路金属層と、前記電気回路金属層に接して形成された接合層と、前記接合層に接して形成された素子接合面金属層と、前記素子接合面金属層の間に独立して形成された 1対の P型半導体と N型半導体を直列に電気的に連結して形成された複数個の π 型素子からなる、熱電素子モジュールの製造方法である。

この発明の基板の加工方法の第 3— 1の態様は、被加工基板の表面を所定の形状のマスク材で覆い、前記被加工基板の裏面に、前記マスク材に対応する部分が凸部からなり、残りの部分が凹部からなっている支持部材を配置し、

前記マスク材で覆われた被加工基板に研磨材を吹き付けて、前記凹部に向かつて貫通加工を施して基板を加工するステップを備えた、基板の加工方法である。この発明の基板の加工方法の第 3— 2の態様は、前記貫通加工によって、加工された側面が略垂直面を形成する、基板の加工方法である。

この発明の基板の加工方法の第 3— 3の態様は、前記被加工基板を前記支持部材に固定手段によって固定するステップを更に備えている、基板の加工方法である。

この発明の基板の加工方法の第 3— 4の態様は、前記貫通加工が、除去される部分が残留部分を取り囲んで、前記被加工基板を複数の部分に切り分ける加工からなっている、基板の加工方法である。

この発明の基板の加工方法の第 3— 5の態様は、前記マスク材の所定形状は、前記被加工基板の目標加工形状に対応しており、前記被加工基板の表面に貼り付けたフィルム状物に露光 ·現像処理を施して前記マスク材を前記所定形状に形成する、基板の加工方法である。

この発明の熱電素子の製造方法の第 3— 1の態様は、加工される熱電半導体基板の目標加工形状に対応して、平らな板材の上に複数個の凸部が配列された形状の支持部材がぁり、その支持部材の凸部の表面に接するように熱電半導体基板を配置し、

前記熱電半導体基板の上にフィルム状物を配置し、前記フィルム状物に露光 · 現像処理を施して、前記熱電半導体基板の前記加工形状に対応した所定形状のマスク材を形成し、

前記マスク材で覆われた熱電半導体基板に研磨材を吹き付けて、前記凸部を囲む凹部に向かって貫通加工を施して熱電半導体基板を加工して、前記凸部、熱電半導体素子およびマスク材からなる配列された複数個の柱状物を形成し、前記マスク材を除去するステップを備えた、熱電素子の製造方法である。この発明の熱電素子の製造方法の第 3— 2の態様は、前記熱電半導体基板の支持部材の凸部の表面への配置が剥離可能な一時的固定であり、前記マスク材が除去された前記前記熱電半導体素子を電気回路金属層付き基板に接合するステツプを備えた、熱電素子の製造方法である。

この発明の熱電素子の製造方法の第 3— 3の態様は、前記凸部が電気回路金属層からなり、前記支持部材が電気回路金属層付き基板であり、前記熱電半導体基板の凸部の表面への配置が、最終的な接合形態である、熱電素子の製造方法である。

この発明の熱電素子の製造方法の第 3— 4の態様は、前記貫通加工によって、加工された側面が略垂直面を形成する、熱電素子の製造方法である。

この発明の熱電素子の製造方法の第 3— 5の態様は、前記熱電半導体基板が p 型熱電半導体基板および n型熱電半導体基板からなっており、前記 p型熱電半導体基板および n型熱電半導体基板の前記加工形状が、それを組み合わせると、縦横方向にそれぞれ p型熱電半導体素子および n型熱電半導体素子が交互に配置される形状からなっている、熱電素子の製造方法である。

この発明の熱電素子の製造方法の第 3 _ 6の態様は、前記マスク材が除去された前記熱電半導体素子を転写材に転写するステップを更に備えており、前記熱電半導体素子の前記転写材への転写が、前記 p型熱電半導体素子および前記 n型熱電半導体素子を同一の転写材またはそれぞれ別の転写材上に配列して、 p n素子配列を形成することからなっている、熱電素子の製造方法である。

この発明の熱電素子の製造方法の第 3— 7の態様は、前記熱電半導体素子の電 03 07194

気回路金属層付き基板への接合が、前記 P n素子配列を基板で挟み込むようにして行なわれる、熱電素子の製造方法である。

この発明の基板支持部材の第 3― 1の態様は、その上に研磨材を吹き付けて加ェされる被加工基板が配置される、前記被加工基板の目標加工形状に対応して配列された、側面が垂直面を形成する複数個の凸部と、前記凸部の周辺を形成する凹部とを備えた基板支持部材である。

この発明の基板支持部材の第 3— 2の態様は、前記被加工基板が p型熱電半導体または n型熱電半導体からなっており、平らな板状材の上に前記凸部が形成されている、基板支持部材である。

更に、超小型素子の電極と、対応する基板の電気回路金属層とが接合層を介して接合する際に、基板の電気回路金属層に、加圧された接合材の余剰部分を収容する収容部を設けることによって、接合材のはみ出しを防止して、狭いピッチで高密度の実装を可能にする超小型素子を備えたモジュールを提供することができることが判明した。更に、突起部の高さを調整し、上述した収容部を設けることによって、超小型素子に所定の熱と力を加えるだけで、厳密な高さ方向の制御が不要となり、製造コストを低下させることができることが判明した。

この発明は、上記研究結果に基づいてなされたものであって、この発明の超小型素子を備えたモジュールの第 4 - 1の態様は、基板上に高い密度で配設される複数個の超小型素子を備えたモジュールであって、前記超小型素子の電極と対応する前記基板の電気回路金属層とが接合層を介して接合され、前記基板の前記電気回路金属層が、加圧された前記接合層を形成する接合材の余剰部分を収容する収容部を有してレ、ることを特徴とする超小型素子を備えたモジュールである。この発明の超小型素子を備えたモジュールの第 4― 2の態様は、前記電気回路金属層が、平板部と突起部とからなつており、前記超小型素子に面する側に前記突起部を備えており、前記収容部が前記突起部と、前記平板部と、前記超小型素子の前記電極とによつて形成されている、超小型素子を備えたモジュールである。この発明の超小型素子を備えたモジュールの第 4一 3の態様は、前記接合層を形成する接合材料が、金（A u )、銀（A g )、ゲルマニウム（G e )、インジウム ( I n )、リン（P )、スズ（S n )、アンチモン（S b )、鉛 13 )、銅（0 11 )、ビスマス（B i ) の群から選ばれた少なくとも 2種類以上の合金材からなつている、超小型素子を備えたモジュールである。

この発明の超小型素子を備えたモジュールの第 4一 4の態様は、前記接合層を形成する接合材の体積が、前記基板の前記電気回路金属層の面積と前記突起部の高さから求められる体積から前記突起部の体積を減じた残りの体積よりも少ない力、または、同一である、超小型素子を備えたモジュールである。

この発明の超小型素子を備えたモジュールの第 4一 5の態様は、前記突起部は、前記電気回路金属層、または、前記超小型素子の電極と同一の導電性のある金属、または、異なる導電性のある金属からなっている、超小型素子を備えたモジユーノレである。

この発明の超小型素子の狭ピッチ接合方法の第 4— 1の態様は、基板上に複数個の超小型素子を高レ、密度で配設する、下記ステップからなる超小型素子の狭ピツチ接合方法である：

前記超小型素子の電極と対応する前記基板の電気回路金属層に突起部を設け、前記超小型素子の前記電極と、前記突起部との間に、接合層を形成する所定の量の接合材を配置し、

前記超小型素子を前記接合材を介して前記基板の前記電気回路金属層に押し付けて、前記接合材の余剰部分を前記突起部と前記超小型素子の前記電極によって形成される空間に収容して、前記接合層を形成する。

この発明の超小型素子の狭ピッチ接合方法の第 4一 2の態様は、前記接合材の前記余剰部分が、前記超小型素子およぴ対応する前記電気回路金属層の周辺端部からはみでないように、前記接合材の前記所定の量を設定する、超小型素子の狭ピッチ接合方法である。

この発明の超小型素子の狭ピッチ接合方法の第 4— 3の態様は、前記超小型素子の前記電極と、前記突起部との間に間隙が生じないように、前記超小型素子の前記電極が前記突起部に押し付けられている、超小型素子の狭ピッチ接合方法である。

この発明の超小型素子の狭ピッチ接合方法の第 4一 4の態様は、前記超小型素子の前記電極と、前記突起部との間に間隙が生じないように、前記超小型素子の前記電極が前記突起部に押し付けられて、前記接合層が、前記超小型素子の前記電極と、前記突起部の上端面との間、および、前記超小型素子の前記電極と前記突起部の周辺部との間の空間に形成される、超小型素子の狭ピッチ接合方法である。

この発明の超小型素子の狭ピッチ接合方法の第 4一 5の態様は、前記接合層を形成する接合材の体積が、前記基板の前記電気回路金属層の面積と前記突起部の高さから求められる体積から前記突起部の体積を減じた残りの体積よりも少ないか、または、同一である、超小型素子の狭ピッチ接合方法である。

被加工部材である基板の表面を部分的にマスク材で覆レ、、研磨材を吹き付けて複数の素子に加工する際に、上方から垂直方向に研磨材を吹き付けるのではなく、マスク材で覆われた基板の加工側面に、直接的または間接的に研磨材を吹き付け、または、被加工基板の少なくともマスク側の表面に、被加工基板の材料よりも研磨材による加工速度が遅い材料からなる層を形成し、素子の側面の断面積が、素子の上面および底面の何れか面積の小さい方よりも、小さくなるように加工すると、素子の上面および底面間の面積差が小さくなり、結果として、高い配置密度が可能になることが判明した。

この発明は、上述した研究成果に基づいてなされたものであって、この発明の基板の加工方法の第 5—1の態様は、被加工基板の表面を、目標加工形状の複数の素子に対応する所定の形状のマスク材で覆い、

前記マスク材で覆われた前記被加工基板に、研磨材を吹き付けて、前記素子の前記基板に平行な少なくとも 1ケ所の断面積が、前記素子の底面および上面のうちの何れか面積が小さい方よりも小さくなるように前記素子を加工するステップを備えた、基板の加工方法である。

この発明の基板の加工方法の第 5— 2の態様は、前記研磨材を、所定の角度で直接前記素子の側面に吹き付けることによって、前記素子を加工する、基板の加ェ方法である。

この発明の基板の加工方法の第 5— 3の態様は、前記研磨材を、所定の部材で跳ね返させて、跳ね返った前記研磨材を前記素子の側面に吹き付けることによつて、前記素子を加工する、基板の加工方法である。この発明の基板の加工方法の第 5— 4の態様は、前記被加工基板の少なくともマスク材側の表面上に、別の材料による層を形成し、前記別の材料層は、被加工基板の材料よりも研磨材による加工速度が遅い材料からなっている基板の加工方法である。

この発明の基板の加工方法の第 5— 5の態様は、前記別の材料層が、 Cu, Ni， Cr， Ti， Pt, Pd, W, Mo, Zr, Al, Ag, Auから選択された金属膜またはこれらの合金膜からなつている基板の加工方法である。

この発明の熱電素子の製造方法の第 5— 1の態様は、 p型または n型半導体ゥェハの表面を、目標加工形状の複数の素子に対応する所定の形状のマスク材で覆レ、、

前記マスク材で覆われた前記 p型または n型半導体ウェハに、研磨材を吹き付けて、前記素子の底面または上面に平行な少なくとも 1つの断面積が、前記素子の底面および上面のうちの何れか面積が小さい方よりも小さくなるように前記素子を加工し、

この様に加工した p型および n型熱電半導体素子を組み合わせ、

電気回路金属層付き基板を、前記組合わされた P型および n型熱電半導体素子を挟むように両面に接合して、前記複数対の p型熱電半導体素子および n型熱電半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個の π型素子を形成している熱電素子の製造方法である。

この発明の熱電素子の製造方法の第 5— 2の態様は、前記 ρ型および η型熱電半導体素子の組み合わせに際して、加工した ρ型の上面と η型の底面、 ρ型の底面と η型の上面が、それぞれ同一の電極付基板上に位置するように組み合わせる、熱電素子の製造方法である。

この発明の熱電素子の第 5— 1の態様は、対向する 2枚の絶縁性基板と、前記絶縁性基板の対向する面にそれぞれ形成された電気回路金属層と、前記電気回路金属層に接してそれぞれ形成された接合層と、

前記接合層に接して形成されている、底面または上面に平行な少なくとも 1つの断面積が、底面および上面のうちの何れか面積が小さい方よりも小さい複数対の ρ型熱電半導体素子と η型熱電半導体素子とを備え、前記複数対の p型熱電半導体素子および n型熱電半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個の π型素子を形成している熱電素子である。

この発明の熱電素子の第 5— 2の態様は、 ρ型熱電半導体素子の上面と η型熱電半導体素子の底面、 ρ型熱電半導体素子の底面と η型熱電半導体素子の上面が、それぞれ同一の電気回路金属層を備えた絶縁性基板上に位置している熱電素子である。

この発明の熱電素子モジュールの製造方法の第 6—1の態様は、上面に金属電極、下面に金属電極 Ζ接合材からなる素子接合面金属層がそれぞれ形成された Ρ 型半導体素子または Ν型半導体素子からなるゥェハをそれぞれ形成し、

Ρ型半導体素子または Ν型半導体素子からなる前記ウェハを、前記下面が仮固定材上に位置するように固定して、前記ウェハを所定の大きさの素子に切断し、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板を調製し、基板回路パターンの素子配置部に対応する前記突起部の上に接合層としての接合材を形成し、

前記絶縁性基板の前記接合材を、前記仮固定材上で切断された前記素子に接合して、基板回路パターンの素子配置部に前記 Ρ型半導体素子または前記 Ν型半導体素子からなる素子が配置された、 Ρ型半導体素子実装基板または Ν型半導体素子実装基板を調製し、

調製された前記 Ρ型半導体素子実装基板およぴ前記 Ν型半導体素子実装基板を組み合わせて、 2枚の絶縁性基板に挟まれ、 Ρ型半導体素子と Ν型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジュールを製造する、熱電素子モジュールの製造方法である。

この発明の熱電素子モジュールの製造方法の第 6— 2の態様は、前記突起部の上に形成された前記接合材が、前記金属電極からなる前記素子接合面金属層と接合されて、前記基板回路パタ一ンの素子が前記仮固定材から分離されて前記絶縁性基板側に転写され、前記仮固定材上にそれ以外の素子が残留する、熱電素子モジュールの製造方法である。

この発明の熱電素子モジュールの製造方法の第 6— 3の態様は、 Ρ型半導体素子実装基板または N型半導体素子実装基板に配置された前記 P型半導体素子または前記 N型半導体素子からなる素子がそれぞれ千鳥形状の配置からなっており、前記 P型半導体素子実装基板およぴ前記 N型半導体素子実装基板を組み合わせとき、縦および横方向に前記 P型半導体素子およぴ前記 N型半導体素子が交互に配置されている、熱電素子モジュールの製造方法である。

この発明の熱電素子モジュールの製造方法の第 6— 4の態様は、前記 P型半導体素子実装基板および前記 N型半導体素子実装基板を組み合わせとき、接合層としての前記接合材が形成されていないそれぞれの前記突起部の上に、前記素子の下面に形成された前記金属電極/接合材からなる素子接合面金属層が接合される、熱電素子モジュールの製造方法である。

この発明の熱電素子モジュールの製造方法の第 6— 5の態様は、前記仮固定材上に残留した前記素子が、 P型半導体素子または N型半導体素子からなる基板回路パターンの素子からなっており、前記突起部の上に形成された前記接合材が、前記金属電極からなる前記素子接合面金属層と接合されて、前記仮固定材から分離されて前記絶縁性基板側に転写される、熱電素子モジュールの製造方法である。この発明の熱電素子モジュールの製造方法の第 6— 6の態様は、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板が形成され、基板回路パターンの素子配置部に対応する前記突起部の上に接合層としての接合材が形成され、

上面に金属電極、下面に金属電極 Z接合材からなる素子接合面金属層がそれぞれ形成された P型半導体素子または N型半導体素子からなるゥェハがそれぞれ形成され、前記ウェハから所定大きさの素子が形成され、

前記絶縁性基板の前記接合材が、前記素子に接合されて、基板回路パターンの素子配置部に前記 P型半導体素子または前記 N型半導体素子からなる素子が配置されて調製された P型半導体素子実装基板、および、 N型半導体素子実装基板を組み合わせて形成された、

絶縁性基板の対向する面にそれぞれ形成された電気回路金属層と、

前記電気回路金属層に接してそれぞれ形成された突起部を含む接合層と、前記接合層に接して形成されている上面に金属電極、下面に金属電極/接合材からなる素子接合面金属層を備え、 2枚の絶縁性基板に挟まれ、 P型半導体素子と N型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジユーゾレである。図面の簡単な説明

図 1— 1は、本発明に係る熱電素子モジュールの構成を示す図である。

図 1— 2は、本発明のモジュールを作製するための絶縁基板を示す図である。図 1一 3は、基板上に接合層とブラストストップ層を作製した中間部材を示す図である。

図 1一 4は、図 1— 3に示した部材にホトレジストを塗布し、露光して所定の部分に窓を開口した部材を示すものである。 .

図 1一 5は、図 1一 4に示す窓の部分のブラストストップ層及び接合層をェッチングして除去し、力っホトレジストを除去した部材を示すものである。

図 1— 6は、熱電素子半導体上に接着層を塗布した状態を示すものである。図 1 _ 7は、図 1一 5に示した部材の上に図 1一 6に示す熱電素子半導体を回転して接着させた状態を示すものである。

図 1一 8は、図 1— 7に示す部材の上面に更に接着層を作製した中間部材を示すものである。

図 1— 9は、図 1—8に示す上面の接着層にホトレジストを塗布した状態を示す図である。

図 1— 1 0は、前記ホトレジストに所定のマスクパターンを形成した状態を示す図である。

図 1—1 1は、図 1一 1 0に示した部材をマイクロブラストでブラスティングしてホトレジストの無い部分のみを研削した状態を示す図である。

図 1一 1 2は、図 1一 1 1に示した部材のホトレジストを除去した状態を示す図である。

図 1一 1 3は、図 1一 2力ら図 1 - 1 2に示す工程を異なる極性を有する熱電素子半導体を作製した図である。

図 1一 1 4は、図 1—1 2に示す中間部材と図 1一 1 3に示す部材を 1 8 0度 JP03/07194

反転して嵌合させる状態を示すものである。

図 1一 1 5は、接着層により 2種類の中間部材を接着し完成させた状態を示すものである。

図 1一 1 6は、半導体熱電素子として利用できる各種々の材料の例と、それぞれの材料に対する各種特性を同時に示すものであり、本発明の熱電素子モジユールとして利用できる材料の例を示す図である。

図 2— 1は、この発明の 1つの態様の熱電素子モジュールの部分を説明する断面図である。

図 2— 2は、この発明の他の 1つの態様の熱電素子モジュールの部分を説明する断面図である。

図 2— 3は、マイクロプラスト法によって、片面からプラスト加工を施したとき（片面ブラスト）の半導体素子（素子接合面金属層、または、素子接合面金属層および接合層を含む）の形状を示す図である。

図 2— 4は、マイクロブラスト法によって、両面からブラスト加工を施したとき（両面ブラスト）の半導体素子（素子接合面金属層、または、素子接合面金属層および接合層を含む）の形状を示す図である。

図 2— 5は、電気回路金属層 4一 2を形成した基板 2 - 2を示す図である。図 2— 6は、素子（例えば N型半導体素子）の両端面に素子接合面金属層、その上に接合層を形成し、次いで、一方の接合層上に所定形状のブラスティングマスクを形成する状態を説明する図である。

図 2— 7は、所定形状のブラスティングマスクが位置する部分を除いて、接合層、素子接合面金属層、素子が研削される状態を説明する図である。

図 2— 8は、片面にブラスト加工が施された素子（+接合層 +素子接合面金属層）を 1 8 0度回転し、加工された側の接合層が電気回路金属層が形成された基板に相対して接合される状態を説明する図である。

図 2— 9は、プラスト加工が施されていない接合層上に、所定形状のブラステイングマスクを形成する状態を説明する図である。

図 2— 1 0は、両面にブラスト加工が施された N型素子が基板上に形成された状態を説明する図である。図 2—1 1は、両面にブラスト加工が施された P型素子が基板上に形成された状態を説明する図である。

図 2— 1 2は、両面にプラスト加工が施された N型素子が形成された基板と、両面にブラスト加工が施された P型素子が形成された基板とを,組合わせる状態を説明する図である。

図 2— 1 3は、この発明の 1つの態様の熱電素子モジュールを示す図である。図 2— 1 4は、電気回路金属層、その上に接合層を形成した基板を示す図である。

図 2— 1 5は、素子（例えば N型半導体素子）両端面に素子接合面金属層を形成し、次いで、一方の素子接合面金属層の上に所定形状のブラスティングマスクを形成する状態を説明する図である。

図 2— 1 6は、所定形状のブラスティングマスクが位置する部分を除いて、素子接合面金属層、素子が研削される状態を説明する図である。

図 2— 1 7は、片面にブラスト加工が施された素子（+素子接合面金属層） 1 8 0度回転し、加工された側の素子接合面金属層が、電気回路金属層、その上に接合層が形成された基板に相対して接合される状態を説明する図である。

図 2— 1 8は、プラスト加工が施されていない素子接合面金属層の上に、所定形状のブラスティングマスクを形成する状態を説明する図である。

図 2— 1 9は、両面にブラスト加工が施された N型素子が基板上に形成された状態を説明する図である。

図 2— 2 0は、両面にブラスト加工が施された P型素子が基板上に形成された状態を説明する図である。

図 2— 2 1は、この発明の他の態様の熱電素子モジュールを示す図である。図 2— 2 2は、一方の面を所定形状のブラスティングマスクを形成して、ブラスティング加工を施し、加工された接合層を基板の電気回路金属層に接合し、他方の面の接合層に別の形状のブラスティングマスクを形成した状態を説明する図である。

図 2— 2 3は、他方の面にブラスティング加工を施す状態を説明する図である。図 2— 2 4は、ブラスティングマスクの形状を説明する図である。 4

図 3— 1は、この発明の基板の加工方法の概略を示す図である。

図 3— 2は、従来の、被加工基板の表面をマスク材で覆い、被加工基板の裏面に基板支持部材を配置した状態を説明する 1つの断面図である。

図 3— 3は、本発明の基板加工方法の原理を説明する 1つの断面図である。図 3— 4は、従来の基板加工方法の原理を説明する断面図である。

図 3— 5は、この発明の熱電素子の製造方法を説明する図である。

図 3— 6は、マスク、支持部材の凸部のパターンの一例を示す図である。

図 3— 7は、 2次固定治具上に転写された p型熱電半導体素子および n型熱電半導体素子の配列図を示す図である。

図 4 _ 1は、この発明の超小型素子を備えた 1つの態様のモジュールの部分を説明する図である。

図 4 _ 2は、この発明の超小型素子を備えた他の 1つの態様のモジュールの部分を説明する図である。

図 4一 3は、電気回路金属層の突起部および接合層を示す図である。図 4一 3 Aは、 1つの態様の電気回路金属層の突起部および接合層を示す斜視図である。図 4一 3 Bは、電気回路金属層の突起部および接合層を示す断面図である。図 4 一 3 Cは、他の 1つの態様の電気回路金属層の突起部および接合層を示す斜視図である。図 4一 3 Dは、他の 1つの態様の電気回路金属層の突起部おょぴ接合層を示す斜視図である。

図 4一 4は、従来の基板側の電気回路金属層と微細電子部品 ·微細半導体素子の電極との接合を説明する図である。

図 4— 5は、従来の基板側の電気回路金属層と微細電子部品 ·微細半導体素子の電極との別の接合を説明する図である。

図 5— 1は、この発明の基板の加工方法によって加工された熱電半導体素子の断面を示す図である。

図 5— 2は、この発明の基板の加工方法における研磨材の吹き付け方法を説明する図である。

図 5— 3は、この発明の基板の加工方法における研磨材の吹き付け方法を説明する図である。図 5— 4は、この発明の加工方法によってサンドブラストが完了したエレメントの断面を示す図である。

図 5 _ 5は、 p型 _n型のエレメントが交互に直列に接続された熱電素子を説明する概略断面図である。

図 5— 6は、サンドブラストによる従来の基板の加工方法を示す図である。図 5— 7は、サンドブラストを使用した従来の基板の加工方法によって形成されたェレメントを示す概略斜視図である。

図 5— 8は、図 5— 7における A— A'断面図である。

図 5— 9は、通常のサンドブラストにより、くびれを持たないエレメントを製造した場合のエレメントの断面を示す図である。

図 5—1 0は、図 9に示すエレメントを p n嵌合させた熱電素子を示す図である。

図 6— 1は、上面に金属電極、下面に金属電極 Z接合材からなる素子接合面金属層がそれぞれ形成された P型半導体素子または N型半導体素子からなるウェハを示す図である。

図 6— 2は、両面に素子接合面金属層が形成されたウェハを仮固定材上に固定した状態を示す図である。

図 6 _ 3は、ウェハを素子に切断した状態を示す図である。

図 6— 4は、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板を示す図である。

図 6— 5は、切断された素子に、電気回路金属層、突起部、接合材が形成された絶縁性基板を接合する状態を説明する図である。

図 6— 6は、基板に接合された素子と、接合されないで仮固定材上に残留した素子を説明する図である。

図 6— 7は、図 6— 6に示した方法で基板側に転写された素子を、基板が下になるように反転させた状態で示す図である。

図 6 _ 8は、基板回路パターンの素子配置部に P型半導体素子が配置された P 型半導体素子実装基板と、 N型半導体素子が配置された N型半導体素子実装基板とを組み合わせる状態を説明する図である。図 6— 9は、 2枚の絶縁性基板に挟まれた、 P型半導体素子と N型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジュールを示す図である。

図 6— 1 0は、上面および下面の所定位置に素子接合面金属層、接合層がそれぞれ形成された Ρ型半導体素子または Ν型半導体素子からなるゥェハを示す図である。

図 6— 1 1は、両面に素子接合面金属層、接合層が形成されたウェハを仮固定プレート上に固定した状態を示す図である。

図 6— 1 2は、ウェハを素子に切断した状態を示す図である。

図 6— 1 3は、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板を示す図である。発明を実施するための最良の形態

以下、図面を参照して本願発明の実施態様を説明するが、本願発明は以下の実施例に限定されるものでなく、当業者であれば、以下の実施例を適宜組み合わせて得られる態様をも含むものである。

以下、図 1一 1から図 1— 1 5を参照して本発明の具体的実施形態を説明する。

図 1— 1には本発明に係る熱電素子の概念断面図を示す。上側の基板 2— 1と下側の基板 2— 2との間に配設された Ρ型半導体 1 0及び Ν型半導体 2 0は後で詳細に説明するブラストストップ層 6— 1によつて電気回路金属層 4一 1に連結され、そして、図面上左側の Ρ型半導体 1 0は、図面上右側の Ν型半導体に接続され又右側の Ν型半導体は更に右側の図示しなレ、 Ρ型半導体に金属のブラストストップ層 6 - 2を介して接続されている。

上記説明のとおり従来の熱電素子と基本的に異なる点は、各半導体素子はそれぞれ接合層、ブラストストップ層及び電気回路金属層を介して基板に接続されている点で、 n型熱電素子（熱電素子の n型接合対を以下 n型素子と略記する）である。電気回路金属層 4一 1及び 4— 2は基板と電気導電性があるブラストストップ層の間を接続するための材料であれば良レヽ。通常、基板 2— 1と 2— 2は絶縁性の A 1₂0₃、 A 1 N、 B N、 S i C, S i，あるいは絶縁被覆した C u一 W合金、あるいは絶縁性の酸ィ匕物又は窒化物層が望ましい。

他方、電気導電性のあるブラストストップ層は Cu、 T i， C r, W, Mo, P t, Z r , S i , Cから選ばれた金属又はこれらの合金が望ましレ、。更には、 A 1 , T i， Z r , Cの少なくとも 1つを含んだ電気導電 I"生がある窒化物又は導電性の炭化物又は酸ィヒ物も望ましく利用できる。

そこで、上記両者を接合する電気回路金属層は C u， C r, N i， T i， Al， Au, Ag及び S iから選択された金属又はこれらの合金またはこれらを多層に積層したものであり、前述の基板とブラストストップ層をともに接合する性質を備える機能を有する。

接合層 8— 1， 8— 2は熱電素子 10及び 20をブラストストップ層に接着するための層であって、例えば Au, Ag, G e , I n, P， S i， Sn， Sb， P b, Zn， B i及び C uから選ばれた金属又は合金が望ましい。

更に、接合層を一般的に言うならば 300°C以下で接合できるロウ材であれば良い。すなわちこの接合層は熱電素子半導体をブラストストップ層に接着させるための機能を有するものである。

更に P型半導体又は N型半導体は熱電素子特性を有するものであれば良く、実施例において B i— T e系半導体合金を示しているがこれに限定されるものでなくどのような熱電素子特性を有する合金であっても良い。

熱電素子の具体的な例を図 1一 16に示す。一般的に言えば熱電素子特性を有する化合物半導体であり、通常、金属間化合物であるため、極めて脆いのでその加工が一般的に難しく従来においてはいわゆるダイシングソ一によつて加工されている。

し力し、本発明においてはいわゆる後述するマイクロブラストにより加工するため極めて短時間に製作できる点に本発明の著しい特徴がある。

この発明の熱電素子モジュールの作製方法の 1つの態様は、上下 2枚の絶縁性基板と、該基板の対向する面に接合された電気回路金属層と、該電気回路金属層に接して形成された接合層と、該接合層に接して形成されたプラストストップ層と、該ブラストストップ層の間に形成された 1対の P型半導体と型半導体を前記上下のブラストストップ層を介して直列に電気的に連結して形成れた複数個の π型素子からなる、下記の工程を備えた上記熱電素子モジュールの作製方法である。

(a) 絶縁性基板の 1面に電気回路金属層を形成し、

(b) 前記電気回路金属層の露出した面にブラストストップ層を形成し、

(c)前記ブラストストップ層に第 1ホトレジストを塗布し、露光して所定の形状のパターンを形成し、現像して窓を開き、

(d) 前記窓に相当する部分をエッチングして、ブラストストップ層と電気回路金属層を除去し、前記基板を露出させ、更に、前記ブラストストップ層に残留した第 1ホトレジストを除去し、

(e)接合層を形成してある板状 P型又は N型半導体を用意し、該接合層の面を前記基板に形成してあるブラストストップ層に接着し、反対面にも接合層を形成し、

(f)前記接合層の露出した面に第 2ホトレジストを塗布し、露光して所定のパターンを形成し、

(g) 次いで、マイクロブラストでブラストしてホトレジストが残存していない部分の 2層の接合層と半導体層を除去して、該半導体層が前記基板の一端から突出した第 1部材を作製し、更に残留した第 2ホトレジスト層を除去し、

(h)更に、（a) から（g ) までの工程を行い前記半導体と異なる極性を有する N 型又は P型半導体を備え、該半導体が前記伝導層の他の端部から突出した第 1部材と鏡面対象の形状をした第 2部材を作製し、

(i)前記第 2部材を 1 8 0度回転して前記第 1部材に嵌合させて、両部材を接着する。

以下図 1一 2から図 1— 1 5において上記熱電素子を備えた熱電素子モジユールの作製方法について説明する。

図 1— 2においてはいわゆる絶縁基板 2— 1又は 2— 2を示す。図 1一 3においては絶縁基板上に作製された電気回路金属層並びにブラストストップ層を備えた基板を示す。電気回路金属層とブラストストップ層は、ともに、例えば湿式メッキ、 C VD、スッノッタリング、真空蒸着、イオンプレーティング等の方法で作製できる。

図 1一 4には窓開けされたマスク層を備えた部材を示す。図 1—4においては、予めホトレジストをブラストストップ層に塗布し、次いでこのホトレジスト層を露光し、所定の箇所に窓を開けたものである。

また、望ましくは、塗布したホトレジスト膜上を塗布する前に、電子ビーム、 C V D等により S i 0₂、 S i N x等の誘電体膜を作製し、ホトレジスト膜又はドライフイルムを付着させ、その後ホトレジストを塗布し、窓を開け、誘電体膜をエッチングするとマスクパターンを誘電体膜に転写する。

図 1一 5は上記窓開けされた部分を更にエッチングを行い、導電性のブラストストップ層及び電気回路金属層をエッチングして除去した常態を示す。これらの工程は通常半導体製造において行われる通常の方法である。図 1一 5には上記プロセスによって作製された窓を開けられた電気回路金属層 4—1 ( 4— 2 ) とプラストストップ層 6—1 ( 6 - 2 ) を備えた基板を示す。

以上は、所定形状のパターンの電気回路金属層およびブラストストップ層を備えた絶縁性基板を準備する工程であるが、その工程は、ここで図 1一 2〜図 1— 5を用いて説明した工程に限られるものではなく、図示しない他の方法でも可能である。

例えば、

(a') 絶縁性基板の一面に、無電解メツキ、スパッタ、蒸着等により、薄い導電性の膜を形成し、

(b，）前記薄い導電性の膜の上に、第 1ホトレジストを塗布し、露光して所定の形状のパターンを形成し、現像して窓を開き、

( ）前記窓に相当する部分に、電気メツキにより電気回路金属層を形成し、さらに電気メツキによりブラストストップ層を形成し、その後第 1ホトレジストを除去し、

(d') エッチングにより前記薄い導電性の膜を除去して、電気回路金属層およびブラストストップ層の各パターン間を分離する方法。

または、

(a") 絶縁性基板の一面に、第 1ホトレジストを塗布し、露光して所定の形状のパターンを形成し、現像して窓を開き、

(b'，）前記窓に相当する部分に、無電解メツキ、スパック、蒸着等により、電気回路金属層を形成し、さらに無電解メツキ、スパッタ、蒸着等によりブラストストップ層を形成し、

(c'，）その後第 1ホトレジストを除去し、第 1ホトレジスト上にも付着した電気回路金属層およびブラストストップ層も除去する方法。

などを用いても、図 1_5と同様の、所定形状のパターンの電気回路金属層およびブラストストップ層を備えた絶縁性基板を準備することが可能である。

他方、目的とする熱電素子半導体、例えば B i— T e系の板状半導体、例えばウェハ 10 (20) に導電性の接合層を形成したもの 30を作製する。これを図 1—6に示す。そしてこのウェハ 10 (20) を回転し、図 1一 7に示すように先に図 1一 5において作製してあった電気回路金属層とブラストストップ層を形成した基板に接合する。接合の方法ははんだ付け、又はロウ付けなどで良い。接合材は、前述の A u, Ag, Ge, I n, P, S i, Sn, S b， Pb, Zn, B i及び C uのいずれかの元素又はこれらの元素を含む合金であることが望ましレ、。次いで、図 1一 8に示すように熱電素子半導体 10 (20) の面に、更に金属製の接合材 8— 1、例えばはんだ又は口ゥ材の膜を作製する。

次いで図 1—9に示すように、図 1一 8において作製した接合材 8— 1の面にマスク 13を作製し、所定の形状、パターンを露光し、現像しエッチングして図 1-10に示すような部材を作製する。

次の工程は本発明において極めて特徴的な工程である。すなわち図 1一 1 1に示すようにマスクで覆われた部分を除く部分はいわゆるマイクロブラストでブラスティングを行い極めて瞬間的にマスクの無レ、部分の半導体層を下側のエツチングブラスト層まで瞬時に研削を行う。

熱電素子半導体をブラストする際のマスク 13は例えば 10〜 100ミクロン厚さのドライフィルムゃ銅などの金属膜を用いることが望ましい。

従来、このような形状を例えばドライエッチングによって行った場合 1ミクロン当たり 0. 1〜1時間を要するが、本発明において利用するマイクロブラスト法によれば 1から 3分間で 100ミクロンを研削でき、その加工速度は約 500 〜5 0 0 0倍早い。この点で、本発明は優れた特徴を備えるものである。

又、他方従来用いられているダイシングソーを利用すれば直線加工しかできないが、本願においては上記図 1一 1 1に示すマスクの形状を任意の形とすることによって、任意の形状の熱電素子を作製できる点に更なる特徴を有するものである。

マイクロブラスタ装置としては、例えば市販されている超精密加工用マイクロブラスタ装置を利用することができる。この装置においては、研磨剤として直径 3乃至 4 μπιのコランダムなどの極めて硬い材料を使用する。従って、図 1—1 1に示す研削される幅は 1 0ミクロンから 1 0 0ミクロン位の間を数分程度で研削することが可能である。

次いで図 1—1 2に示すように半導体素子上に形成されているマスク 1 3をェツチングにより除去する。図 1 _ 1 2迄の工程において Ρ型もしくは Ν型熱電素子半導体の一方を備えた第 1部材 4 0が作製される。次いで異なる極性を有する熱電素子半導体を備えた第 2部材 5 0についても図 1—2から図 1—1 2に示した工程により作製される。異なる極性すなわち最初に作製されたものが Ρ型半導体熱電素子であれば、図 1一 1 3に示すものは鏡面対象の形状を有する Ν型半導体熱電素子を備えた第 2部材 5 0である。

次いで、図 1—1 4に示すように図 1—1 3に示した第 2部材 5 0を 1 8 0度反転し、第 1部材に嵌合させるそして作製されたものが図 1—1 5に示す熱電素子モジュールである。なお図 1— 1 4に示した工程から図 1一 1 5に示す完成品は接合層 8— 2によって接合される。接着方法は先に述べたと同じく、はんだ付け、又はロウ付けでも良く、更には銀ロウ付けでも良い。

なお、前記の例では、ブラストストップ層は電気回路金属層に隣接して設けた力 Ρ型または Ν型の半導体素子に隣接して設けることも可能である。以下にその例を示す。

前記の例で所定形状のパターンの電気回路金属層およびプラストストップ層を備えた絶縁性基板を準備する方法と同様にして、ブラストストツプ層の形成を省略することにより、所定形状のパターンの電気回路金属層を備えた絶縁性基板を準備することができる。一方、前記の例で板状 Ρ型又は Ν型半導体に接合層を形成するのと同様な手段で、板状 P型又は N型半導体にブラストストップ層を形成することができる。

そして、

(e 以上のような、ブラストストップ層を備えた板状 P型又は N型半導体と、所定形状のパターンの電気回路金属層を備えた絶縁性基板とを、接合層によって接合する。接合層は、電気回路金属層側に形成しても、ブラストストップ層側に形成しても、両方に形成しても構わない。

(f) さらに、前記板状 P型又は N型半導体上（この板状半導体の上面には、下面と同様なブラストストップ層や接合層が形成されていても、形成されていなくても良いが、形成されていない方がより望ましい）に第 2ホトレジストを塗布し、露光して所定形状のパターンを形成し、

(g，）ついで、マイクロブラストでブラストして、ホトレジストが残存していない部分の半導体層と、少なくともその下部のブラストストップ層を除去する、という方法を用いることも可能である。

ここで、板状 P型又は N型半導体の下面に接するブラストストップ層は、半導体層の除去が終了するまではストップ層として耐え、その下の電気回路金属層等を保護するが、最終的にはそれ自身もプラストによって除去される。また、接合層がブラストストップ層の下にあり、除去されるべき部分に存在する場合、この接合層も最終的にブラストによって除去される。

ブラストストップ層（および接合層）が消滅するまでには、半導体層の不要部分は十分に除去され、所定の形状に加工されているので、目的を達している。この時点が、半導体層の加工の終了点を示す。

また、ブラストストップ層および接合層は、板状 P型又は N型半導体の上面にも形成される場合もあり、その場合には最初に除去され、次いで半導体層のブラスト加工が始まる。ブラストストップ層および接合層は、半導体層よりもブラストによく耐えるため、除去に時間がかかるが、困難ではない。上面にも形成する場合というのは、板状半導体の両面に同じメツキ等の処理をして、ブラストストップ層（および接合層）の形成時の工程を簡単にするためである。プラストストップ層の形成を簡単にするのが良いか、ブラストによる除去加工を簡単にするのが良いかは、必要に応じて決められる。

かして、図 1一 1に示したような熱電素子半導体モジュールが作製される。最後に熱電素子の空間には、例えば絶縁性の合成樹脂を充填することによって一体的な強度のある構造体としても作製できる。

作製されたモジュールの具体的な寸法例を示せば、電気回路金属層は 10〜1 000ミクロン、ブラストストップ層は 1〜100ミクロン、金属製の電気回路金属層は、例えばはんだの場合、 10〜 100ミクロンである。

熱電素子半導体の例としては例えば幅 X奥行き X高さは、 50x50x5カゝら 50 0X500X500ミクロン程度である。

ブラストストップ層又は上記電気回路金属層の作製方法としては湿式メツキ、 CVD、スパッタ、真空蒸着、イオンプレイティングなどのいずれの方法を用いても良い。

更に前述の接合層の作製方法としては湿式メツキ、 CVD、スパッタ、真空蒸着、イオンプレイティング、いずれの方法を単独もしくは組み合わせて使用することができる。

また、既に述べた通り、はんだにより接合する場合の材料としては、 S n— S b系、 Sn— Cu系、 Sn—Ag系、 S n— A g— B i— C u系などの各種のはんだ金属を利用することができる。

実施例において示した B i一 Te系半導体以外にも、熱電特性を有するものであればよく、図 1一 16に示すいずれの熱電素子も利用できる。

力べして作製されたモジュールの基板の寸法は、例えば lxl mn！〜 20x20 mmで ¾>る。

特に本発明においては P型素子と N型素子との間隔を極めて小さく例えば 10 ミクロン程度にもできるため単位面積当たり極めて密度を高く熱電素子を配列することができる。最後に熱電素子の間には、例えば合成樹脂として、エポキシ榭脂を充填することができるが、必ずしも充填せずとも良い。

図 2— 1は、この発明の 1つの態様の熱電素子モジュールの部分を説明する断面図である。この発明の熱電素子モジュール 1は、対向する 2枚の絶縁性基板 2 一 1、 2— 2と、絶縁性基板の対向する面にそれぞれ形成された電気回路金属層 4— 1、 4— 2と、電気回路金属層に接して形成されている、マイクロプラスト法によるプラスト加工が両面から適用されて形成された、両端面に素子接合面金属層 8— 1、 8— 2、その上に接合層 6— 1， 6— 2を備えている複数対の P型半導体素子 1 0と N型半導体素子 2 0とからなり、複数対の P型半導体素子と N 型半導体素子が電気回路金属層 4— 1、 4— 2を介して直列に電気的に連結されて複数個の π型素子を形成している、熱電素子モジュールである。

図 2— 2は、この発明の他の 1つの態様の熱電素子モジュールの部分を説明する断面図である。この発明の熱電素子モジュール 1 0は、対向する 2枚の絶縁性基板 1 2— 1、 1 2— 2と、絶縁性基板の対向する面にそれぞれ形成された電気回路金属層 1 4—1、 1 4— 2と、電気回路金属層に接してそれぞれ形成された接合層 1 6— 1、 1 6— 2と、接合層に接して形成されている、マイクロブラスト法によるブラスト加工が両面から適用されて形成された、両端面に素子接合面金属層 1 8— 1、 1 8— 2を備えている複数対の Ρ型半導体素子 1 1 0と Ν型半導体素子 1 2 0とからなり、複数対の Ρ型半導体素子 1 1 0と Ν型半導体素子 1 2 0が電気回路金属層 1 4— 1、 1 4— 2および接合層 1 6— 1、 1 6— 2を介して直列に電気的に連結されて複数個の π型素子を形成している、熱電素子モジユールである。

図 2— 3は、マイクロプラスト法によって、片面からブラスト加工を施したとき（片面ブラスト）の半導体素子（素子接合面金属層、または、素子接合面金属層および接合層を含む）の形状を示す図である。図 3に示す様に、片面ブラストの場合は、深く掘る（削る）ほど、トップとボトムの差（a ) が大きくなる。従つて、トップが小さくなる傾向にある。一方で、ボトムの大きさは大きいままである。従って、隣接する素子間の間隔を小さくする上で制限がある。

図 2— 4は、マイクロブラスト法によって、両面からブラスト加工を施したとき（両面ブラスト）の半導体素子（素子接合面金属層、または、素子接合面金属層および接合層を含む）の形状を示す図である。図 2— 4に示す様に、両面ブラストの場合は、トップとボトムの差（b ) を大幅に小さくすることができる。従つて、トップをある程度の大きさに維持することができる。更に、削る深さを調整することによって、 eで示す部分、即ち、両面からブラスト加工を施したときに残るボトム部を小さくすることができ、隣接する素子間の間隔を小さくすることができる。

上述した図 2—1および図 2— 2に示す態様のこの発明の熱電素子モジュールにおいては、何れも、マイクロブラスト法によるブラスト加工が両面から施されている。

以下に、先ず、図 2—1に示す態様のこの発明の熱電素子モジュールの製造方法を詳細に説明する。

この態様の、この発明の熱電素子モジュールの製造方法は、素子接合面金属層の上に接合層を形成し、

接合層の一方の面上にブラスティングマスクを形成し、

ブラスティングマスクを形成した板状 N型半導体素子または板型 P型半導体素子の一方の面に、マイクロプラスト法によって、所定の深さまでブラスティング加工を施し、次いで、ブラスティングマスクを剥離し、

このようにプラスティング加工を施した板状 N型半導体素子または板型 P型半導体素子を、加工された接合層が絶縁性基板の電気回路金属層に相対するように接合し、

プラスティングカ卩ェが施されていない他方の接合層の上にブラスティングマスクを形成し、

プラスティングマスクを形成した板状 N型半導体または板型 P型半導体の他方の面に、マイクロブラスト法によって、ブラスティング加工を施して、両面に素子接合面金属層および接合層が形成された、実質的に柱状の分離された素子を形成し、次いで、ブラスティングマスクを剥離し、

このように、基板上に電気回路金属層を介して、両面に素子接合面金属層およぴ接合層が形成された N型半導体素子と、 P型半導体素子を組合わせて、上下 2 枚の絶縁性基板と、前記基板の対向する面に形成された電気回路金属層と、電気回路金属層に接して形成された接合層と、接合層に接して形成された素子接合面金属層と、素子接合面金属層の間に形成された 1対の P型半導体と N型半導体を直列に電気的に連結して形成された複数個の π型素子からなる、熱電素子モジュールの製造方法である。図 2— 5から図 2— 1 3は、図 2— 1に示した態様のこの発明の熱電素子モジュールの製造方法を説明する図である。

図 2— 5に示す様に、電気回路金属層 4— 2を形成した基板 2— 2を作製する。図 2— 6に示す様に、素子（例えば N型半導体素子） 2 0の両端面に素子接合面金属層 8— 1、 8— 2、その上に接合層 6— 1、 6— 2を形成し、次いで、一方の接合層 6— 2上に所定形状のブラスティングマスク 9を形成する。次いで、このようにブラスティングマスクを形成した素子の片面に、所定の深さまで、マイクロプラスト法によってブラスト加工を施した後、ブラスティングマスクを剥離する。その結果を図 2— 7に示す。

図 2— 7に示す様に、所定形状のブラスティングマスクが位置する部分を除!/ヽて、接合層 6— 2、素子接合面金属層 8— 2、素子 2 0が研削される。即ち、図 2 _ 3に示したように、片面ブラストのトップ、ボトムの形状を示している。ボトムは、隣接する素子に繋がって、その間に概ね U字形状を示している。

次いで、片面にブラスト加工が施された素子（+接合層 +素子接合面金属層）を 1 8 0度回転し、加工された側の接合層が図 2— 5に示した電気回路金属層が形成された基板に相対して接合される。その結果を、図 2— 8に示す。図 2— 8 に示す様に、基板 2— 2の上に形成された電気回路金属層 4一 2の上に、片面ブラストが施された接合層 6— 2、素子接合面金属層 8— 2、素子 2 0、素子接合面金属層 8— 1、接合層 6一 1が順次位置している。

次いで、図 2— 8に示す上側の残りの面に対して、更にブラスト加工を施す。即ち、図 2— 9に示すように、プラスト加工が施されていない接合層 6— 1上に、所定形状のプラスティングマスク 1 9を形成する。次いで、このようにブラステイングマスクが形成された素子の他方の面に、所定の深さまで、マイクロブラスト法によってブラスト加工を施した後、プラスティングマスクを剥離する。即ち、所定形状のプラスティングマスクが位置する部分を除いて、接合層 6— 1、素子接合面金属層 8— 1、素子 2 0が研削され、先に研削された部分と対応して所定形状に研削される。その結果を図 2— 1 0に示す。

図 2— 1 0に示す様に、両面にブラスト加工が施された N型素子が基板上に形成される。即ち、図 2— 5に示した基板 2— 2の上に、電気回路金属層 4一 2、 7194

接合層 6— 2、素子接合面金属層 8— 2、素子 2 0 (素子の中央部は、図 2— 4 に示したと同じ形状をしている）、素子接合面金属層 8— 1、接合層 6一 1の順で、位置している。

図 2— 5から図 2—1 0に説明したと、同一のプロセスによって、図 2— 1 1 に示す様に、図 2— 1 0に対応する、両面にブラスト加工が施された P型素子が基板上に形成される。このように作製された基板上に両面にブラスト加工が施された N型素子および P型素子を、図 2— 1 2に示すように基板が上下に位置するように組み合わせる。

その結果、図 2— 1 3に示すように、対向する 2枚の絶縁性基板 2—1、 2— 2と、絶縁性基板の対向する面にそれぞれ形成された電気回路金属層 4一 1、 4 一 2と、電気回路金属層に接して形成されている、マイクロブラスト法によるブラスト加工が両面から適用されて形成された、両端面に素子接合面金属層 8— 1、 8— 2、その上に接合層 6— 1 , 6— 2を備えている複数対の P型半導体素子 1 0と N型半導体素子 2 0とからなり、複数対の P型半導体素子と N型半導体素子が電気回路金属層 4一 1、 4— 2を介して直列に電気的に連結されて複数個の π 型素子を形成している、熱電素子モジュールが作製される。

次に、図 2— 2に示す態様のこの発明の熱電素子モジュールの製造方法を詳細に説明する。この態様の、この発明の熱電素子モジュールの製造方法は、電気回路金属層の上に対応した形状の接合層を形成し、

素子接合面金属層の一方の面上にブラスティングマスクを形成し、

ブラスティングマスクを形成した板状 Ν型半導体素子または板型 Ρ型半導体素子の一方の面に、マイクロブラスト法によって、所定の深さまでブラスティング加工を施し、次いで、プラスティングマスクを剥離し、

このようにブラスティング加工を施した板状 Ν型半導体または板型 Ρ型半導体を、加工された素子接合面金属層が絶縁性基板の接合層に相対するように接合し、ブラスティング加工が施されていない他方の素子電極層の上にブラスティングマスクを形成し、

ブラスティングマスクを形成した板状 Ν型半導体または板型 Ρ型半導体の他方の面に、マイクロブラスト法によって、ブラスティング加工を施して、両面に素子接合面金属層が形成された、実質的に柱状の分離された素子を形成し、次いで、前記ブラスティングマスクを剥離し、

このように、基板上に電気回路金属層および接合層を介して、両面に素子接合面金属層が形成された N型半導体素子と、 P型半導体素子を組合わせて、上下 2 枚の絶縁性基板と、基板の対向する面に形成された電気回路金属層と、電気回路金属層に接して形成された接合層と、接合層に接して形成された素子接合面金属層と、素子接合面金属層の間に形成された 1対の P型半導体と N型半導体を直列に電気的に連結して形成された複数個の π型素子からなる、熱電素子モジュールの製造方法である。

図 2— 1 4から図 2— 2 1は、図 2— 2に示した態様のこの発明の熱電素子モジュールの製造方法を説明する図である。

図 2— 1 4に示す様に、電気回路金属層 1 4一 2を形成した基板 1 2— 2を作製する。更に、電気回路金属層 1 4一 2の上に接合層 1 6— 2を形成する。図 2 —1 5に示す様に、素子（例えば Ν型半導体素子） 1 2 0の両端面に素子接合面金属層 1 8— 1、 1 8— 2を形成し、次いで、一方の素子接合面金属層 1 8— 2 の上に所定形状のブラスティングマスク 2 9を形成する。次いで、このようにブラスティングマスクを形成した素子の片面に、所定の深さまで、マイクロブラスト法によってプラスト加工を施した後、プラスティングマスクを剥離する。その結果を図 2— 1 6に示す。

図 2— 1 6に示す様に、所定形状のブラスティングマスクが位置する部分を除いて、素子接合面金属層 1 8— 2、素子 1 2 0が研削される。即ち、図 2— 3に示したように、片面ブラストのトップ、ボトムの形状を示している。ボトムは、隣接する素子に繋がって、その間に概ね U字形状を示している。

次いで、片面にブラスト加工が施された素子（+素子接合面金属層）を 1 8 0 度回転し、加工された側の素子接合面金属層 1 8— 2が、図 2— 1 4に示した電気回路金属層 1 4— 2、その上に接合層 1 6 - 2が形成された基板 1 2 - 2に相対して接合される。その結果を、図 2— 1 7に示す。図 2—1 7に示す様に、基板 1 2— 2の上に形成された電気回路金属層 1 4— 2、その上の接合層 1 6 - 2 の上に、片面ブラストが施された素子接合面金属層 1 8— 2、素子 1 2 0、素子 07194

接合面金属層 18— 1が順次位置している。

次いで、図 2—17に示す上側の残りの面に対して、更にブラスト加工を施す。即ち、図 2—18に示すように、ブラスト加工が施されていない素子接合面金属層 18— 1の上に、所定形状のプラスティングマスク 39を形成する。次いで、このようにブラスティングマスクが形成された素子の他方の面に、所定の深さまで、マイクロブラスト法によってブラスト加工を施した後、ブラスティングマスクを剥離する。即ち、所定形状のブラスティングマスクが位置する部分を除いて、素子接合面金属層 18— 1、素子 120が研削され、先に研削された部分と対応して所定形状に研削される。その結果を図 2—19に示す。

図 2— 19に示す様に、両面にブラスト加工が施された N型素子が基板上に形成される。即ち、図 2—14に示した基板 12— 2、電気回路金属層 14— 2、接合層 16-2の上に、素子接合面金属層 18— 2、素子 120 (素子の中央部は、図 2— 4に示したと同じ形状をしている）、素子接合面金属層 18— 1の順で、位置している。

図 2— 14から図 2— 19に説明したと、同一のプロセスによって、図 2— 2 0に示す様に、図 2— 19に対応する、両面にプラスト加工が施された P型素子が基板上に形成される。このように作製された基板上に両面にブラスト加工が施された N型素子および P型素子を、他の態様の図 2— 12に示すのと同様に、基板が上下に位置するように組み合わせる。

その結果、図 2— 21に示すように、対向する 2枚の絶縁性基板 12-112 一 2と、絶縁性基板の対向する面にそれぞれ形成された電気回路金属層 14— 1、 14一 2と、電気回路金属層に接してそれぞれ形成された接合層 16— 1、 16 一 2と、接合層に接して形成されている、マイクロプラスト法によるブラスト加ェが両面から適用されて形成された、両端面に素子接合面金属層 18—1、 18 一 2を備えている複数対の P型半導体素子 110と N型半導体素子 120とからなり、複数対の P型半導体素子 110と N型半導体素子 120が電気回路金属層 14—1、 14— 2および接合層 16-1, 16— 2を介して直列に電気的に連結されて複数個の π型素子を形成している、熱電素子モジュールが作製される。なお、図 2— 22から図 2— 24に示すように、接合層の一方の面上に形成するプラスティングマスクの形状を、他方の面上に形成- の形状と変えてもよい。図 2— 2 4は、ブラスティングマスクの形状を説明する図である。図 2— 2 4 Aは、卩ェマスクを示し、図 2— 2 4 Bは、部分カ卩エマスクを示す。上述したように両面からブラストすることによって、素子形状は改善されるけれども、一次ブラストによって深くまたは広く削られた素子ウェハは破損しゃすくなる。従って、ブラスティングマスクの形状を変えることによって、一次ブラストによって狭い範囲（外周部）を削るので、素子ウェハの強度を弱くすることなく、優れた加工形状を得ることができる。

図 2— 2 2は、一方の面を所定形状のブラスティングマスクを形成して、ブラスティング加工を施し、加工された接合層を基板の電気回路金属層に接合し、他方の面の接合層に別の形状のブラスティングマスクを形成した状態を説明する図である。図 2— 2 3は、他方の面にブラスティング加工を施す状態を説明する図である。図 2— 2 3に示すように、素子の上面と下面の上に形成されるプラステイングマスクの形状が異なる（即ち、図の下面のマスクの形状は、上面のマスク形状よりも小さい）ので、第 2次ブラスティングにおいて素子を削るに際して、ある深さまでは、第 1次プラスティングにおいて加工された接合層、素子接合面金属層によって支持されている。従って、安定した加工が可能になる。

なお、第 1次ブラスティングにおいて支持部材として機能した部分は除去されて、第 2次ブラスティングが終了した状態は、図 2— 1 0で示した状態に対応している。

このようにして基板上に電気回路金属層を介して、両面に素子接合面金属層および接合層が形成された N型半導体素子と、 P型半導体素子を、図 2— 1 2、図 2 - 1 3に示すように組合わせて、熱電素子モジュールを製造する。

上述した P型半導体素子と N型半導体素子は、それぞれ P型又は N型 B i— T _e系半導体であってもよい。 P型半導体素子又は N型半導体素子は、熱電素子特性を有するものであれば良く、上述した B i— T e系半導体合金に限定されるものでなくどのような熱電素子特性を有する合金であっても良い。

電気回路金属層は、 C u , C r , N i , T i , A 1 , A u , A g及び S iから選択された金属又はこれらの合金またはこれらを多層に積層したものである。電気回路金属層 4— 1、 4— 2、 14—1、 14— 2は、基板と電気導電性がある金属製の接合層の間を接続するための材料であれば良い。通常、基板 2—1、 2 —2、 12— 1、 12— 2は絶縁性の A l₂O₃、 A 1 N、 BN、 S i C, S i, ダイヤあるいは絶縁被覆した C u— W合金、あるいは絶縁性の酸ィ匕物又は窒ィ匕物層が望ましい。

素子接合面金属層は、素子接合面金属層は、 Cu、 T i, C r, W, Mo， P t, Z r, N i， S i, P d及び Cから選択した一つの元素、これらの合金、またはこれらを多層に積層したものが望ましい。更には、絶縁性基板は、 A l， T i， Z r , Cu, S i , B及び、 Wの少なくとも一つの元素を含む絶縁性窒化物、酸ィ匕物又は絶縁被覆した炭化物であってもよレ、。

接合層は、 Au, Ag， Ge, I n, P, S i， S n, Sb， Pb， B i , Z n及ぴ Cuの何れかの元素又はこれらの元素を含む合金が好ましい。更に、複数の π 型素子によって形成されている空間には絶縁' I"生合成樹脂が充填されていても良い。

更に、接合層は、 300°C以下で接合できるロウ材であれば良レ、。すなわちこの接合層は半導体素子を電気回路金属層に接着させるための機能を有するものであ。

半導体素子は、通常、極めて脆いのでその加工が一般的に難しく、従来においては、いわゆるダイシングソ一によつて加工されている。し力、し、本発明においてはいわゆるマイクロブラストにより加工するため極めて短時間に製作できる。電気回路金属層と接合層は、ともに、例えば湿式メツキ、 CVD、スッパッタリング、真空蒸着、イオンプレーティング等の方法によって形成することができる。窓開けされたマスク層は、予めホトレジストを接合層または素子接合面金属層に塗布し、次いでホトレジスト層を露光し、所定の箇所に窓を開けて形成される。

また、望ましくは、塗布したホトレジスト膜上を塗布する前に、電子ビーム、 C VD等により S i O₂、 S i Nx等の誘電体膜を作製し、ホトレジスト膜又はドライフイルムを付着させ、その後ホトレジストを塗布し、窓を開け、誘電体膜をエッチングするとマスクパターンを誘電体膜に転写する。上述した窓開けされた部分に更にエッチングを行い、導電性の接合層及び接合層をェツチングして除去した状態を示す。これらの工程は通常半導体製造にぉレヽて行われる通常の方法である。

半導体素子、例えば B i— T e系の板状半導体素子、例えばウェハに導電性の素子接合面金属層を形成したものを作製する。このウェハを回転し、先に作製してあつた素子接合面金属層を形成した B i—T e系ウェハに接着する。接合の方法ははんだ付け、又はロウ付けなどで良い。接合材は、前述の A u， A g , G e , I n , P， S i， S n， S b， P b， B i， Z n及び C uのいずれかの元素又はこれらの元素を含む合金であることが望ましレ、。

上述したように、マスクを作製し、所定の形状、パターンを露光し、現像しェツチングする。

マスクで覆われた部分を除く部分はいわゆるマイクロブラストでブラスティングを行い極めて瞬間的にマスクの無い部分の半導体層を下側のエッチングストップ層まで瞬時に研削を行う。

半導体素子をブラストする際のマスクは例えば 1 0〜1 0 0ミクロン厚さのドライフイルムや銅などの金属膜を用いることが望ましい。

従来、このような形状を例えばドライエッチングによって行った場合 1ミクロン当たり 0 . 1〜1時間を要するが、本発明において利用するマイクロブラスト法によれば 1から 3分間 1 0 0ミクロンを研削でき、その加工速度は約 5 0 0〜 5 0 0 0倍早い。

又、他方従来用いられているダイシングソーを利用すれば直線加工しかできないが、本願においては、マスクの形状を任意の形とすることによって、任意の形状の熱電素子を作製できる。

マイクロブラスト装置としては、例えば市販されている超精密加工用マイク口ブラスタ装置を利用することができる。この装置においては、研磨剤として直径 3乃至 4 μ πΐのコランダムなどの極めて硬い材料を使用する。従って、研削される幅は 1 0ミクロンから 1 0 0ミクロン位の間を数分程度で研削することが可能である。

半導体素子上に形成されているマスクは、エッチングにより除去する。接合方 7194

法は先に述べたと同じく、はんだ付け、又はロウ付けでも良く、更には銀ロウ付けでも良い。

作製されたモジュールの具体的な寸法は、例えば、電気回路金属層は 10〜1 000ミクロン、素子接合面金属層は 1〜 100ミクロン、接合層は、例えば、はんだの場合、 10〜： 100ミクロンである。

半導体素子は、例えば、幅 X奥行き X高さは、 50 X 50 X 5から 500 X 5 00 X 500ミクロン程度である。

更に、素子接合面金属層の作製方法としては湿式メツキ、 CVD、スパッタ、真空蒸着、イオンプレイティング、いずれの方法を単独もしくは組み合わせて使用することができる。

また、既に述べた通り、はんだにより接合する場合の材料としては、 Sn— S b系、 311—。\1系、 Sn— Ag系、 Sn—Ag—B i— Cu系、 Sn— Zn系、 S n— P b系などの各種のはんだ金属を利用することができる。

上述した B i— Te系半導体以外にも、他の熱電特性を有する半導体を用いてもよい。

かくして作製されたモジュールの基板の寸法は、例えば 1 X lmm〜20 X 2 0 mmである。

特に本発明におレ、ては P型素子と N型素子との間隔を極めて小さく例えば 10 ミクロン程度にもできるため単位面積当たり極めて密度を高く熱電素子を配列することができる。最後に熱電素子の間には、例えば合成樹脂として、エポキシ樹脂を充填することができるが、必ずしも充填せずとも良い。

図 3— 1は、この発明の基板の加工方法の概略を示す図である。この発明の基板の加工方法の 1つの態様は、被加工基板の表面を所定の形状のマスク材で覆レ、、前記被加工基板の裏面に、前記マスク材に対応する部分が凸部からなり、残りの部分が凹部からなっている支持部材を配置し、前記マスク材で覆われた被加工基板に研磨材を吹き付けて、前記凹部に向かって貫通加工を施して基板を加工するステップを備えた、基板の加工方法である。貫通加工によって、加工された側面が略垂直面を形成する。なお、以下、垂直面と表現している部分は、必ずしも厳密な意味で垂直面を意味するものではなく、概ね垂直であればよい。被加工基板を支持部材に固定手段によって固定してもよレ、。

図 3—1 ( a ) は、この発明の基板の加工方法を説明するための、被加工基板の表面をマスク材で覆い、被加工基板の裏面に基板支持部材を配置した状態を説明する 1つの断面図である。図 3— 1 ( a ) に示すように、被加工部材である基板の一部がマスクに覆われており、その部分を残して他の部分を除去し貫通加工する。即ち、被加工基板、例えば、熱電半導体基板の目標加工形状に対応して配列された、側面が垂直面を形成する複数個の凸部と、凸部の周辺を形成する凹部とを備えた基板支持部材 1を配置する。次いで、上述した配列された複数個の凸部の表面が接するように熱電半導体基板 2を基板支持部材の上に配置し、被加工基板の目標加工形状に対応するマスク材を熱電半導体基板 2の上に配置する。この様に配置することによって、目標加工形状に対応してマスク材が配置されており、マスク材が配置されていない熱電半導体基板の部分の下方には基板支持部材の凹部にあたり、支持されていない状態になる。更に、図 3— 1 ( a ) に示すように、基板支持部材の凸部の軸線方向と熱電半導体基板の長手方向とが直交するような状態にある。このような状態で、サンドプラスト（即ち、研磨材を吹き付ける）によって図の上方面から加工すると、図 3— 1 ( b ) に示すように、基板支持部材がマスク材に覆われた被加工基板の残すべき部分を支持し、他方除去すべき部分の下は中空状態になっており、被加工基板が略垂直に貫通加工されて、目標加工形状に高精度で加工することができる。

比較を鮮明にするために、従来の基板支持部材、被加工基板、マスク材の関係を示す。図 3— 2は、従来の、被加工基板の表面をマスク材で覆い、被加工基板の裏面に基板支持部材を配置した状態を説明する 1つの断面図である。図 3— 2 ( a ) に示すように、従来においても、被加工部材である基板の一部がマスクに覆われており、その部分を残して他の部分を除去し貫通加工するのは同じである。即ち、従来においては、平らな板状の基板支持部材 1 0 1を配置し、基板支持部材の上に被加工基板、例えば、熱電半導体基板 1 0 2を配置し、被加工基板の目標加工形状に対応するマスク材 1 0 3を熱電半導体基板 1 0 2の上に配置する。このような状態で、サンドブラストによって図の上方面から加工すると、基板支持部材がマスク材に覆われた被加工基板の残すべき部分だけでなく、全面を支 4

持した状態になっている。その結果、図 3— 2 ( b ) に示すように、加工深さが深くなるほど、加工幅が狭くなり、加工部の側面 1 0 4が垂直にならずに裾を引いた形状になり、即ち、下方に行くほど被加工基板の断面積が大きくなる状態になり、高精度な加工ができない。

上述したように、この発明の基板支持部材は特徴のある形状をしている。即ち、この発明の基板支持部材は、その上にサンドブラストによって加工される被加工基板が配置される、前記被加工基板の目標加工形状に対応して配列された、複数個の凸部と、前記凸部の周辺を形成する凹部とを備えた基板支持部材である。更に、上述した被加工基板が p型熱電半導体または n型熱電半導体からなっており、平らな板状材の上に前記凸部が形成されている、基板支持部材である。

図 3— 3は、本発明の基板加工方法の原理を説明する 1つの断面図である。図 3— 3 ( a ) に示すように、被加工基板の目標加工形状に対応して配列された、複数個の凸部 5と、凸部 5の周辺を形成する凹部 6とを備えた基板支持部材 1の上に被加工基板 2を配置し、被加工基板の目標加工形状に対応するマスク材 3を被加工基板 2の上に配置する。次いで、図 3— 3 ( b ) に示すように、サンドブラストによってマスク材に覆われていない部分が除去される。その際、マスク材からいちばん遠い場所の加工速度がいちばん大きく、マスク材に近い部分は、砥粒の速度が落ちるので、加工速度は小さい。図 3— 3 ( c ) に示すように、最初に小さな貫通口 7が開くと、その周囲は空間に鋭く突き出た形になるので、削られ易くなる。また、砥粒が下に抜けて凹部 6、即ち加工溝の中に溜まらないので、加工を妨害し難い。その結果、図 3— 3 ( d ) に示すように、マスクに近い部分まで効率よく削られて、加工部分の側面 8が垂直になりやすい。

比較を鮮明にするために、従来の基板加工方法の原理を説明する。図 3— 4は、従来の基板加工方法の原理を説明する断面図である。図 3— 4 ( a ) に示すように、平らな板状の基板支持部材 1 0 1を配置し、基板支持部材の上に被加工基板 1 0 2を配置し、被加工基板の目標加工形状に対応するマスク材 1 0 3を被加工基板 1 0 2の上に配置する。次いで、図 3— 4 ( b ) に示すように、サンドプラストによってマスク材に覆われていない部分が除去される。図 3— 4 ( c ) に示すように、被加工基板に小さな貫通口 1 0 6が開いても、マスク材に近い部分 1 0 7の加工速度は小さく、砥粒も溜まると加工速度は、更に小さくなるので、図 3 - 4 ( d )に示すように、加工部分の側面 1 0 8を垂直にするのは困難である。上述した説明において、貫通加工とは、被加工部材（基板）の面積の一部が表面から裏面まで連続して除去されることであり、これは穴を空ける加工でもよいし、切断する加工でも良い。被加工基板を切断して多数の素子を作製する場合などは、少なくとも切断が完了するまで切断後の素子がバラパラに飛び散っては困るし、素子の形状と位置を同時に決めるためにサンドブラストを適用する場合もあるので、基板は接着剤等の固定手段によって支持部材に固定される必要がある。穴空け加工の場合でも、マスク材と支持部材がずれないように、固定することが望ましい。

なお、マスクのパターンは、被加工基板を残すべきパターンと同一であるのが基本であるが、実際には、マスク材の幅方向の消耗やサイドエッチの程度を考慮して、被加工部材の種類や厚さ、砥粒の種類等さまざまな条件に応じて調整される。また、基板支持部材の支持部のパターンは、マスクあるいはブラスト加工して残すべきパターンと同一であるのが基本であるが、実際には、マスク材と同様の理由で、必要に応じて調整される。そのため、マスク材よりも基板支持部材が小さいこともありうる。基板支持部材の凹部は、砥粒の排出を良好にするために、部分的に基板支持部材の裏面まで貫通していても良レ、。

上述したこの発明の基板の加工方法を適用して、熱電素子を製造することができる。この発明の熱電素子の製造方法の 1つの態様は、加工される熱電半導体基板の目標加ェ形状に対応して、平らな板材の上に複数個の凸部が配列された形状の支持部材がぁり、その支持部材の凸部の表面に接するように熱電半導体基板を配置し、前記熱電半導体基板の上にフィルム状物を配置し、前記フィルム状物に露光 ·現像処理を施して、前記熱電半導体基板の前記加工形状に対応した所定形状のマスク材を形成し、前記マスク材で覆われた熱電半導体基板に研磨材を吹き付けて、前記凸部を囲む凹部に向かって貫通加工を施して熱電半導体基板を加工して、前記凸部、熱電半導体素子およびマスク材からなる配列された複数個の柱状物を形成し、前記マスク材を除去し、前記マスク材が除去された前記熱電半導体素子を転写材に転写し、前記熱電半導体素子を電気回路金属層付き基板に接合するステップを備えた、熱電素子の製造方法である。

上述した貫通加工によって、加工された側面が略垂直面を形成する。更に、上述した熱電半導体基板が p型熱電半導体基板および n型熱電半導体基板からなつており、 p型熱電半導体基板および n型熱電半導体基板の加工形状が、それを組み合わせると、縦横方向にそれぞれ p型熱電半導体素子および n型熱電半導体素子が交互に配置される形状からなっている。更に、熱電半導体素子の転写材への転写が、 p型熱電半導体素子おょぴ n型熱電半導体素子をそれぞれ別の転写材上に配列して、 p n素子配列を形成する。

以下に、この発明の基板の加工方法を適用したこの発明の熱電素子の製造方法を詳細に説明する。

p型熱電半導体素子（エレメント）の材料として、サイズが 2 O mm角で、厚さ力 S O . 1 mmのビスマステルル（B i— T e系半導体）のウェハ 2を準備した。ウェハの両面には、後工程のハンダ付けのために、 N iと S nをメツキした。透光性アルミナの板から、図 3— 5 ( a ) に示す形状の基板支持部材を作製した。四角柱形の凸部（即ち、突起部） 5を残すように、それ以外の部分を凹ませて凹部とした。複数個の凸部の上面は同一平面にあり、凸部の 1個のサイズは、 0 . 1 6 mmx 0 . 1 6 mmである。

図 3— 5 ( b ) に示すように、基板支持部材の凸部に、ダイシングテープに用いられる紫外線硬化型の粘着材を塗布し、その上にビスマステルル（B i—T e 系半導体）ウェハを貼り付けた。次に、図 3— 5 ( c ) に示すように、ウェハにマスクとなるドライフイノレムを貼り付け、基板支持部材の凸部と同じ位置に同じサイズのマスクが残るように、露光'現像した。従って、マスクは基板支持部材の凸部の真上に乗っている。

図 3— 6に、マスク、支持部材の凸部のパターンの一例を示す。図 3— 6は、エレメントとして基板が残る部分、即ち、目標加工形状のパターンでもある。次に、図 3— 5 ( c )に示すように、基板支持部材の凸部にビスマステルル (B i一 T e系半導体）ウェハが貼り付けられ、更に、その上にマスク材が搭載された状態で、図 3— 5 ( d ) に示すように、サンドブラストを施すと、ウェハのマスク以外の部分が削られて、マスク材と基板支持部材の凸部に挟まれた部分のみが残った四角柱状物が配列されて形成された（図 3— 5 (e) 参照)。サンドブラストによる貫通加工が終了後、マスク材を除去した。その結果、図 3— 5 (f ) に示すように、ウェハが 0. 16 mm角の p型熱電半導体素子（エレメント）に切り分けられ、しかも基板支持部材の凸部の位置に配列され固定された状態が得られた。

図 3— 5 (a) から図 3— 5 (f ) を参照して説明した加工を、 n型熱電半導体素子（エレメント）の材料としての、サイズが 2 Omm角で、厚さが 0. 1 m mのビスマステルル（81—丁6系半導体）のウェハについても、同様にして行つに

次に、上述した配列された p型熱電半導体素子（エレメント）を、 2次固定治具に転写した（図 3— 5 (g)および図 3— 5 (h)参照)。 2次固定治具 1 1は、ガラス等の平面状の板に紫外線硬化型の粘着材を塗布したものである。図 3— 5

(g) に示すように、基板支持部材 1の上に配列され固定された'エレメントの上から、 2次固定治具 1 1を乗せて貼り付け、図 3— 5 (h) に示すように、基板支持部材 1側の粘着材に紫外線を照射することによって、その粘着力をなくし、 2次固定治具 1 1側にェレメントを残すことができた。

次いで、配列された n型熱電半導体素子（エレメント） 1 2次固定治具上で配列された p型熱電半導体素子（エレメント）の間に入って配置されるように、転写を行った。即ち、図 3— 5 (i) に示すように、基板支持部材 1上に配列された n型熱電半導体素子（エレメント） 13が、 2次固定治具 1 1上で配列された P型熱電半導体素子（エレメント） 12の間に入って、所定形状で配置されるように、転写を行った。その状態を図 3— 5 ( j ) に示す。

図 3— 7に、 2次固定治具上に転写された p型熱電半導体素子および n型熱電半導体素子の配列図を示す。図 3— 7に示すように、縦方向および横方向のそれぞれにおいて、 p型熱電半導体素子および n型熱電半導体素子が交互に配置されている。 - 絶縁材上に電気回路金属層がメタライズによって所定の形状に形成された基板を準備する。図 3— 5 (k) に示すように、縦横方向に何れも交互に配置された p型熱電半導体素子および n型熱電半導体素子を、電気回路金属層の付レ、た基板にハンダ付けして、電気回路金属層付き基板によって両側から挟むようにして、熱電素子を作製した。

電気回路金属層は所定のパターンを備えており、パターンは、これら 2枚の基板によって、上述した p nエレメント配列を上下から挟み込んだときに、すべての P型熱電半導体素子と n型熱電半導体素子とが交互に直列に接続されるようなパターンになっている。

まず、下側基板にフラックスを塗布し、先に述べた 2次固定治具上に配列されたエレメントを搭載し、加熱してハンダ付けする。ここで、ハンダ付けの加熱によって、同時に 2次固定治具の剥離処理ができるので、下側基板上にェレメントが実装された形態になる。次に基板のもう一方の上側基板にフラックスを塗布し、下側基板と同様に搭載し、ハンダ付けする。

以上の工程で、基板サイズが小さく、貫通加工による加工面が垂直な側面からなり、高いエレメント密度で、熱電素子を、容易に作製することができる。

以上説明した熱電素子の製造方法は、熱電半導体ウェハの支持部材への固定が、剥離可能な一時的固定であり、プラストによって加工された熱電半導体ェレメントを、転写によって電気回路金属層付き基板に接合する方法であるが、これ以外の方法も可能である。即ち、この発明の熱電素子の製造方法の他の 1つの態様は、前記凸部が電気回路金属層からなり、前記支持部材が電気回路金属層付き基板であり、前記熱電半導体基板の凸部の表面への配置が、最終的な接合形態である、熱電素子の製造方法である。

例えば、電気回路金属層付き基板の電極が凸部をなしていて、その凸部の上に、熱電半導体ウェハをハンダ等によつて接合する。この接合は一時的な固定ではなく、電気的、機械的な、永続的な固定であり、製品として最終的な接合形態となる。その後、半導体ウェハにマスクとなるドライフィルムを張り付け、電極の凸部に相当する位置に、所定のサイズのマスクが残るように、露光、現像する。この場合も前記の例と同様に、凸部をなす電極が熱電半導体ウェハを支持し、その周囲が相対的に凹部になっているので、ブラストによって熱電半導体ウェハを貫通加工し、個々の素子に切り分けるとき、側面を垂直にする効果がある。

この方法によれば、熱電半導体ウェハの加工が完了した時点で、熱電半導体ェレメントの電気回路金属層付き基板への接合も完了しているので、あとは、 P型の熱電半導体エレメントの接合された電気回路金属層付き基板と、 N型の熱電半導体エレメントの接合された電気回路金属層付き基板を、嵌合接合することにより、熱電素子が完成する。

p型半導体又は n型半導体は、熱電素子特性を有するものであれば良く、上述した B i—Te系半導体合金に限定されるものでなくどのような熱電素子特性を有する合金であっても良い。

電気回路金属層は、上述したように、 Cu， C r , N i, T i， A 1 , Au, Ag及び S iから選択された金属又はこれらの合金またはこれらを多層に積層したものである。電気回路金属層は、基板と電気導電性がある金属製の接合層の間を接続するための材料であれば良い。

電気回路金属層は、例えば湿式メツキ、スッパッタリング、真空蒸着、イオンプレーティング等の方法によつて形成することができる。

基板は、通常、絶縁性の A l2〇₃、 A1 N、 BN、 S i C, S i, ダイヤあるいは絶縁被覆した C u一 W合金、あるいは絶縁性の酸ィ匕物又は窒ィ匕物層が望ましい。

素子接合面金属層は、上述したように、 Cu、 T i, Cr, W, Mo, P t， Z r, N i , S i , P d及び Cから選択した一つの元素、これらの合金、またはこれらを多層に積層したものでも良い。素子電極層は、 p型おょぴ n型の熱電半導体素子の両面に形成される。

素子接合面金属層の作製方法としては、湿式メツキ、スッパッタリング、真空蒸着、イオンプレーティング、いずれの方法を単独もしくは組み合わせて使用することができる。

接合層は素子接合面金属層が形成された熱電半導体素子を電気回路金属層に接着させるための機能を有するものである。接合層は、 300°C以下で接合できるロウ材であれば良く、 Au， Ag, Ge, I n, P， S i， Sn， S b, Pb, B i， Z n及び C uの何れかの元素又はこれらの元素を含む合金が好ましい。また、はんだにより接合する場合の材料としては、 Sn— S b系、 Sn— Cu 系、 Sn— Ag系、 Sn— Ag— B i— Cu系、 Sn— Zn系、 Sn— Pb系、 A u— S n系などの各種のはんだ金属を利用することができる。

接合層は、例えばペーストの印刷、湿式メツキ、スッパッタリング、真空蒸着等の方法によって形成することができる。

こうして作製された熱電素子は、更に、複数の π型素子によって形成されている空間には絶縁†生合成樹脂が充填されていても良い。

更に、この発明の超小型素子を備えたモジュールの 1つの態様は、基板上に高 V、密度で配設される複数個の超小型素子を備えたモジュールであって、前記超小型素子の電極と対応する前記基板側の電気回路金属層とが接合層を介して接合され、前記基板側の前記電気回路金属層が、加圧された前記接合層を形成する接合材の余剰部分を収容する収容部を有していることを特徴とする超小型素子を備えたモジュー^/である。

図 4— 1は、この発明の超小型素子を備えた 1つの態様のモジュールの部分を説明する図である。即ち、基板上に高い密度で複数個の超小型素子が設けられている。超小型素子 3の電極 4と、対応する基板 1側の電子回路電極 2と、接合層を介して接合されている。基板側の電気回路金属層が、加圧された接合材の余剰部分を収容する収容部を備えている。上述した電気回路金属層が平板部と突起部とを備え、電気回路金属層が超小型素子に面する側に突起部を備え、上述した収容部が突起部と、平板部と、超小型素子の電極とによつて形成されていてもよい。即ち、図 4一 1に示すように、例えば、基板 1側の電気回路金属層が超小型素子 3に面する側に平板部 2と円柱状の突起部 6を備えており、突起部 6の外周面と平板部 2とによって形成される部分 5が、押さえ付けられた接合材の余剰部分を収容する収容部を形成している。

この発明における微細電子部品 ·微細半導体素子等の超小型素子の大きさは、例えば、一辺が 5 0〜1 5 Ο μπιの四角柱形状である。但し、超小型素子の大きさは、上述した範囲に限定されるものではない。

図 4— 1に示す態様は、微細電子部品 ·微細半導体素子等の超小型素子を、突起部を備えた基板側の電子回路電極に押し付けて実装されたモジュールの部分である。即ち、所定の熱と力が加えられて、電子回路電極の突起部の上端面と超小型素子の電極 4との間に隙間がない状態で実装されている。微細電子部品 ·微細半導体素子等の超小型素子を、突起部を備えた基板側の電子回路電極に押し付けることによって、超小型素子と基板側の電子回路電極との間に配置された接合層を形成する接合材の余剰部分が突起部の中心部から周辺部方向に押し流されて、突起部の外周部に形成された収容部 5に収容される。従つて、接合材が、超小型素子、電子回路電極の外周面から外側にはみ出ることが防止され、短絡（ショート）を防止することができる。

更に、接合材が、超小型素子、電子回路電極の外周面から外側にはみ出ることが防止されると、超小型素子間の間隔を更に小さくすることができ、高い密度で、基板上に複数個の超小型素子を配設することができる。

図 4一 2は、この発明の超小型素子を備えた他の 1つの態様のモジュールの部分を説明する図である。この態様においては、超小型素子が所定の間隔を備えて電気回路金属層に押し付けられる。即ち、超小型素子 1 3の電極 1 4と、対応する基板 1 1側の電気回路金属層 1 2と、接合層 1 7を介して接合されている。基板側の電気回路金属層 1 2が、加圧された接合材の余剰部分を収容する収容部 1 5を備えている。図 4— 2に示すように、電気回路金属層 1 2が、超小型素子 1 3に面する側に突起部 1 6を備え、収容部 1 5が突起部 1 6と超小型素子 1 3の電極 1 4によって形成されている。

即ち、図 4一 2に示すように、例えば、基板 1 1側の電気回路金属層 1 2が超小型素子 1 3に面する側に四角柱状の突起部 1 6を備えており、突起部 1 6の周りの削り取られた部分 1 5が、押さえ付けられた接合材の余剰部分を収容する収容部を形成している。

図 4— 2に示す態様は、微細電子部品 ·微細半導体素子等の超小型素子を、突起部を備えた基板側の電子回路電極から浮力せた状態で実装されたモジュールの部分である。即ち、所定の力が加えられて、電子回路電極の突起部 1 6の上端面と超小型素子の電極 1 4との間に所定の隙間がある状態で実装されている。この態様においても、微細電子部品 ·微細半導体素子等の超小型素子 1 3を、突起部 1 6を備えた基板側の電子回路電極に所定の力を加えて、電子回路電極の突起部 1 6の上端面と超小型素子の電極 4の下端面との間に所定の隙間がある状態で押し付けることによって、超小型素子と基板側の電子回路電極との間に所定の厚さの接合層 1 7が形成され、接合材の余剰部分が突起部の中心部から周辺部方向に押し流されて、突起部の外周部に形成された収容部 1 5に収容される。従つて、接合材が、超小型素子、電子回路電極の外周面の内側に収容され、外周面力ら外側にはみ出ることが防止され、短絡（ショート）を防止することができる。更に、接合材が、超小型素子、電子回路電極の外周面から外側にはみ出ることが防止されると、超小型素子間の間隔を更に小さくすることができ、高い密度で、基板上に複数個の超小型素子を配設することができる。

上述した接合層は、 3 0 0 °C以下で接合できる口ゥ材であれば良く、 A u， A g , G e， I n， P , S i， S n , S b , P b , B i， Z n及び C uの何れかの元素又はこれらの元素を含む合金が好ましい。

突起部の形状は、上述したように、上表面が平らな円柱形状、四角柱形状等所定の形状であればよい。上述したように、接合材が、超小型素子、電子回路電極の外周面から外側にはみ出ることをより確実に防止するためには、接合材の体積と、電気回路金属層の面積、突起部の高さから求められる突起部の体積との間の関係を律することが重要である。

即ち、この発明の超小型素子を備えたモジュールにおいて、接合層を形成する接合材の体積が、基板側の電気回路金属層の面積と突起部の高さから求められる体積から突起部の体積を減じた残りの体積よりも少ない力、または、同一であることが好ましい。

図 4— 3は、電気回路金属層の突起部および接合層を示す図である。図 4一 3 Aは、 1つの態様の電気回路金属層の突起部および接合層を示す斜視図である。図 4— 3 Bは、電気回路金属層の突起部および接合層を示す断面図である。図 4 一 3 Cは、他の 1つの態様の電気回路金属層の突起部および接合層を示す斜視図である。図 4一 3 Dは、他の 1つの態様の電気回路金属層の突起部おょぴ接合層を示す斜視図である。

図 4一 3 Aに示す態様においては、電気回路金属層は、四角形の平板部 3 2と、円柱形状の突起部 3 6とからなっており、突起部 3 6の上表面に接合材からなる突起部と対応する接合層 3 7が形成される。図⁴一 3 Bは、その断面形状を示す。上述した突起部上に接合層が形成された電気回路金属層に、超小型素子の電極が所定の力で押し付けられて、突起部の周辺部に押し流された接合材が電気回路金属層の平面状の部分と、突起部の外周部によつて形成された収容部に収容される。図 4— 3 Cに示す態様においては、電気回路金属層は、円形の平板部と、その上に形成された円柱形状の突起部 4 6からなつている。突起部 4 6の上表面に接合材からなる突起部と対応する接合層 4 7が形成される。その断面形状は、図 4 — 3 Bに示すのと同一である。この態様においても、上述した突起部上に接合層が形成された電気回路金属層に、超小型素子の電極が所定の力で押し付けられて、突起部の周辺部に押し流された接合材が電気回路金属層の平面状の部分と、突起部の外周部によつて形成された収容部に収容される。

図 4— 3 Dに示す態様においては、電気回路金属層は、四角形の平板部 5 2と、その上に形成された四角柱形状の突起部 5 6からなつている。四角形状の突起部 5 6の上表面に接合材からなる突起部と対応する四角形状の接合層 5 7が形成される。その断面形状は、図 4— 3 Bに示すのと同一である。この態様においても、上述した突起部上に接合層が形成された電気回路金属層に、超小型素子の電極が所定の力で押し付けられて、突起部の周辺部に押し流された接合材が電気回路金属層の平面状の部分と、突起部の外周部によって形成された収容部に収容される。更に、この発明の超小型素子を備えたモジュールにおいては、上述した突起部は、電気回路金属層、または、超小型素子の電極と同一の導電性のある金属、または、異なる導電 1"生のある金属からなっている。

次に、この発明の超小型素子の狭ピッチ接合方法について説明する。この発明の超小型素子の狭ピッチ接合方法の 1つの態様は、基板上に複数個の超小型素子を高レ、密度で配設する、下記ステツプからなる超小型素子の狭ピッチ接合方法であ：

超小型素子の電極と対応する基板側の電気回路金属層に突起部を設け、超小型素子の電極と、突起部との間に、接合層を形成する所定の量の接合材を配置し、

超小型素子を接合材を介して基板側の電気回路金属層に押し付けて、接合材の余剰部分を突起部と超小型素子の電極によつて形成される空間に収容して、接合層を形成する。図 4一 3を参照して説明したように、先ず、超小型素子の電極と対応する基板側の電気回路金属層に突起部を設ける。即ち、電気回路金属層は、円形または四角形の平面部と円柱形または四角柱形（その他の形状でもよい）の突起部とからなっている。次いで、超小型素子の電極と、突起部との間に、接合層を形成する所定の量の接合材を配置する。即ち、突起部の形状に対応した接合層、即ち、円柱形の突起部には円柱形の接合層、四角柱形の突起部には四角柱形の接合層を形成するのが容易であるが、それに限らず別の形状でもよい。次いで、小型素子を接合材を介して基板側の突起部、平面部からなる電気回路金属層に押し付けて、接合材の余剰部分を突起部の外周面と、平面部の上面と、超小型素子の電極によつて形成される空間に収容して、接合層を形成する。また、接合層は突起部の上に形成するのに限らず、素子側に形成してもよレ、。

この発明の超小型素子の狭ピッチ接合方法においては、接合材の余剰部分が、超小型素子および対応する電気回路金属層の周辺端部からはみでないように、接合材の所定の量を設定する。即ち、上述したように、接合材が、超小型素子、電子回路電極の外周面から外側にはみ出ることをより確実に防止するためには、接合材の体積と、電気回路金属層の面積、突起部の高さから求められる突起部の体積との間の関係を律することが重要である。即ち、接合層を形成する接合材の体積が、基板側の電気回路金属層の面積と突起部の高さから求められる体積から突起部の体積を減じた残りの体積よりも少ないか、または、同一であることが好ましい。

更に、この発明の超小型素子の狭ピッチ接合方法において、超小型素子の電極と、突起部との間に間隙が生じないように、超小型素子の電極が突起部に押し付けられている。更に、超小型素子の電極と、突起部との間に間隙が生じないように、超小型素子の電極が突起部に押し付けられて、接合層が、超小型素子の電極と、突起部の上端面との間、および、超小型素子の電極と突起部の周辺部との間の空間に形成されてもよい。

上述した接合層の形成は、超小型素子および電気回路金属層の実装方法によつて異なる。即ち、超小型素子の電極の下端面と電気回路金属層の突起部の上端面との間の間隙の有無によってきまる。上述したように、この発明によると、微細電子部品 ·微細半導体素子等の超小型素子と基板側電気回路金属層との間を接合する接合材が、超小型素子、電気回路金属層の外周面に漏れ出すことが無いので、ショートを防止することができると共に、超小型素子間の間隔を小さくすることができるので、高密度の配設が可能になる。

図 5— 1は、この発明の基板の加工方法によって加工された熱電半導体素子（ェレメントともいう）の断面を示す図である。即ち、図 5— 1に示すように、上面 2または底面 3より細い中間部分 4を持つ、くびれた形 5のエレメント 1を持つ熱電素子である。

サンドブラストによつて熱電半導体ウェハを加工してこのようなエレメントを製造する際には、エレメントとなる部分をドライフィルム等からなるマスクで覆い、その他の部分をサンドプラストで削って除去することになるが、下方向への加工だけでなく横方向への加工を組み合わせることになる。

横方向への加工をすることによって、エレメントはその側面が削られる。しかし横方向への加工は一様に進むわけではない。マスクで直近の上面付近および底面直近は削られにくいので、エレメントは中間部より多く削られて、くびれた形になる。それに伴って、本発明を適用しない場合よりも、底面付近が多く削られることになり、結果として底面の面積を上面の面積に近づけることができる。図 5— 2および図 5— 3は、この発明の基板の加工方法における研磨材の吹き付け方法を説明する図である。即ち、図 5— 2に示すように、横方向への加工は、砥粒の噴射方向を被加工部材に対して垂直でなく斜めに傾ける方法がある。この方法によると、ベースプレート 6上に配置された被加工部材に対して、砥粒 7が、斜め方向からエレメント 1の加工側面に直接噴射されて、横方向への加工が行なわれる。更に、横方向への加工の別の方法として、図 5— 3に示すように、砥粒が跳ね返って再びぶつかることによって起こる 2次研削による方法がある。この方法によると、ベースプレート 6上に配置された被加工部材に対して、砥粒 7が、上方向からベースプレート 6に噴射され、ベースプレートで跳ね返った砥粒 7がエレメント 1の加工側面に噴射されて、横方向への加工が行なわれる。この際には、砥粒が跳ね返つて再ぴぶっかることで起こる 2次研削を起こりやすくするため、エアに対して砥粒の供給量を小さくする。

この発明の基板の加工方法の他の 1つの態様は、上述した被加工基板の少なくともマスク材側の表面上に、別の材料による層を形成し、別の材料層は、被加工基板の材料よりも研磨材による加工速度が遅い材料からなっている基板の加工方法である。別の材料層が、 Cu, Ni， Cr, Ti， Pt, Pd， W, Mo, Zr, Al, Ag， Auから選択された金属膜またはこれらの合金膜からなっている。

即ち、この態様においては、マスク材で覆う被加工基板の表面上に、別の材料層を形成する。次いで、このように別の材料層が形成された被加工基板の表面をマスク材で覆い、研磨材を吹き付けて、素子の基板に平行な少なくとも 1ケ所の断面積が、素子の底面および上面のうちの何れか面積が小さい方よりも小さくなるように素子を加工する。別の材料は、被加工基板の材料よりも研磨材による加ェ速度が遅い。即ち、研磨材を吹き付けたときに、被加工基板の材料よりも削られにくく、別の材料が被加工基板の材料よりも硬い材料である場合やいわゆる粘い性質の材料である場合であり、切削抵抗が比較的高い材料である。

このように、別の材料層が形成された被加工基板の表面をマスク材で覆い、研磨材を吹き付けることによって、別の材料層に近接する被加工基板の表面部分の加工速度が遅く、素子の基板に平行な少なくとも 1ケ所の断面積が、素子の底面および上面のうちの何れ力、面積が小さい方よりも小さくなる。

なお、研磨材を吹き付ける方法は、マスク材に垂直の方向に吹き付けてもよく、上述したように、研磨材を、所定の角度で直接素子の側面に吹き付け、または、研磨材を、所定の部材で跳ね返させて、跳ね返った研磨材を素子の側面に吹き付けてもよい。

P型熱電半導体ウェハが、基板表面に形成された電極に、電気的 '機械的に接合されている。熱電半導体は、ビスマスとテルルを主な構成元素とし、アンチモン、セレン等の元素が添加されて特性が最適に調整されているものである。電気回路金属層は基板表面にメタライス 'することで形成され、そのパターンは、最終的に組み立てる際に、 p型エレメントと n型エレメントが交互に直列に接続されるようなパターンとなっている。基板は、一般に絶縁性のセラミックからなり、ァノレミナ、窒ィ匕アルミ、炭化珪素等が用いられる。また、シリコンや金属基板の表面を絶縁層でコーティングしたものも利用できる。

ここでは、ウェハの厚さは 0 . 1 mmであり、目的とするエレメントのサイズは 0 . 1 6 mm X 0 . 1 6 mmである。

本実施例では、 p型半導体ウェハの、基板に接合されている面を底面、反対側を上面と呼ぶ。ウェハの上面に、耐サンドプラスト性のドライフィルムを張り付け、最終的にエレメントとなって残る部分のパターンに合わせて必要な部分をマスクで覆い、露光、現像した。

この操作により、ウェハの上面は、最終的にエレメントとなるべき部分が飛び飛びに覆われた状態になる。

このウェハをサンドブラストにかけ、不要な部分を除去した。サンドブラストとしては、微細加工に適した、いわゆるマイクロサンドブラストであり、サンド (研磨材）は数ミクロンから数十ミクロンのものを用いる。通常、サンドプラストは面に垂直に当てるが、この実施例では、垂直を基本としながら最大 4 5度まで傾けた。このようにして、基板上に個々のエレメントが並んだ状態を作製した。図 5— 4は、この発明の加工方法によってサンドブラストが完了したエレメントの断面を示す図である。図 5— 4に示すように、エレメント 1の中間がくびれて、くびれた部分 5の断面積は上面 2の面積よりも小さくなつた。底面 3は上面 2よりも大きいが、このくびれの発生に伴い、底面 3と上面 2の幅の差は、片側で 0 . 0 l mm、両面で 0 . 0 2 mm程度に抑えられた。

以上の工程を n型にっレ、ても同様に行つた。 n型も p型と同様な結果になった。図 5— 5は、 p型 _n型のェレメントが交互に直列に接続された熱電素子を説明する概略断面図である。上述したように加工した p型熱電半導体素子 1側の基板 1 0と n型熱電半導体素子 1 1側の基板 2 0を嵌合し、エレメントを対向する基板の電極に接合することで、 p型 _n型のエレメントが交互に直列に接続された熱電素子を得た。

本発明例では、エレメントの上面と底面の幅の差が約 0 . 0 2 mmと小さいので、電気回路の間隔を 0 . 0 3 mmとしたとき、隣り合うエレメントの間隔を 0 . 0 5 mmと狭くし、エレメントを密に配置することができるようになった。

比較例として、通常のサンドプラスティングにより、くぴれを持たないエレメントを製造した場合のエレメントの断面を図 5— 9に、それを p n嵌合させた熱電素子を図 5— 1 0に示す。

図 5— 9に示すように、底面部での裾引きが大きく、底面 1 1 3と上面 1 1 2 の幅の差は、片側で 0 . 0 3 mm、両側で 0 . 0 6 mmにもなつた。そのため電気回路の間隔を 0 . 0 3 mmとしたときに、隣り合うエレメントの間隔を 0 . 0 9 mmも空けなければならず、エレメントを密に配置することができなかった。上述したように、この発明の熱電素子の製造方法の 1つの態様は、 p型または n型半導体ウェハの表面を、目標加工形状の複数の素子に対応する所定の形状のマスク材で覆い、

マスク材で覆われた p型または n型半導体ウェハに、研磨材を吹き付けて、素子の底面または上面に平行な少なくとも 1つの断面積が、素子の底面おょぴ上面のうちの何れか面積が小さい方よりも小さくなるように前記素子を加工し、この様に加工した p型おょぴ n型熱電半導体素子を組み合わせ、

電極付基板を、組合わされた p型および n型熱電半導体素子を挟むように両面に接合して、複数対の p型熱電半導体素子および n型熱電半導体素子が電気回路金属層およぴ接合層を介して直列に電気的に連結されて複数個の π型素子を形成している熱電素子の製造方法である。

なお、この発明の熱電素子の製造方法において、 ρ型おょぴ η型熱電半導体素子の組み合わせに際して、加工した ρ型の上面と η型の底面、 ρ型の底面と η型の上面が、それぞれ同一の電極付基板上に位置するように組み合わせてもよい。この発明の熱電素子は、上述した方法によって製造されたものであって、対向する 2枚の絶縁性基板と、

前記絶縁性基板の対向する面にそれぞれ形成された電気回路金属層と、前記電気回路金属層に接してそれぞれ形成された接合層と、

前記接合層に接して形成されている、底面または上面に平行な少なくとも 1つの断面積が、底面および上面のうちの何れか面積が小さい方よりも小さい複数対の Ρ型熱電半導体素子と η型熱電半導体素子とを備え、

前記複数対の Ρ型熱電半導体素子および η型熱電半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個の π型素子を形成している熱電素子である。

特に本発明においては p型素子と n型素子との間隔を極めて小さくできるため単位面積当たり極めて密度を髙く熱電素子を配列することができる。

更に、この発明の熱電素子モジュールの製造方法の 1つの態様は、上面に金属電極、下面に金属電極/接合材からなる素子接合面金属層がそれぞれ形成された P型半導体素子または N型半導体素子からなるウェハをそれぞれ形成し、

P型半導体素子または N型半導体素子からなる前記ウェハを、前記下面が仮固定材上に位置するように固定して、前記ウェハを所定の大きさの素子に切断し、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板を調製し、基板回路パターンの素子配置部に対応する前記突起部の上に接合層としての接合材を形成し、

前記絶縁性基板の前記接合材を、前記仮固定材上で切断された前記素子に接合して、基板回路パターンの素子配置部に前記 P型半導体素子または前記 N型半導体素子からなる素子が配置された、 P型半導体素子実装基板または N型半導体素子実装基板を調製し、

調製された前記 P型半導体素子実装基板およぴ前記 N型半導体素子実装基板を組み合わせて、 2枚の絶縁性基板に挟まれ、 P型半導体素子と N型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジュールを製造する、熱電素子モジュールの製造方法である。

図 6— 1は、上面に N i /A u、下面に N i /ハンダからなる素子接合面金属層がそれぞれ形成された P型半導体素子または N型半導体素子からなるウェハを示す図である。図 6— 1に示すように、 P型半導体素子または N型半導体素子からなるウェハ 1 0、 2 0の上面には、 N i ZA uからなる素子接合面金属層 8— 1が形成され、下面には、 N i Zハンダからなる素子接合面金属層 8— 2が形成されている。

図 6— 2は、両面に素子接合面金属層が形成されたウェハを仮固定プレート上に固定した状態を示す図である。図 6— 2に示すように、 P型半導体素子または N型半導体素子からなるウェハ 1 0、 2 0を、ウェハの下面に形成された素子接合面金属層 8— 2が仮固定プレート 5上に位置するように配置され固定されている。

図 6— 3は、ウェハを素子に切断した状態を示す図である。図 6— 3に示すように、例えば、 P型半導体素子からなるウェハ 1 0を、ダイシング装置 1 3によつて、縦横に所定の大きさの素子に切断する。切断の際には、ウェハ 1 0は耐熱十生仮固定剤によって仮固定プレート 5上に固定されているので、素子 1 0が微小移動することなくそのままの状態に維持されている。このようにして、上面に N i ZA uからなる素子接合面金属層 8— 1が形成され、下面には、 N i Zハンダからなる素子接合面金属層 8— 2が形成された複数個の素子 1 0が微小な隙間を隔てて整然と配列して仮固定プレート 5上に固定される。

同様にして、 N型半導体素子からなるウェハ 2 0に関しても、上面に N i ZA uからなる素子接合面金属層 8— 1が形成され、下面には、 N iノハンダからなる素子接合面金属層 8— 2が形成された複数個の素子 2 0が微小な隙間を隔てて整然と配列して仮固定プレート 5上に固定される。

図 6— 4は、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板を示す図である。図 6― 4に示すように、絶縁性基板 2—1の一方の面には、電気回路金属層 4—1が形成され、その上に突起部 7—1が形成されている。このように形成された突起部のうちで、基板回路パターンの素子配置部に対応する突起部の上に接合層としてのハンダメツキ 6— 1が形成されている。即ち、基板回路パターンの素子を配置する部分のみを対象として、突起部の上にさらにハンダメツキが形成される。

図 6— 5は、切断された素子に、電気回路金属層、突起部、ハンダメツキが形成された絶縁性基板を接合する状態を説明する図である。図 6— 5の下部には、図 6— 3に示した、微小な隙間を隔てて整然と配列して仮固定プレート 5上に固定された、上面に N i ZA uからなる素子接合面金属層 8—1が形成され、下面には、 N i /ハンダからなる素子接合面金属層 8— 2が形成された複数個の素子 1 0が示されている。その上に、図 6— 4に示した絶縁性基板を上下反転した状態で、上方から移動して素子と接合する。

即ち、基板回路パターンの素子配置部に対応する突起部の上に形成された接合層としての複数のハンダメツキ 6— 1力仮固定プレート上に配列された複数個の素子 1 0に接合される。従って、基板回路パターンの素子配置部に対応しない突起部は、仮固定プレート上に配列された複数個の素子 1 0とは接合されない。図 6— 6は、基板に接合された素子と、接合されないで仮固定プレート上に残留した素子を説明する図である。図 6— 6に示すように、図 6— 5で示した基板回路パターンの素子配置部に対応する突起部の上に形成された接合層としての複数のハンダメツキ 6— 1力仮固定プレート 5上に配列された複数個の素子 1 0 に接合されて、絶縁性基板 2—1と共に上方に移動し、基板回路パターンの素子配置部に対応しない突起部は、仮固定プレート上に配列された複数個の素子 1 0 とは接合されないで、素子 1 0が仮固定プレート上に残留する。絶縁性基板 2— 1と共に上方に移動した素子 1 0の元の位置を 1 4で示す。

このように、仮固定プレート 5上に微小な隙間を隔てて整然と配列された素子 1 0の一部、即ち、基板回路パターンの素子配置部に位置する素子が基板 2—1 側に転写される。転写に際しては、耐熱性仮固定剤の粘着力を低下させる。例えば、 UV (紫外線）等の特定の光を照射すると粘着力が低下する（または粘着力が無くなる）。

図 6— 7は、図 6— 6に示した方法で基板側に転写された素子を、基板が下になるように反転させた状態で示す図である。図 6— 7に示すように、絶縁性基板 2一 1の上に電気回路金属層 4—1が形成され、突起部の上に形成されたハンダメツキ 6—1と N i /A uからなる素子接合面金属層 8— 1とが接合された状態で、基板回路パターンの素子配置部に素子 1 0が配置されている。図 6— 7において、素子 1 0の上面には、転写前に仮固定プレートと接していた N i Zハンダからなる素子接合面金属層 8— 2が位置してレ、る。

図 6— 1から図 6— 7を参照して説明したと同一の手順で、 N型半導体素子からなるウェハを調製し、所定の大きさの素子 2 0に切断し、基板回路パターンの素子配置部に位置する素子 2 0が、ハンダメツキ、突起部、電気回路金属層を備えた絶縁基板に転写される。

図 6— 8は、基板回路パターンの素子配置部に P型半導体素子が配置された P 型半導体素子実装基板と、 N型半導体素子が配置された N型半導体素子実装基板とを組み合わせる状態を説明する図である。図 6— 8に示すように、絶縁性基板 2— 2の上に電気回路金属層 4— 2が形成され、突起部の上に形成されたハンダメツキ 6— 2と N i ZA uからなる素子接合面金属層 8— 2とが接合された状態で、基板回路パターンの素子配置部に素子 2 0が配置されている N型半導体素子実装基板 5 0と、絶縁性基板 2一 1の上に電気回路金属層 4一 1が形成され、突起部の上に形成されたハンダメツキ 6—1と N i /A uからなる素子接合面金属層 8—1とが接合された状態で、基板回路パターンの素子配置部に素子 1 0が配置されている P型半導体素子実装基板 4 0とが組合わされる。

即ち、 N型半導体素子実装基板 5 0の突起部 7— 2と、 P型半導体素子実装基板 4 0の素子の N i Zハンダからなる素子接合面金属層とが接合される。

その結果、図 6— 9に示すように、 2枚の絶縁性基板 2— 1、 2— 2に挟まれた、 P型半導体素子と N型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジュールが形成される。

図 2 _ 1は、この発明の 1つの態様の熱電素子モジュールの部分を説明する断面図である。図 2— 1に示すように、この発明の熱電素子モジュールにおいては、対向する 2枚の絶縁性基板 2— 1、 2— 2と、絶縁性基板の対向する面にそれぞれ形成された電気回路金属層 4—1、 4一 2と、電気回路金属層に接して形成されている両端面に素子接合面金属層 8— 1、 8— 2、その上に接合層 6— 1， 6 —2を備えている複数対の Ρ型半導体素子 1 0と Ν型半導体素子 2 0とからなり、複数対の Ρ型半導体素子と Ν型半導体素子が電気回路金属層 4一 1、 4一 2を介して直列に電気的に連結されて複数個の π型素子を形成している。

切断幅 aは、 5 0 μ πι未満、好ましくは、 1 5 t m〜3 0 μ ηιである。なお、両面に素子接合面金属層が形成されたウェハを仮固定プレート上に固定して、ダイシング装置によって切断するので、素子の高さに制限が無く、例えば、 1 0 0 μ η！〜 2 0 0 μ πιと低くすることが可能である。

上述したように、この発明の熱電素子モジュールの製造方法において、突起部の上に形成されたハンダメツキが、 N i ZA uからなる素子接合面金属層と接合されて、基板回路パターンの素子が仮固定プレートから分離されて絶縁性基板側に転写され、仮固定プレート上にそれ以外の素子が残留する。残留した素子は、 P型半導体素子 1 0および N型半導体素子 2 0のいずれの場合も、基板を同一平面で回転させるだけで、そのまま基板回路パターンの素子として使用することができる。従って、素子を無駄なく有効に使用することができる。

更に、上述したように、この発明の熱電素子モジュールの製造方法において、

P型半導体素子実装基板および N型半導体素子実装基板を組み合わせとき、接合層としてのハンダメツキが形成されていないそれぞれの突起部の上に、素子の下面に形成された N iノハンダからなる素子接合面金属層が接合される。

この発明の熱電素子モジュールは、上述した製造方法によつて製造された熱電素子モジュールである。即ち、この発明の熱電素子モジュールは、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板を調製し、基板回路パターンの素子配置部に対応する前記突起部の上に接合層としてのハンダメツキを形成し、上面に N i ZA u、下面に N i Zハンダからなる素子接合面金属層がそれぞれ形成された P型半導体素子または N型半導体素子からなるウェハをそれぞれ形成し、前記ウェハを、前記下面が仮固定プレート上に位置するように固定して、前記ウェハを所定の大きさの素子に切断し、前記絶縁性基板の前記ハンダメツキを、前記仮固定プレート上で切断された前記素子に接合して、基板回路パターンの素子配置部に前記 P型半導体素子または前記 N型半導体素子からなる素子が配置されて調製された P型半導体素子実装基板または N型半導体素子実装基板を組み合わせて形成された、

前記電気回路金属層に接してそれぞれ形成された突起部を含む接合層と、前記接合層に接して形成されている上面に N i ZA u、下面に N i /ハンダからなる素子接合面金属層を備え、 2枚の絶縁性基板に挟まれ、 P型半導体素子と N型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジュールである。

更に、上述した態様の他に、図 6— 1 0〜図 6— 1 3に示すように、素子の表裏面にあらかじめ素子接合面金属層、接合層を設け、突起部を備えた電気回路金属層に接合してもよい。

図 6— 1 0は、上面および下面の所定位置に素子接合面金属層、接合層がそれぞれ形成された Ρ型半導体素子または Ν型半導体素子からなるウェハを示す図である。図 6— 1 0に示すように、 P型半導体素子または N型半導体素子からなるウェハ 1 0、 2 0の上面には、素子接合面金属層 8— 1、接合層 6― 1が形成され、下面には、素子接合面金属層 8— 2、接合層 6— 2が形成されている。これらの素子接合面金属層、接合層の位置は、基板回路パターンの素子配置部に対応する突起部の位置に対応している。

図 6— 1 1は、両面に素子接合面金属層、接合層（ウェハの上に素子接合面金属層、次いで接合層が形成される）が形成されたウェハを仮固定プレート上に固定した状態を示す図である。図 6— 1 1に示すように、 P型半導体素子または N 型半導体素子からなるウェハ 1 0、 2 0を、ウェハの下面に形成された素子接合面金属層 8— 2、接合層 6 - 2が仮固定プレート 5上に位置するように配置され固定されている。

図 6— 1 2は、ウェハを素子に切断した状態を示す図である。図 6— 1 2に示すように、例えば、 P型半導体素子からなるウェハ 1 0を、ダイシング装置 1 3 によって、縦横に素子接合面金属層の大きさに沿って切断する。切断の際には、ウェハ 1 0は耐熱性仮固定剤によって仮固定プレート 5上に固定されているので、素子 1 0が微小移動することなくそのままの状態に維持されている。このようにして、上面に素子接合面金属層 8— 1、接合層 6—1が形成され、下面に素子接合面金属層 8— 2、接合層 6 - 2が形成された複数個の素子 1 0、および、素子接合面金属層、接合層が形成されていない複数個の素子とが所定の配置で、微小な隙間を隔てて整然と配列して仮固定プレート 5上に固定される。

同様にして、 N型半導体素子からなるウェハ 2 0に関しても、上面に素子接合面金属層 8— 1、接合層 6— 1が形成され、下面素子接合面金属層 8— 2、接合層 6— 2が形成された複数個の素子 2 0、および、素子接合面金属層、接合層が形成されていない複数個の素子とが所定の配置で、が微小な隙間を隔てて整然と配列して仮固定プレート 5上に固定される。

図 6— 1 3は、一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板を示す図である。図 6— 1 3に示すように、絶縁性基板 2 - 1の一方の面には、電気回路金属層 4—1が形成され、その上に突起部 7— 1が形成されている。 7194

図 6— 5力ら図 6— 9を参照して説明したと同一手順で、切断された素子に、電気回路金属層、突起部が形成された絶縁性基板を接合する。次いで、基板回路パターンの素子配置部に対応する突起部が、仮固定プレート 5上に配列された複数個の素子 1 0に接合されて、絶縁性基板 2—1と共に上方に移動し、基板回路パターンの素子配置部に対応しない突起部は、仮固定プレート上に配列された複数個の素子 1 0とは接合されないで、素子 1 0が仮固定プレート上に残留する。このように、仮固定プレート 5上に微小な隙間を隔てて整然と配列された素子 1 0の一部、即ち、基板回路パターンの素子配置部に位置する、素子接合面金属層および接合層を備えた素子が基板 2 - 1側に転写される。

このようにして、基板回路パターンの素子配置部に P型半導体素子が配置された P型半導体素子実装基板と、 N型半導体素子が配置された N型半導体素子実装基板とを形成し、それらを糸且み合わせて、 2枚の絶縁性基板 2—1、 2— 2に挟まれた、 P型半導体素子と N型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジュールが形成される。産業上の利用可能性

本発明の熱電素子は従来の熱電素子モジュールに比較して次のような利点がある。

特に金属間化合物で構成されている半導体材料、例えば B i— T e系半導体をマイクロブラスティングによって加工するので、加工時間が極めて短時間であり、しかも任意の形状の熱電素子が作製できる。

更なる利点として電極間に充填される合成樹脂、例えばエポキシ樹脂などを充填しなくても熱電素子モジュールを作製できる。

特に重要な利点としては、小さくした熱電素子を極めて密に配列することができ、したがって吸熱能力で比較すると、基板面積が従来の半分以下のサイズにできる。基板面積が小さいということは単に省スペースに止まらず消費電力の低下にもなつている。

—例をもって示せば半導体レーザーモジュールから熱を除去する場合において、従来のモジュールに対して必要な電力は約 5 0 %低減できる。本発明によると、サンドプラストによる基板の貫通加工において、側面が垂直に近い加工ができるようになり、その結果、熱電素子の製造において、微細なェレメントを精度良く加工し、エレメントの配置密度が高い、高性能な熱電素子を製造することができる。

更に、この発明によると、微少電子部品、微少半導体素子等の超小型素子を高密度で備えたモジュールおよび超小型素子の狭ピッチ接合方法を、低コストで提供することができる。即ち、超小型素子の電極と、対応する基板の電気回路金属層とが接合層を介して接合する際に、基板の電気回路金属層に、加圧された接合材の余剰部分を収容する収容部を設けることによって、接合材のはみ出しを防止して、狭いピッチで高密度の実装を可能にする超小型素子を備えたモジュールを提供することができる。更に、上述した収容部を設けることによって、超小型素子に所定の力を加えるだけで、厳密な高さ方向の制御が不要となり、製造コストを低下させることができる。

また、モジュールが電気抵抗、熱抵抗を低く抑える必要があるとき、基板の電気回路金属層の突起部が例えば C uの様な電気抵抗、熱抵抗の少なレ、材料で構成され、突起部を微細電子部品、微細半導体素子に密着して実装できるので、高性能なモジュールを提供することができる。

更に、本発明の、基板に平行なエレメントの断面積の少なくとも 1ケ所が、底面または上面の面積が小さいほうよりも小さい熱電素子によって、エレメントの上面と底面の面積を近づけて、所望のエレメント配置密度を得、その結果、高性能な熱電素子を製造することができる。

本発明によると、 P型および N型熱電半導体素子を自在に配置することができ、熱電半導体素子間の間隔を狭くして、微小鎮域の温度制御ができる小型 ·高性能の熱電素子モジュールおよびその製造方法を提供することができる。更に、この発明によると、ウェハの切断幅が狭く切り捨てる部分が極めて少ないので、材料使用効率が最も高い熱電素子モジュールの製造方法を提供することができる。

Claims

請求の範囲

1 . 下記の構造を備えることを特徴とする素子モジュール。

( a ) 上下 2枚の絶縁性基板と、

( c ) 前記電気回路金属層に接して形成された上下のブラストストップ層と、

( d ) 前記ブラストストップ層に接して形成された上下の接合層と、

( e ) 前記上下の接合層の間に形成された 1対の P型半導体と N型半導体を前記上下のブラストストップ層を介して直列に電気的に連結して形成された複数個の π型素子。

2 . 下記の構造を備えることを特徴とする素子モジュール。

( a ) 上下 2枚の絶縁性基板と、

( d ) 前記接合層に接して形成された上下のブラストストップ層と、

( e ) 前記上下のブラストストップ層の間に形成された 1対の P型半導体と N型半導体を前記上下のブラストストップ層を介して直列に電気的に連結して形成された複数個の π型素子。

3 . 上下 2枚の絶縁性基板と、該基板の対向する面に接合された電気回路金属層と、該電気回路金属層に接して形成されたブラストストップ層と、該ブラストストップ層に接して形成された接合層と、該接合層の間に形成された 1対の P型半導体と N型半導体を前記上下のプラストストップ層を介して直列に電気的に連結して形成された複数個の π型素子からなる、下記の工程を備えた熱電素子モジュールの作製方法。

所定形状のパターンの電気回路金属層およびブラストストップ層を備えた絶縁性基板を準備し、

接合層を形成してある板状 P型又は N型半導体を用意し、該接合層の面を前記基板に形成してあるブラストストップ層に接合し、ホトレジストを塗布し、露光して所定のパターンを形成し、

4. 上下 2枚の絶縁性基板と、該基板の対向する面に接合された電気回路金属層と、該電気回路金属層に接して形成された接合層と、該接合層に接して形成されたブラストストップ層と、該ブラストストップ層の間に形成された 1対の P型半導体と N型半導体を前記上下のブラストストップ層を介して直列に電気的に連結して形成された複数個の π型素子からなる、下記の工程を備えた熱電素子モジュールの作製方法。

ブラストストップ層を形成している板状 P型又は N型半導体を用意し、該ブラストストップ層の面を前記基板に形成してある接合層に接合し、ホトレジストを塗布し、露光して所定のパターンを形成し、

次いで、マイクロブラストでブラストしてホトレジストが残存していない部分の前記半導体層を除去して、該半導体層が前記基板の一端から突出した第 1部材を作製し、更に残留したホトレジスト層を除去し、

更に、上述したのと同一工程を行い、前記半導体と異なる極性を有する N型又は P型半導体を備え、該半導体が前記伝導層の他の端部から突出した第 1部材に対し、第 1部材と対向させたときに、 Pと Nが交互に配列するように嵌合させることができる形状をした第 2部材を作製し、前記第 2部材を 1 8 0度回転して前記第 1部材に嵌合させて、両部材を接合する。

5 . 対向する 2枚の絶縁性基板と、

前記接合層に接して形成されている、マイクロブラスト法によるブラスト加工が両面から適用されて形成された、両端面に素子接合面金属層を備えている複数対の p型半導体素子と N型半導体素子とカゝらなり、前記複数対の P型半導体素子と N型半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個の π型素子を形成している、熱電素子モジュール。

6 . 対向する 2枚の絶縁性基板と、

前記絶縁'性基板の対向する面にそれぞれ形成された電気回路金属層と、前記電気回路金属層に接して形成されている、マイクロブラスト法によるブラスト加工が両面から適用されて形成された、両端面に素子接合面金属層、その上に接合層を備えている複数対の Ρ型半導体素子と Ν型半導体素子とからなり、前記複数対の Ρ型半導体素子と Ν型半導体素子が前記電気回路金属層を介して直列に電気的に連結されて複数個の π型素子を形成している、熱電素子モジュール。

7 . 一方の面に電気回路金属層が形成された絶縁性基板、上下面に素子接合面金属層が形成された板型 Ν型半導体素子および板型 Ρ型半導体素子を調製し、前記電気回路金属層または前記素子接合面金属層の上に接合層を形成し、前記板型 Ν型半導体素子または板型 Ρ型半導体素子の一方の面にマイクロブラスト法によって、ブラスティング加工を施し、加工された面を前記絶縁性基板に接合し、次いで他方の面にマイクロブラスト法によって、ブラスティング加工を施し、

このように調製された、絶縁性基板に接合された Ν型半導体素子および Ρ型半導体素子を組合わせて、 2枚の絶縁性基板に挟まれ、 Ρ型半導体素子と Ν型半導体素子が直列に電気的に連結された複数個の π型素子からなる、熱電素子モジュールの製造方法。

8 .被加工基板の表面を所定の形状のマスク材で覆い、前記被加工基板の裏面に、前記マスク材に対応する部分が凸部からなり、残りの部分が凹部からなっている支持部材を配置し、

前記マスク材で覆われた被加工基板に研磨材を吹き付けて、前記凹部に向かつて貫通加工を施して基板を加工するステップを備えた、基板の加工方法。

9 . 前記貫通加工によって、加工された側面が略垂直面を形成する、請求の範囲第 8項に記載の基板の加工方法。

1 0. 前記被加工基板を前記支持部材に固定手段によって固定するステップを更に備えている、請求の範囲第 8項または第 9項に記載の基板の加工方法。

1 1 . 加工される熱電半導体基板の目標加工形状に対応して、平らな板材の上に複数個の凸部が配列された形状の支持部材がぁり、その支持部材の凸部の表面に接するように熱電半導体基板を配置し、

前記マスク材で覆われた熱電半導体基板に研磨材を吹き付けて、前記凸部を囲む凹部に向かって貫通加工を施して熱電半導体基板を加工して、前記凸部、熱電半導体素子およびマスク材からなる配列された複数個の柱状物を形成し、前記マスク材を除去するステップを備えた、熱電素子の製造方法。

1 2. 前記マスク材が除去された前記熱電半導体素子を転写材に転写するステツプを更に備えており、前記熱電半導体素子の前記転写材への転写が、前記 P型熱電半導体素子および前記 _n型熱電半導体素子を同一の転写材またはそれぞれ別の転写材上に配列して、 p n素子配列を形成することからなっている、請求の範囲第 1 1項に記載の熱電素子の製造方法。

1 3 . その上に研磨材を吹き付けて加工される被加工基板が配置される、前記被加工基板の目標加工形状に対応して配列された、複数個の凸部と、前記凸部の周辺を形成する凹部とを備えた基板支持部材。

1 4. 基板上に高い密度で配設される複数個の超小型素子を備えたモジュールであって、前記超小型素子の電極と対応する前記基板側の電気回路金属層とが接合層を介して接合され、前記基板側の前記電気回路金属層が、加圧された前記接合層を形成する接合材の余剰部分を収容する収容部を有していることを特徴とする超小型素子を備えたモジュール。

1 5 . 前記電気回路金属層が、平板部と突起部とからなつており、前記超小型素子に面する側に前記突起部を備えており、前記収容部が前記突起部と、前記平板部と、前記超小型素子の前記電極とによって形成されている、請求の範囲第 1 4 項に記載の超小型素子を備えたモジュール。

1 6 . 基板上に複数個の超小型素子を高い密度で配設する、下記ステップからなる超小型素子の狭ピッチ接合方法：

前記超小型素子の電極と対応する前記基板側の電気回路金属層に突起部を設け、前記超小型素子の前記電極と、前記突起部との間に、接合層を形成する所定の量の接合材を配置し、

前記超小型素子を前記接合材を介して前記基板側の前記電気回路金属層に押し付けて、前記接合材の余剰部分を前記突起部と前記超小型素子の前記電極によつて形成される空間に収容して、前記接合層を形成する。

1 7 . 被加工基板の表面を、目標加工形状の複数の素子に対応する所定の形状のマスク材で覆い、

前記マスク材で覆われた前記被加工基板に、研磨材を吹き付けて、前記素子の前記基板に平行な少なくとも 1ケ所の断面積が、前記素子の底面および上面のうちの何れか面積が小さい方よりも小さくなるように前記素子を加工するステップを備えた、基板の加工方法。

1 8 . 前記被加工基板の少なくともマスク材側の表面上に、別の材料による層を形成し、前記別の材料層は、被加工基板の材料よりも研磨材による加工速度が遅い材料からなっている、請求の範囲第 1 7項に記載の基板の加工方法。

1 9 . p型または n型半導体ウェハの表面を、目標加工形状の複数の素子に対応する所定の形状のマスク材で覆レ、、

前記マスク材で覆われた前記 P型または n型半導体ウェハに、研磨材を吹き付けて、前記素子の底面または上面に平行な少なくとも 1つの断面積が、前記素子の底面おょぴ上面のうちの何れか面積が小さい方よりも小さくなるように前記素子を加工し、この様に加工した p型および n型熱電半導体素子を組み合わせ、電気回路金属層付き基板を、前記組合わされた p型および n型熱電半導体素子を挟むように両面に接合して、前記複数対の p型熱電半導体素子および n型熱電半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個の π型素子を形成している熱電素子の製造方法。

2 0 . 対向する 2枚の絶縁' I·生基板と、

前記複数対の ρ型熱電半導体素子および η型熱電半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個の π型素子を形成している熱電素子。

2 1 . 上面に金属電極、下面に金属電極/接合材からなる素子接合面金属層がそれぞれ形成された Ρ型半導体素子または Ν型半導体素子からなるゥェハをそれぞれ形成し、

調製された前記 Ρ型半導体素子実装基板および前記 Ν型半導体素子実装基板を組み合わせて、 2枚の絶縁性基板に挟まれ、 Ρ型半導体素子と Ν型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モジュールを製造する、熱電素子モジュールの製造方法。

2 2 . 一方の面に電気回路金属層、その上に突起部が形成された絶縁性基板が形成され、基板回路パターンの素子配置部に対応する前記突起部の上に接合層としての接合材が形成され、

上面に金属電極、下面に金属電極/接合材からなる素子接合面金属層がそれぞれ形成された P型半導体素子または N型半導体素子からなるゥェハがそれぞれ形成され、前記ウェハから所定大きさの素子が形成され、

前記電気回路金属層に接してそれぞれ形成された突起部を含む接合層と、前記接合層に接して形成されている上面に金属電極、下面に金属電極/接合材からなる素子接合面金属層を備え、 2枚の絶縁性基板に挟まれ、 P型半導体素子と N型半導体素子が直列に電気的に連結された複数個の π型素子からなる熱電素子モシユーノレ。