JPH04246942A - 反転回路付きスクランブラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力信号が「１」の連続
、「０」の連続または特異パターンとなった場合でも、
安定に動作する反転回路付きスクランブラに関する。

【０００２】ディジタル通信においては、データ中に挿
入されている同期ビットを抽出し、同期ビットに同期を
とり通信を行っている。しかし、データが「０」が連続
すると同期ビットを再生できなくなるので、「０」の連
続を防止するために、送信側では送信データにスクラン
ブルをかけ「０」の連続を圧縮し、受信側ではデスクラ
ンブルを行って元のデータに戻している。

【０００３】かかる、スクランブル回路は「０」の連続
、「１」の連続または特異パターンが入力したときでも
、正しくスクランブルを行うことが要求されている。

【０００４】

【従来の技術】図４は従来例を説明する図を示す。図中
の１１は４個のフリップフロップ回路（以下ＦＦ回路と
称する）からなるシフトレジスタ、２０、５０は排他的
論理和回路（以下ＥＸ−ＯＲ回路と称する）、３１Ａは
オール「０」検出器３１としての否定論理積回路（以下
ＮＡＮＤ回路と称する）、３２Ａはオール「１」検出器
３２としての論理積回路（以下ＡＮＤ回路と称する）、
４０は反転回路、６４はｎ回に１回「１」を出力する１
／ｎ発生回路である。

【０００５】図４は自己同期型スクランブラの例であり
、シフトレジスタ１１の２段目の出力と４段目の出力を
ＥＸ−ＯＲ回路２０に入力して排他的論理和をとり、Ｅ
Ｘ−ＯＲ回路２０の出力と入力信号をＥＸ−ＯＲ回路５
０に入力して排他的論理和をとり、その出力をシフトレ
ジスタ１１に入力することによりスクランブルをかけて
いる。

【０００６】１／ｎ発生回路６４はオール「１」あるい
はオール「０」が連続したときスクランブルがかからな
くなることを防止するために、ｎ回に１回「１」を発生
し、その出力により、ＥＸ−ＯＲ回路２０の出力を反転
して、オール「１」あるいはオール「０」が連続するこ
とを防止している。

【０００７】

【発明が解決しようとする課題】上述の従来例において
、ｎ＝３の例で説明する。例えば、ＮＡＮＤ回路３１Ａ
がシフトレジスタ１１のオール「０」を検出したとき、
１／ｎ発生回路６４が動作し、３回に１回「１」発生す
る。ここで、ＥＸ−ＯＲ回路２０の出力が０、０、０、
の連続であるので、１／ｎ発生回路６４は０、０、１、
を繰り返し出力する。

【０００８】そこで、入力信号が同じく０、０、１、を
繰り返す場合には、ＥＸ−ＯＲ回路５０の２つの入力は
常に一致することになり、その出力は「０」の連続とな
り、３回に１回ＥＸ−ＯＲ２０の出力を反転したにもか
かわらず、スクランブルをかけることができなくなる。

【０００９】本発明はどのような入力信号に対しても安
定にスクランブルをかけることのできる反転回路付きス
クランブラを実現しようとする。

【００１０】

【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図中の１０は入力信号をシフ
トするシフトレジスタであり、２０はシフトレジスタ１
０の第ｍビットの出力と第ｎビットの出力との排他的論
理和をとりシフトレジスタ１０の入力に帰還するＥＸ−
ＯＲ回路であり、３１はシフトレジスタ１０の出力がオ
ール「０」となったことを検出するオール「０」検出器
であり、３２はシフトレジスタ１０の出力がオール「１
」となったことを検出するオール「１」検出器であり、
４０はオール「０」検出器３１、オール「１」検出器３
２が、オール「０」、オール「１」を検出したときに、
帰還する信号を反転する反転回路であり、５０は反転回
路４０の出力と入力信号との排他的論理和をとるＥＸ−
ＯＲ回路である。

【００１１】また、６０はＥＸ−ＯＲ回路２０の出力を
を反転させる任意のパターンを発生するパターン発生手
段であり、７０はオール「０」検出器３１、オール「１
」検出器３２が、オール「０」、オール「１」を検出し
たときにパターン発生手段６０を起動するパターン起動
手段であり、シフトレジスタ１０の出力がオール「０」
、オール「１」となった場合は、パターン発生手段６０
の発生する任意のパターンによりＥＸ−ＯＲ回路２０の
出力を反転することにより、安定にスクランブル動作を
行うことが可能となる。

【００１２】

【作用】シフトレジスタ１０で入力信号をシフトし、そ
の第ｍ番目と第ｎ番目の出力の排他的論理和をＥＸ−Ｏ
Ｒ回路２０で発生させ、その出力と入力信号との排他的
論理和をＥＸ−ＯＲ回路５０でとり、その出力をシフト
レジスタ１０に入力することによりスクランブルをかけ
ている。

【００１３】ここで、オール「０」検出器３１、オール
「１」検出器３２は、シフトレジスタ１０の出力がオー
ル「０」またはオール「１」になったことを検出し、そ
の出力をパターン起動手段７０に入力する。

【００１４】パターン起動手段７０はオール「０」検出
器３１、オール「１」検出器３２からのオール「０」ま
たはオール「１」の検出信号により、パターン発生手段
６０を起動し任意のパターンを発生する。

【００１５】反転回路４０ではパターン発生手段６０の
出力に応じてＥＸ−ＯＲ回路２０の出力を反転し、シフ
トレジスタ１０の入力に戻すことにより、「０」の連続
、「１」の連続、さらには周期的に同一パターンを繰り
返すような特異パターンに対しても安定にスクランブル
をかけることができる。

【００１６】

【実施例】図２は本発明の実施例を説明する図である。 図中のシフトレジスタ１１、ＥＸ−ＯＲ回路２０、５０
、ＮＡＮＤ回路３１Ａ、ＡＮＤ回路３２Ａは図４の従来
例で説明したのと同一物である。

【００１７】また、Ｎ進カウンタ６１、セレクタ６２で
図１で説明したパターン発生手段６０を構成し、論理和
回路（以下ＯＲ回路と称する）７１でパターン起動手段
７０を構成している。

【００１８】否定論理和回路（以下ＮＯＲ回路と称する
）４１、ＡＮＤ回路４２、ＯＲ回路４３で反転回路４０
を構成した例である。図２において、シフトレジスタ１
１の２段目と４段目の出力の排他的論理和をとり、その
出力と入力信号の排他的論理和をとり、その出力をシフ
トレジスタ１１に入力してスクランブルをかけ、ＮＡＮ
Ｄ３１Ａ、ＡＮＤ回路３２Ａでオール「０」、オール「
１」を検出する動作は従来例と同じである。

【００１９】図２においては、ＮＡＮＤ回路３１Ａ、Ａ
ＮＤ回路３２Ａでオール「０」、オール「１」を検出す
ると、「１」を出力し、その論理和をとったＯＲ回路７
１の出力でＮ進カウンタ６１のカウントを開始させる。

【００２０】Ｎ進カウンタ６１のカウント値はセレクタ
６２に入力され、Ｎ進カウンタ６１のカウント値に対応
するセレクタ６２の入力端子Ｄ１〜ＤＮに設定してある
信号を出力する。ここで設定するパターンは極力周期性
のないパターンを設定することがスクランブラの安定動
作に対して有効である。

【００２１】セレクタ６２の出力はＮＯＲ回路４１とＡ
ＮＤ回路４２に入力され、セレクタ６２の出力が「１」
の場合はＥＸ−ＯＲ回路２０の出力をそのまま出力し、
セレクタ６２の出力が「０」の場合はＥＸ−ＯＲ回路２
０の出力を反転して出力し、ＥＸ−ＯＲ回路２０の出力
を任意パターンで反転することにより安定にスクランブ
ル動作を行う。

【００２２】図３は図２のＮ進カウンタ６１、セレクタ
６２としてシフトレジスタとＥＸ−ＯＲ回路からなる４
段のＰＮパターン発生器６３を用いた例であり、ＮＡＮ
Ｄ３１Ａ、ＡＮＤ回路３２Ａでオール「０」、オール「
１」を検出した場合は、ＯＲ回路７１の出力でＰＮパタ
ーン発生器６３を動作させランダムパターンを発生させ
、ＥＸ−ＯＲ回路２０の出力をランダムパターンにした
がって反転させることにより安定にスクランブル動作を
行う。

【００２３】ＰＮパターン発生器６３は公知の技術であ
るのでここでは説明しない。

【００２４】

【発明の効果】本発明によれば、どのようなパターンの
入力信号に対しても安定にスクランブルをかけることの
できる反転回路付きスクランブラを得ることができる。

【図面の簡単な説明】

【図１】　　本発明の原理を説明するブロック図

【図２
】　　本発明の実施例を説明する図

【図３】　　本発明
のその他の実施例を説明する図

【図４】　　従来例を説
明する図

【符号の説明】

１０、１１　　シフトレジスタ　　　　　　２０、５０
　　ＥＸ−ＯＲ回路 ３１　　オール「０」検出器　　　　　　　　３２　　
オール「１」検出器 ３１Ａ　　ＮＡＮＤ回路　　　　　　　　　　　　３２
Ａ、４２　　ＡＮＤ回路 ４０　　反転回路　　　　　　　　　　　　　　　　　
　４１　　ＮＯＲ回路４３、７１　　ＯＲ回路　　　　
　　　　　　　　６０　　パターン発生手段 ６１　　Ｎ進カウンタ　　　　　　　　　　　　　　６
２　　セレクタ６３　　ＰＮパターン発生回路　　　　
　　６４　　１／ｎ発生回路 ７０　　パターン起動手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　反転回路付きスクランブラであって、
   入力信号をシフトするシフトレジスタ（１０）と、前記
   シフトレジスタ（１０）の第ｍビットの出力と第ｎビッ
   トの出力との排他的論理和をとり前記シフトレジスタ（
   １０）の入力に帰還する排他的論理和回路（２０）と、
   前記シフトレジスタ（１０）の出力がオール「０」とな
   ったことを検出するオール「０」検出器（３１）と、前
   記シフトレジスタ（１０）の出力がオール「１」となっ
   たことを検出するオール「１」検出器（３２）と、前記
   オール「０」検出器（３１）、前記オール「１」検出器
   （３２）が、オール「０」、オール「１」を検出したと
   きに、帰還する信号を反転する反転回路（４０）と、前
   記反転回路（４０）の出力と入力信号との排他的論理和
   をとる排他的論理和回路（５０）よりなるスクランブラ
   において、前記排他的論理和回路（２０）の出力を反転
   させる任意のパターンを発生するパターン発生手段（６
   ０）と、前記オール「０」検出器（３１）、前記オール
   「１」検出器（３２）が、オール「０」、オール「１」
   を検出したときに前記パターン発生手段（６０）を起動
   するパターン起動手段（７０）とを設けたことを特徴と
   する反転回路付きスクランブラ。
2. 【請求項２】　　前記パターン発生手段（６０）をＮ進
   カウンタ（６１）と、任意データを入力端子に設定する
   セレクタ（６２）より構成し、前記オール「０」検出器
   （３１）、オール「１」検出器（３２）が、オール「０
   」、オール「１」を検出している間は、前記排他的論理
   和回路（２０）の出力を前記セレクタ（６２）の入力端
   子に設定した固定パターンにしたがって反転させること
   を特徴とする請求項１記載の反転回路付きスクランブラ
   。
3. 【請求項３】　　前記パターン発生手段（６０）をＰＮ
   発生回路（６３）より構成し、前記オール「０」検出器
   （３１）、オール「１」検出器（３２）が、オール「０
   」、オール「１」を検出している間は、前記排他的論理
   和回路（２０）の出力を前記ＰＮ発生回路（６３）の発
   生するランダムパターンにしたがって反転させることを
   特徴とする請求項１記載の反転回路付きスクランブラ。