JPH0424701Y2 - - Google Patents

Info

Publication number
JPH0424701Y2
JPH0424701Y2 JP3434786U JP3434786U JPH0424701Y2 JP H0424701 Y2 JPH0424701 Y2 JP H0424701Y2 JP 3434786 U JP3434786 U JP 3434786U JP 3434786 U JP3434786 U JP 3434786U JP H0424701 Y2 JPH0424701 Y2 JP H0424701Y2
Authority
JP
Japan
Prior art keywords
test pattern
signal
input terminal
video
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3434786U
Other languages
Japanese (ja)
Other versions
JPS62146379U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3434786U priority Critical patent/JPH0424701Y2/ja
Publication of JPS62146379U publication Critical patent/JPS62146379U/ja
Application granted granted Critical
Publication of JPH0424701Y2 publication Critical patent/JPH0424701Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案はVTR(ビデオテープレコーダ)のビ
デオ信号、テストパターン信号切換回路に関する
ものである。
[Detailed description of the invention] "Industrial Application Field" This invention relates to a video signal and test pattern signal switching circuit for a VTR (video tape recorder).

「従来の技術」 ある種のVTRにはテストパターン発生器を内
蔵し、ユーザが所要各部を最適に調整し易いよう
にしているものがある。このようなVTRにはテ
ストパターン信号、ビデオ信号のいずれかを選択
してRF変調器に供給すると共にテストパターン
信号を選択した期間のみテストパターン発生器に
作電源を供給するためのビデオ信号、テストパタ
ーン信号切換回路が用いられる。
``Prior Art'' Some VTRs have a built-in test pattern generator that allows the user to easily adjust the various parts required. Such a VTR has a video signal, a test signal, which selects either a test pattern signal or a video signal and supplies it to the RF modulator, and also supplies operating power to the test pattern generator only during the period when the test pattern signal is selected. A pattern signal switching circuit is used.

従来の同回路を第2図の回路図を参照して説明
する。ビデオ入力端子1に印加されるビデオ信号
はスイツチ2の固定接片2aに与えられ、一方、
テストパターン発生器3よりテストパターン入力
端子4に供給されるテストパターン信号は直流阻
止用コンデンサ5、レベル調整用抵抗器6の直列
回路を通じてスイツチ2の固定接片2bに与えら
れる。スイツチ2の可動接片2cは抵抗器7、抵
抗器8の直列回路を通して共通電位点に接続さ
れ、抵抗器7と抵抗器8の接続点は直流阻止用の
コンデンサ9を介して信号出力端子10に接続さ
れる。
The conventional circuit will be explained with reference to the circuit diagram of FIG. The video signal applied to the video input terminal 1 is applied to the fixed contact piece 2a of the switch 2;
A test pattern signal supplied from the test pattern generator 3 to the test pattern input terminal 4 is applied to the fixed contact piece 2b of the switch 2 through a series circuit including a DC blocking capacitor 5 and a level adjusting resistor 6. The movable contact piece 2c of the switch 2 is connected to a common potential point through a series circuit of a resistor 7 and a resistor 8, and the connection point between the resistors 7 and 8 is connected to a signal output terminal 10 through a DC blocking capacitor 9. connected to.

電源電圧が電源入力端子11を介してトランジ
スタ12のエミツタに与えられ、そのコレクタは
電源出力端子13を介してテストパターン発生器
3の電源端子に接続される。トランジスタ12の
ベースは抵抗器14を介してスイツチ2の固定接
片2bに接続される。電源入力端子11とトラン
ジスタ12との間の電源ラインには電源側より入
る雑音やリツプルをバイパスさせるためのコンデ
ンサ14が設けられる。
A power supply voltage is applied to the emitter of the transistor 12 via a power input terminal 11, and its collector is connected to the power terminal of the test pattern generator 3 via a power output terminal 13. The base of the transistor 12 is connected to the fixed contact piece 2b of the switch 2 via a resistor 14. A capacitor 14 is provided on the power line between the power supply input terminal 11 and the transistor 12 to bypass noise and ripples introduced from the power supply side.

スイツチ2の可動接片2cを固定接片2a側に
切換えるとビデオ入力端子1に与えられるビデオ
信号が選択され、抵抗器7,8よりなる分圧回路
でレベル調整されて直流阻止用コンデンサ9を介
して信号出力端子10よりRFモジユレータに供
給される。
When the movable contact piece 2c of the switch 2 is switched to the fixed contact piece 2a side, the video signal applied to the video input terminal 1 is selected, the level is adjusted by the voltage divider circuit consisting of resistors 7 and 8, and the DC blocking capacitor 9 is connected. The signal is supplied to the RF modulator from the signal output terminal 10 via the signal output terminal 10.

スイツチ2の可動接片2cを固定接片2b側に
切換えると、テストパターン信号が選択されて前
と同様に信号出力端子10よりRFモジユレータ
に供給される。またこれと同時にトランジスタ1
2のベース電流が、電源入力端子11−エミツタ
−ベース−抵抗器14−固定接片2b−可動接片
2c−抵抗器7−抵抗器8−共通電位点の経路で
流れるのでトランジスタ12はオンとなり、コレ
クタ電流が電源出力端子13を介してテストパタ
ーン発生器3に供給される。テストパターン発生
器3は電源が供給されると直ちにテストパターン
信号を出力する。
When the movable contact piece 2c of the switch 2 is switched to the fixed contact piece 2b side, the test pattern signal is selected and supplied to the RF modulator from the signal output terminal 10 as before. At the same time, transistor 1
Since the base current of 2 flows through the path of power supply input terminal 11 - emitter - base - resistor 14 - fixed contact piece 2b - movable contact piece 2c - resistor 7 - resistor 8 - common potential point, transistor 12 is turned on. , collector current is supplied to the test pattern generator 3 via the power supply output terminal 13. The test pattern generator 3 outputs a test pattern signal immediately upon being supplied with power.

「従来技術の問題点」 従来の回路ではビデオ信号、テストパターン信
号のいずれかを選択するスイツチとして機械的な
スイツチを用いている。ビデオ入力信号は1Vpp
程度の小さなものであり、接片を流れる電流も僅
かである。このため接片2a,2cによるオン、
オフ動作によつて接片の接触面を火花放電により
クリーニングする効果はほとんどない。一方テス
トパターン信号の通路となる接片2b,2cと
で、テストパターン信号或るいはトランジスタの
ベース電流を断続しているが、これらの電流は僅
かであるので前と同様に接片のクリーニング効果
はほとんど無い。このためある程度の期間使用す
ると接片の接触面が空気中の有害ガスの影響を受
けて腐食或るいは化学変化され、また塵埃でよご
され、接片相互の電気的接触が不安定となつて雑
音を発生し、ついには接触不良となる場合がしば
しばある。
``Problems with the Prior Art'' In the conventional circuit, a mechanical switch is used to select either the video signal or the test pattern signal. Video input signal is 1V pp
The current flowing through the contact piece is also small. Therefore, the contact pieces 2a and 2c turn on,
The OFF operation has little effect on cleaning the contact surface of the contact piece by spark discharge. On the other hand, the test pattern signal or the base current of the transistor is interrupted by the contacts 2b and 2c, which are the paths for the test pattern signal, but since these currents are small, the cleaning effect of the contacts is as same as before. There are almost no Therefore, after a certain period of use, the contact surfaces of the contact pieces become corroded or chemically changed by the influence of harmful gases in the air, and become contaminated with dust, making the electrical contact between the contact pieces unstable. This often results in noise and eventually poor contact.

この考案の目的は上述の欠点を除去し、雑音を
発生し難く、また接触不良が起こりにくいように
改良することである。
The purpose of this invention is to eliminate the above-mentioned drawbacks, and to improve the structure so that noise is less likely to occur and contact failures are less likely to occur.

「問題点を解決するための手段」 この考案によれば、ビデオ入力端子と信号出力
端子との間にゲート電圧がゼロボルトでオンとな
り、電源入力端子の電圧がゲートに印加されると
オフするFETが接続され、テストパターン入力
端子と信号出力端子との間に常に信号伝送可能な
信号通路が設けられ、電源入力端子と電源出力端
子との間にスイツチが設けられ、上記電源入力端
子はこのスイツチを介して上記FETのゲートに
接続される。このスイツチのオン、オフに対応し
てそれぞれテストパターン信号、ビデオ信号が選
択されて出力される。
``Means for solving the problem'' According to this invention, a FET is used that turns on when the gate voltage is zero volts between the video input terminal and the signal output terminal, and turns off when the voltage of the power input terminal is applied to the gate. is connected, a signal path is provided between the test pattern input terminal and the signal output terminal that allows signal transmission at all times, a switch is provided between the power input terminal and the power output terminal, and the power input terminal is connected to this switch. Connected to the gate of the above FET via. A test pattern signal and a video signal are respectively selected and output in accordance with whether this switch is turned on or off.

「実施例」 この考案の実施例を第1図の回路図を参照して
説明する。なお第2図と同一の部分には同一の符
号を付して重複説明は省略する。ビデオ入力端子
1と信号出力端子10との間にFET20が設け
られ、電源入力端子11と電源出力端子13との
間にスイツチ21が設けられ、そのスイツチを介
して電源がFET20のゲートに与えられる。そ
のゲートは抵抗器22を介して共通電位点に接続
される。レベル調整用抵抗器6の一端は直接抵抗
器8の一端に接続され分圧回路を構成している。
"Embodiment" An embodiment of this invention will be described with reference to the circuit diagram of FIG. Note that the same parts as in FIG. 2 are given the same reference numerals, and redundant explanation will be omitted. A FET 20 is provided between the video input terminal 1 and the signal output terminal 10, a switch 21 is provided between the power input terminal 11 and the power output terminal 13, and power is supplied to the gate of the FET 20 through the switch. . Its gate is connected via a resistor 22 to a common potential point. One end of the level adjustment resistor 6 is directly connected to one end of the resistor 8, forming a voltage dividing circuit.

スイツチ21をオンにすると動作電源がテスト
パターン発生器3に印加され、同発生器3よりテ
ストパターン信号がテストパターン入力端子4に
与えられ、この信号はコンデンサ5、抵抗器6,
8コンデンサ9よりなる常時伝送可能な信号通路
を通つて信号出力端子10に与えられる。一方ス
イツチ21を介して電源電圧がFET20のゲー
トに与えられ、FET20はオフとなる。
When the switch 21 is turned on, operating power is applied to the test pattern generator 3, and a test pattern signal is applied from the generator 3 to the test pattern input terminal 4, and this signal is transmitted to the capacitor 5, resistor 6,
The signal is applied to the signal output terminal 10 through a signal path consisting of 8 capacitors 9 that can be transmitted at all times. On the other hand, the power supply voltage is applied to the gate of FET 20 via switch 21, and FET 20 is turned off.

スイツチ21をオフとするとテストパターン発
生器3は、動作電源が断とされ、出力信号の供給
を停止し、一方FET20のゲートには抵抗器2
2を介して共通電位(ゼロボルト)が与えられて
FET20はオンとなり、ビデオ入力端子1に与
えられるビデオ信号が信号出力端子10に伝送さ
れる。
When the switch 21 is turned off, the operating power of the test pattern generator 3 is cut off and the supply of output signals is stopped, while the resistor 2 is connected to the gate of the FET 20.
A common potential (zero volts) is applied through 2
The FET 20 is turned on, and the video signal applied to the video input terminal 1 is transmitted to the signal output terminal 10.

FET20はゲート電圧がゼロボルトのときに
ドレイン電流を流すことのできる所謂デプリーシ
ヨン形FETを用いている。デプリーシヨン形
FETの内Nチヤネル形の場合はFETがカツトオ
フするゲート電圧(カツトオフ電圧)は負の電圧
(例えば−3ボルト)であり、Pチヤネル形の場
合は正の電圧(例えば3ボルト)である。従つて
電源電圧の正、負に応じてそれぞれPチヤネル
形、Nチヤネル形が用いられる。また電源電圧の
絶対値はカツトオフ電圧のそれより大きく選ばれ
る。
The FET 20 uses a so-called depletion type FET that allows drain current to flow when the gate voltage is zero volts. Depletion type
In the case of an N-channel type FET, the gate voltage at which the FET is cut off (cut-off voltage) is a negative voltage (for example, -3 volts), and in the case of a P-channel type, it is a positive voltage (for example, 3 volts). Therefore, a P channel type and an N channel type are used depending on whether the power supply voltage is positive or negative, respectively. Also, the absolute value of the power supply voltage is chosen to be greater than that of the cut-off voltage.

ゲート電圧がゼロボルトで、ソース、ドレイン
間に印加される電圧が小さい範囲では、ソース、
ドレイン間の抵抗は小さく数100オーム程度であ
る。この抵抗と抵抗器8とでビデオ信号に対する
分圧回路を構成し、第2図の回路の分圧用抵抗器
7を省略している。
When the gate voltage is zero volts and the voltage applied between the source and drain is small, the source,
The resistance between the drains is small, on the order of several hundred ohms. This resistor and resistor 8 constitute a voltage dividing circuit for the video signal, and the voltage dividing resistor 7 of the circuit shown in FIG. 2 is omitted.

電源回路に挿入したスイツチ21はテストパタ
ーン発生器3のある程度大きな動作電流を断続し
ており、火花放電による接片のクリーニングが行
われるので、電気的接触が長期間に亘つて安定に
保たれ、雑音の発生や接触不良が防止される。
The switch 21 inserted into the power supply circuit intermittents a relatively large operating current of the test pattern generator 3, and the contact piece is cleaned by spark discharge, so that the electrical contact is kept stable for a long period of time. Noise generation and poor contact are prevented.

FET20は周知のように一般のトランジスタ
と異なりゲート漏れ電流が極めて小さく、またソ
ース、ドレイン間にPN接合を持たないので、
PN接合によるオフセツト電圧を発生しない。従
つて理想に近いスイツチとして使用できる。
As is well known, FET20 differs from general transistors in that it has an extremely small gate leakage current and does not have a PN junction between the source and drain.
Does not generate offset voltage due to PN junction. Therefore, it can be used as a nearly ideal switch.

「考案の効果」 この考案によれば、ビデオ信号、テストパター
ン信号の選択にFETとスイツチが用いられ、し
かもそのスイツチはテストパターン発生器の動作
電源を断続する構成としたので、火花放電による
自己クリーニングが行はれ、長期に亘り安定した
電気的接触が得られる。またFETは従来回路の
自己クリーニング効果のない機械的スイツチのよ
うに接片の経年劣化により雑音を発生したり、接
触不良となる恐れは極めて小さい。従つてこの考
案によれば従来問題となつていた信号切換回路に
おける雑音の発生或いは接触不良を防止すること
ができる。
``Effect of the invention'' According to this invention, an FET and a switch are used to select the video signal and the test pattern signal, and the switch is configured to intermittent the operating power supply of the test pattern generator. Cleaning is carried out and stable electrical contact can be obtained over a long period of time. Additionally, FETs are less likely to generate noise or cause poor contact due to age-related deterioration of the contacts, unlike conventional mechanical switches that do not have a self-cleaning effect. Therefore, according to this invention, it is possible to prevent the generation of noise or poor contact in the signal switching circuit, which has been a problem in the past.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案のVTRのビデオ信号、テス
トパターン信号切換回路を示す回路図、第2図は
従来のVTRのビデオ信号、テストパターン信号
切換回路を示す回路図である。 1……ビデオ入力端子、2……テストパターン
入力端子、3……テストパターン発生器、4……
直流阻止用コンデンサ、5,6,7,13,22
……抵抗器、8……直流阻止用コンデンサ、9…
…信号出力端子、10……電源入力端子、11…
…トランジスタ、12……電源出力端子、14…
…コンデンサ、20……FET、21……スイツ
チ。
FIG. 1 is a circuit diagram showing a video signal/test pattern signal switching circuit for a VTR according to the present invention, and FIG. 2 is a circuit diagram showing a conventional VTR video signal/test pattern signal switching circuit. 1...Video input terminal, 2...Test pattern input terminal, 3...Test pattern generator, 4...
DC blocking capacitor, 5, 6, 7, 13, 22
...Resistor, 8...DC blocking capacitor, 9...
...Signal output terminal, 10...Power input terminal, 11...
...Transistor, 12...Power output terminal, 14...
...Capacitor, 20...FET, 21...Switch.

Claims (1)

【実用新案登録請求の範囲】 ビデオ入力端子に与えられるビデオ信号とテス
トパターン入力端子に与えられるテストパターン
信号とのいずれかを選択して信号出力端子に供給
すると共に、電源入力端子に与えられる電圧を、
上記テストパターン信号が選択された期間のみ、
電源出力端子を介してテストパターン発生器へ供
給するVTRのビデオ信号、テストパターン信号
切換回路において、 上記ビデオ入力端子と上記信号出力端子との間
に、ゲート電圧がゼロボルトでオンとなり、上記
電源入力端子の電圧がゲートに印加されるとオフ
するFETが接続され、 上記テストパターン入力端子と上記信号出力端
子との間に常に信号伝送可能な信号通路が設けら
れ、 上記電源入力端子と上記電源入力端子との間に
スイツチが設けられ、 上記電源入力端子は上記スイツチを介して上記
FETのゲートに接続され、 上記スイツチのオン、オフに対応してそれぞれ
上記テストパターン信号、上記ビデオ信号が選択
されて出力されることを特徴とするVTRのビデ
オ信号、テストパターン信号切換回路。
[Claims for Utility Model Registration] Select either the video signal applied to the video input terminal or the test pattern signal applied to the test pattern input terminal and supply it to the signal output terminal, and the voltage applied to the power supply input terminal. of,
Only during the period when the above test pattern signal is selected.
In the VTR video signal and test pattern signal switching circuit that supplies the test pattern generator via the power supply output terminal, the gate voltage is turned on at zero volts between the video input terminal and the signal output terminal, and the power supply input A FET that turns off when the terminal voltage is applied to the gate is connected, and a signal path is provided between the test pattern input terminal and the signal output terminal that can always transmit signals, and the power supply input terminal and the power input terminal are connected to each other. A switch is provided between the power input terminal and the power input terminal, and the power input terminal is connected to the
A video signal/test pattern signal switching circuit for a VTR, which is connected to a gate of a FET, and selects and outputs the test pattern signal and the video signal in response to on/off of the switch.
JP3434786U 1986-03-10 1986-03-10 Expired JPH0424701Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3434786U JPH0424701Y2 (en) 1986-03-10 1986-03-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3434786U JPH0424701Y2 (en) 1986-03-10 1986-03-10

Publications (2)

Publication Number Publication Date
JPS62146379U JPS62146379U (en) 1987-09-16
JPH0424701Y2 true JPH0424701Y2 (en) 1992-06-11

Family

ID=30842808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3434786U Expired JPH0424701Y2 (en) 1986-03-10 1986-03-10

Country Status (1)

Country Link
JP (1) JPH0424701Y2 (en)

Also Published As

Publication number Publication date
JPS62146379U (en) 1987-09-16

Similar Documents

Publication Publication Date Title
JPH0542488Y2 (en)
US4677323A (en) Field-effect transistor current switching circuit
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
US6353365B1 (en) Current reference circuit
JPH0424701Y2 (en)
JPS57115036A (en) Tuner device
JP3195877B2 (en) Analog switch circuit
US6466083B1 (en) Current reference circuit with voltage offset circuitry
JPH0831194A (en) Sample-and-hold circuit
EP0097902B1 (en) Sampling circuit
JPS636908A (en) Constant current source circuit
JP2861693B2 (en) Comparator starting circuit
US3826970A (en) Device for use in varying output voltage
JP2607304B2 (en) Semiconductor integrated circuit device
JPH06236812A (en) Drive circuit
JP2617625B2 (en) Constant current charging circuit
JPH0530175Y2 (en)
JPH0590934A (en) Switch means
JP3336184B2 (en) Changeover switch that can be integrated
JPH0710406Y2 (en) Voltage / current generator
JP2535402Y2 (en) Power supply ripple filter circuit
JPH0769748B2 (en) Constant current source circuit
JP3113062B2 (en) Switch circuit
KR900006361Y1 (en) Frequency compensating circuit of tape recording
JPS6022657Y2 (en) Direct-coupled amplifier disturbance prevention circuit