JPH0424744B2 - - Google Patents

Info

Publication number
JPH0424744B2
JPH0424744B2 JP3923386A JP3923386A JPH0424744B2 JP H0424744 B2 JPH0424744 B2 JP H0424744B2 JP 3923386 A JP3923386 A JP 3923386A JP 3923386 A JP3923386 A JP 3923386A JP H0424744 B2 JPH0424744 B2 JP H0424744B2
Authority
JP
Japan
Prior art keywords
instruction
unit
common
processing unit
arithmetic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3923386A
Other languages
English (en)
Other versions
JPS62197859A (ja
Inventor
Fumio Takahashi
Yukio Nagaoka
Iwao Harada
Yoshihiro Nishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3923386A priority Critical patent/JPS62197859A/ja
Priority to EP87901649A priority patent/EP0273051B1/en
Priority to PCT/JP1987/000117 priority patent/WO1987005419A1/ja
Priority to DE3789861T priority patent/DE3789861T2/de
Publication of JPS62197859A publication Critical patent/JPS62197859A/ja
Publication of JPH0424744B2 publication Critical patent/JPH0424744B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は並列処理計算機に係り、特に流体力学
等の偏微分方程式の数値解を並列処理により求め
るのに好適なミンド(Mulitiple Instruction
Multiple Data)型並列処理計算機に関する。
〔従来の技術〕
従来、複数台の演算ユニツトによつて並列に処
理する計算機が発表されている。特に偏微分方程
式を解くために適した並列処理計算機がエイ・シ
ー・エム トランサクシヨンズ オン コンピユ
ータ システムズ 1巻 3号 1983年8月195
頁〜221頁(ACM Transactions on Computer,
Vo1.1,No.3,August 1983,p195−221)に提
案されている。この計算機は、演算ユニツトを一
次元格子に接続したMIMD型並列処理計算機で
あり、個々の演算ユニツトに自身のプログラムを
持たせているため、境界条件の処理等、演算ユニ
ツトで異なる処理にも対応できる特徴を持つてい
る。
一方、ミンド(MIMD)型並列処理計算機で
は、共通の処理のため各演算ユニツトに共通のプ
ログラムを持たせることが冗長であり、メモリ容
量が多くなるという欠点がある。この問題点の一
つの解決方法が、特開昭58−146952号公報に記載
されている。この計算機では、演算ユニツトを制
御する制御ユニツトに、各演算ユニツトのプログ
ラムを記憶し、演算ユニツトのプログラムの実行
に合わせて、プログラムの1部分だけを制御ユニ
ツトから演算ユニツトへ分配することにより、プ
ログラム記憶の冗長を少なくし、メモリ容量の削
減を意図している。また、ループ処理を分配する
単位とし、分配の回数および時間を少なくしてお
り、ループ内の演算が少なく、ループ内のくり返
し数が多い問題に有効である。
〔発明が解決しようとする問題点〕
上記、特開昭58−146952では、ループ内の演算
量が多く、演算ユニツトのプログラムメモリ容量
を越えるような場合について配慮されておらず、
また、くり返し数が少ないループが多数ある場
合、頻繁に分配を行なう必要が有り、分配に関す
る時間が増える問題がある。
流体数値解析では、ループの個数が多く、また
ループ内の演算量が多い。第2図に、流体数値解
析の例として、2次元粘性流解析の流れ図を示
す。
(1) 各格子点で流速u,vの初期値u0,v0を設定
する。
(2) 終了判定 (3) 各格子点で時刻t+δtのu,vの中間値,
vを計算する。
(4) 各格子点で質量残差dを計算する。
(5) 各格子点の圧力pを反復求解する。
(6) 時刻t+δtのu,vの値uv+1,vv+1を補正計
算する。
(1),(3),(4),(6)は2次元の各格子点について計
算するため2重のループ、また(5)については、反
復求解のループが加わり3重のループとなつてい
る。さらに、(2)〜(6)は時刻を更新するループに含
まれている。一方、格子状に接続した並列処理計
算機では、一般に空間の部分領域を1台の演算ユ
ニツトへ分担させることにより並列処理する方法
が行なわれる。計算時間の短縮は、演算ユニツト
の台数を増やし、1台の演算ユニツトの分担する
格子点を減らすことで実現される。すなわち、演
算ユニツトの台数の多い並列処理計算機では、(2)
〜(6)のループのくり返し数は小さくなる。以上の
理由により、上記特開昭58−146952の方法は、流
体数値解析の並列処理には適していない。
本発明の目的は、流体数値解析の上記例のよう
に、複数のループ処理を順次実行するアルゴリズ
ムを少ないメモリ容量で並列処理するのに適した
MIMD型並列処理計算機を提供することにある。
〔問題点を解決するための手段〕
本発明は、演算ユニツト内に自身のプログラム
を持つMIMD型並列処理計算機において、流体
数値解析を並列処理するとき、各演算ユニツト間
で共通の処理である基本計算部分の命令列(以
下、共通命令)と個別の処理である境界値設定等
の部分を記述する命令列(以下、個別命令)を分
離し、共通命令に関しては1命令毎に演算ユニツ
トに放送することにより、ループの個数、くり返
し回数、演算量にかかわらずメモリ容量を削減で
きるという点に着眼することにより生まれた。
演算ユニツト内の演算装置は、ノイマン型の制
御方法をとり命令が格納されているアドレスを示
す、プログラムカウンタを持つ。この場合、共通
命令と個別命令のメモリバンクを分離し、個別命
令に関しては、演算ユニツト内のメモリに記憶さ
せ、共通命令に関しては、命令キユーとしてフイ
フオ(FIFO:First In First Out Memory)を
用い、FIFOの出力を共通命令のアドレス空間へ
対応させることにより、共通命令に関しては、演
算ユニツトの実行状態に合わせて、命令を放送す
れば、共通命令のメモリ容量を少なくできる。
演算ユニツトの実行状態に合わせて、共通命令
を放送する方法として、制御ユニツトにその機能
を分担する場合、制御ユニツトでは、ループのく
り返し回数のカウント等の演算ユニツトの実行状
態を監視する必要があり、そのための時間がかか
る。発明者は、複数の演算ユニツトを主演算ユニ
ツト(Master Processing Unit;MP)と複数
の従演算ユニツト(Slave Processing Unit;
SP)に分け主演算ユニツトに共通命令を記憶さ
せるとともに、並列処理の一部分を分担させ、主
演算ユニツトの演算装置が共通命令を取り込む時
に、従演算ユニツトへ放送すれば、制御ユニツト
による演算ユニツトの実行状態の監視が不要とな
るという点に着目し本発明に至つた。
つまり、上記目的を達成するために、本発明で
は、命令をメモリから取り込む演算装置、共通メ
モリ用メモリバンク、個別命令用命令バンクを持
つ主演算ユニツトと、上記演算装置、FIFOから
なる命令キユー、個別命令用メモリバンクを持つ
複数の従演算ユニツトとから構成される並列処理
計算機において、主演算ユニツトの共通命令用メ
モリバンクに記憶される共通命令を主演算ユニツ
トの演算装置が取り込むときに、命令放送バスを
通じて、該共通命令を従演算ユニツトの命令キユ
ーに書き込み、従演算ユニツトの演算装置は、共
通命令のアドレス空間に対応させた上記FIFOの
命令キユーから共通命令を取り込むことによつ
て、主演算ユニツトに記憶された共通命令を他の
演算ユニツトで共用するようにしたものである。
〔作用〕
主演算ユニツトと従演算ユニツトはともに、並
列処理の一部分を分担し、主演算ユニツト内には
個別命令を記憶する。主演算ユニツトの演算装置
は、共通命令の実行の前に、プログラムカウンタ
の示すアドレスから共通命令を取り込み、この
時、取り込まれる命令を従演算ユニツトへ放送
し、命令キユーへ格納する。従演算ユニツトの演
算装置は、命令キユーから共通命令を取り込み、
実行するので、各演算ユニツトで共通の命令を記
憶する必要がない。
〔実施例〕
以下、本発明の一実施例を図面を用いて説明す
る。
第1図は本発明の並列処理計算機の構成図であ
り、複数の演算ユニツト毎を一次元に接続した例
を示す。第1図において、1は主演算ユニツト
(MP)、2は従演算ユニツト(SP)、3はデータ
転送ネツトワーク、12は演算装置、13はメモ
リバンク、14はメモリバンク、15はFIFOか
らなる命令キユーであり、主演算ユニツト1は演
算装置12、メモリバンク13、メモリバンク1
4で構成する。従演算ユニツト2は演算装置1
2、メモリバンク14、命令キユー15から構成
する。
主演算ユニツト1と従演算ユニツト2は単方向
の命令放送バス102で接続される。また、主演
算ユニツト1と従演算ユニツト2はデータ転送ネ
ツトワーク3にデータ信号113により接続され
る。
第3図はMXN台の演算ユニツトを二次元格子
に配置し、行毎と列毎にデータ転送ネツトワーク
3に接続した実施例を示す。主演算ユニツト1か
らは、MXN−1台の従演算ユニツト2へ命令放
送バス102が接続される。
演算ユニツトを二次元配置する実施例において
も、主演算ユニツト1と従演算ユニツト2の構成
は一次元配置と同様である。
第4図は演算ユニツト内の構成図である。主演
算ユニツト1と従演算ユニツト2はハードウエア
の多くを共通の設計で作ることができるので、ス
イツチの切換により、主演算ユニツト1から従演
算ユニツト2へ変更できる実施例を示す。
演算ユニツトは演算装置12、メモリバンク1
3、メモリバンク14、命令キユー15、スイツ
チ回路16から構成され、演算装置12とメモリ
バンク14はアドレスデータ信号101により接
続され、演算装置12とスイツチ回路16はアド
レスデータ信号104により、スイツチ回路16
とメモリバンク13はアドレスデータ信号105
により接続される。また、命令キユー15とスイ
ツチ回路16は、データ信号線103により接続
され、また、演算ユニツトの外にはスイツチ回路
16より、命令放送バス102が出力され、命令
キユー15には命令放送バス102が入力され
る。
スイツチ回路16がアドレスデータ線105と
命令放送バス102を選択し、メモリバンク13
を実装することにより、主演算ユニツトとして動
作し、スイツチ回路16がデータ線103を選択
することにより従演算ユニツトとして動作する。
第5図に、主演算ユニツト1と従演算ユニツト
2のアドレスマツプを示し、メモリバンク13に
アドレス0〜216−1、メモリバンク14にアド
レス215〜217−1を割り当てている。従演算ユ
ニツト2の命令キユー15にはFIFOを用い、
FIFOの出力ポートを演算装置12のアドレスの
0〜216−1に割り当てている。演算装置12に
は、命令列をメモリ上に記憶し、命令の実行時に
命令をメモリから取り込むノイマン型の演算装置
を用いる。一般に、ノイマン型の演算装置は、プ
ログラムカウンタを持ち、プログラムカウンタの
示すアドレスから、命令を取り込む。プログラム
カウンタの値は、命令列の実行の履歴により唯一
定まる。したがつて、従演算ユニツト2の命令キ
ユー15にFIFOを用い、主演算ユニツト1の演
算装置12が取り込んだ共通命令を順に命令キユ
ー15に書き込み、従演算ユニツト2の演算装置
12では、プログラムカウンタが共通命令のアド
レスを示し、命令キユー15から命令を取り込む
ことにより、従演算ユニツト2は共通命令の実行
を主演算ユニツト1を追尾して実行することがで
きる。
第6図は、演算ユニツト内の回路図であり、6
1は遅延回路、102Aはデータ信号、102B
は書き込み制御信号(命令放送バス102);1
03Aはデータ信号、103Bは読み込み制御信
号(データ信号線103);104Aはデータ信
号、104Bはアドレス信号、104Cは読み込
み制御信号(アドレスデータ信号104);10
5Aはデータ信号、105Bはアドレス信号、1
05Cは読み込み制御信号(アドレス信号10
5)である。スイツチ回路16内には、主演算ユ
ニツト1か従演算ユニツト2を選択するスイツチ
かあり、接点Uと接点MPの接続により、主演算
ユニツト1が選択され、接点Uと接点SPの接続
により従演算ユニツト2が選択される。
以下、第6図を用い主演算ユニツト1の動作を
示す。メモリバンク13には、演算ユニツト間で
共通となる命令を記憶し、メモリバンク14には
個別の命令とデータを記憶させる。ただし、命令
とデータのメモリバンクを分離することも可能で
あり、その場合、データ用のメモリバンクを別に
設けメモリバンク14には個別の命令だけを記憶
する。書き込み制御信号102Bは書き込み許可
信号と書き込み信号からなり、書き込み許可信号
は、全ての従演算ユニツト2の命令キユー15が
満杯でなく、命令の書き込みが可能の時に全ての
従演算ユニツトで論理積をとることにより生成さ
れ、読み込み制御信号105C、読み込み制御信
号104Cをへて、演算装置12へ読み込み許可
信号として入力される。演算装置12は読み込み
許可信号が発行されている間、アドレス信号10
4Bに共通の命令の格納されるアドレスを出力
し、読み込み制御信号104Cへ読み込み信号を
出力し、読み込み制御信号105Cをへて、メモ
リバンク13へ読み込み信号として入力される。
メモリバンク13からは、読み込み信号に同期し
て、データ信号105Aに、共通の命令が出力さ
れ、データ信号104Aをへて演算ユニツト12
へ、データ信号102Aをへて従演算ユニツト2
へ送られる。従演算ユニツトへは、命令の他に書
き込み制御信号102Bを通して、演算装置12
が、読み込み制御信号104Cへ出力した読み込
み信号を遅延回路61により遅延させ、書き込み
信号として出力する。したがつて、主演算ユニツ
ト1は従演算ユニツト2の命令キユー15が満杯
でない間、共通の命令を取り込み、従演算ユニツ
ト2へ同一の命令を放送する。
次に、第6図を用い、従演算ユニツト2の動作
を示す。読み込み制御信号103Bは読み込み許
可信号と読み込み信号からなり、読み込み許可信
号は、命令キユー15に命令が入つている間出力
され、読み込み制御信号104Cをへて、演算装
置12へ読み込み許可信号として入力される。演
算装置12は、読み込み許可信号が入力される間
主演算ユニツト1の演算装置12と同様に、アド
レス信号104Bに、共通命令のアドレスを出力
し、読み込み制御信号104Cに読み込み信号を
出力する。読み込み信号は読み込み制御信号10
3Bを経て、命令キユー15へ出力され、命令キ
ュー15から、主演算ユニツト1が放送した命令
が出力され、演算装置12へ読み込まれる。すた
がつて、従演算ユニツト2は主演算ユニツト1の
共通命令の実行を追尾して共通命令を取り込み、
実行することができる。
第7図は、主演算ユニツト1と従演算ユニツト
2の共通命令の取り込みと実行のタイムチヤート
であり、演算装置12として命令の先取り機構を
有するものを用いた実施例である。主演算ユニツ
ト1では主演算ユニツトと従演算ユニツト共通の
命令、命令、命令を順次取り込み、取り込
むと同時に命令放送バス102へ放送する。従演
算ユニツトでは、命令キューに命令が入つた後で
命令を取り込む。従つて、共通命令の取り込みと
実行の時刻は、従演算ユニツト2が主演算ユニツ
ト1に対して遅れている。しかし、この遅れてい
る時間は、命令の実行にともない累積することが
なく、遅れ時間は高々命令放送バス102の信号
の伝播時間と命令キュー15のアクセス時間であ
り、従来の全ての命令を演算ユニツトに記憶する
MIMD型並列処理計算機と比べ、命令の取り込
みに要する時間に差はほとんどない。
第8図は、共通命令列と個別命令列を交互に実
行するときのプログラムを示す。主演算ユニツト
1のメモリバンク13にはアドレス0から216
1が割り当てられ共通命令と分岐命令が記憶さ
れ、主演算ユニツト1と従演算ユニツト2のメモ
リバンク14にはアドレス210から217−1が割
り当てられ個別命令と分岐命令が記憶される。こ
の例において、分岐命令は演算装置12のプログ
ラムカウンタの値を、異なるメモリバンクを指し
示すように変える命令であり、分岐命令は、演
算装置12のプログラムカウンタを個別命令を
指し示すように変え、分岐命令は、プログラム
カウンタを共通命令 n+1 を指し示すように変
える。従演算ユニツト2は、共通命令と分岐命令
を命令キュー15から読み込むことにより、主
演算ユニツト1を追尾し共通命令を実行できる。
以下、共通命令と個別命令を分離する方法を述
べる。現在計算機プログラムとして、構造化プロ
グラムが主流となつている。構造化プログラム
は、3つの基本形((a)処理の順序を示す連接、(b)
ある条件の成立する間は処理をくり返す反復、(c)
ある条件に従つて二つの処理の一方を選ぶ選択)
から構成される。構造化プログラムにおいては、
プログラムの論理構成が明確となるため、共通命
令と個別命令を分離することが容易となる。本実
施例の並列処理計算機で、流体数値解析を行なう
時、演算ユニツトは、解析する領域の部分領域を
受け持つ。部分領域を受け持つ格子点が複数の場
合、格子点毎の演算は同一のため、この部分は(b)
反復により記述される。各演算ユニツトが受け持
つ部分領域の格子点数を互いに等しくする制限す
れば、反復回数を演算ユニツトで等しくでき、こ
の部分を共通命令として取り扱う。境界値の設定
は、格子点が境界に含まれるかどうかによつて異
なるため、(C)選択によつて記述され、これは、演
算ユニツト毎に異なるため、個別命令として取り
扱う。
以下、並列計算例を説明する。計算例として、
第2図に示した2次元粘性流解析のうち、圧力を
反復求解する部分を並処列理する場合を示す。解
析する領域は、16×8の格子点を持つ長方形領域
を考え、周囲を境界とする。圧力の境界条件とし
て法線方向の微係数が0となるNeumann条件を
与え、また、反復法としてJacobi法を用いる。演
算ユニツトが4×4の16台が1次元に配列されて
いるものを用い、1台の演算ユニツトには4×2
の格子点が分担される。
1台の演算ユニツトでは、圧力Pのデータエリ
アとして配列Pi,j (i=0,1,2,3,4,
5;j=0,1,2,3)をとる。i=0,5ま
たはi=0,3は演算ユニツトによつて境界値か
隣の演算ユニツトで計算された値が格納される。
第9図に処理の流れを示す。
(1) Kの更新 (2) 各格子点で次ステツプの圧力値Pi,jk+1)を
計算する。
(3) 隣に演算ユニツトが有れば、隣の演算ユニツ
トに接する格子点の圧力値を送出する。
(4) 隣に演算ユニツトが有れば、隣から送られた
圧力値を配列へ格納する。
(5) 境界に接していれば、境界の値を境界要素に
代入する。
(6) 演算ユニツト内の格子点について、収束した
かを判定し、さらに全ての演算ユニツトで収束
したかを判定する。
ここで、(1),(2)については、共通命令として取
り扱う。(3),(4),(5)については演算ユニツトで処
理が異なるため個別命令として取り扱う。(6)につ
いても、収束したかどうかは、演算ユニツトによ
り異なるため個別命令として取り扱う。第2図の
他の部分に対しても、同様に共通命令と個別命令
が分離できる。すたがつて、本発明の並列処理計
算機では、プログラムを各演算ユニツトで共通の
命令と個別の命令に分離し、共通の命令を1台の
主演算ユニツト1に記憶し、命令の実行に合わせ
て従演算ユニツトへ送るので従演算ユニツト2に
は記憶させる必要なく、流体数値解析等を少ない
メモリ容量で並列処理できる。
なお、並列処理計算機では、解く問題の規模に
対応して、演算ユニツトの台数を増減できること
が必要である。そのために、第1図の実施例によ
れば、主演算ユニツト1は複数の従演算ユニツト
2の命令キユー15へ共通命令を書き込むため、
命令放送バス102への出力レベルを、従演算ユ
ニツト2の台数の上限に合わせて大きくとつてお
く必要がある。命令キユー15として、アクセス
時間の短かいFIFOを使えば、第10図の構成は
可能となり、主演算ユニツト1の命令放送バス1
02への出力レベルを小さくし、かつ演算ユニツ
トの台数を任意に変えることが可能となる。
第10図においては1は主演算ユニツト、2は
従演算ユニツト、3はデータ転送ネツトワーク、
12は演算装置、13はメモリバンク、14はメ
モリバンク、15は命令キユー、102は命令放
送バス、120はデータ信号であり、命令キユー
15をデータ信号120で連結している。主演算
ユニツト1の演算装置12はメモリバンク13か
ら共通命令を取り込む時、同時に命令放送バス1
02へ共通命令を放送する。従演算ユニツト2の
演算装置12が、命令キユー15から命令を取り
込む時、同時に隣の命令キユー15へ書き込む。
第1図の実施例との違いは、第1図の実施例では
共通命令を各従演算ユニツトへ同時刻に放送する
のに対し、第10図の実施例では、主演算ユニツ
トから離れるのに従がい、従演算ユニツト2へ
は、命令キユー15のアクセス時間分の遅れが累
積され命令が取り込まれる。しかし、命令キユー
15にアクセス時間の短かいFIFOを用いれば、
主演算ユニツト1から離れることによる、従演算
ユニツト2の命令の取り込み時刻の遅れの累積は
無視できるため、第1図の実施例と同様の性能を
得、かつ主演算ユニツト1の命令放送バス102
への出力を小さくし、演算ユニツトの台数も任意
に変更できる。
〔発明の効果〕
本発明によれば、MIMD型並列処理計算機で
各演算ユニツト間で共通の命令を1台の演算ユニ
ツトに記憶し、他の演算ユニツトで共用できるの
で、総メモリ容量を小さくできる効果がある。
【図面の簡単な説明】
第1図は本発明の一次元配置した並列処理計算
機の構成図、第2図は2次元粘性流体数値解析の
流れ図、第3図は本発明の二次元配置した並列処
理計算機の構成図、第4図は第1図の演算ユニツ
トの構成図、第5図は第4図の演算ユニツト内の
メモリマツプ、第6図は第4図の演算ユニツトの
回路図、第7図は第4図の演算装置のタイミング
チヤート図、第8図は第4図の演算装置の命令の
実行順を示す図、第9図は第2図の2次元粘性流
解析の圧力を並列計算する流れ図、第10図は本
発明の一実施例の並列処理計算機の構成図であ
る。 1……主演算ユニツト、2……従演算ユニツ
ト、3……データ転送ネツトワーク、12……演
算装置、13……メモリバンク、14……メモリ
バンク、15……命令キユー、16……スイツチ
回路、101……アドレス・データ信号、102
……命令放送バス、120……データ信号。

Claims (1)

  1. 【特許請求の範囲】 1 命令をメモリから取り込む演算装置、共通命
    令用メモリバンク、個別命令用メモリバンクを持
    つ主演算ユニツトと、上記演算装置、FIFOから
    なる命令キユー、個別命令用メモリバンクを持つ
    複数の従演算ユニツトとから構成される並列処理
    計算機において、 主演算ユニツトの共通命令用メモリバンクに記
    憶された共通命令を主演算ユニツトの演算装置が
    取り込むときに、命令放送バスを通じて、該共通
    命令を従演算ユニツトの命令キユーに書き込み、
    従演算ユニツトの演算装置は、共通命令のアドレ
    ス空間に対応させた上記FIFOの命令キユーから
    共通命令を取り込むことによつて、主演算ユニツ
    トに記憶された共通命令を他の演算ユニツトで共
    用するようにしたことを特徴とする並列処理計算
    機。
JP3923386A 1986-02-26 1986-02-26 並列処理計算機 Granted JPS62197859A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3923386A JPS62197859A (ja) 1986-02-26 1986-02-26 並列処理計算機
EP87901649A EP0273051B1 (en) 1986-02-26 1987-02-23 Parallel processing computer
PCT/JP1987/000117 WO1987005419A1 (en) 1986-02-26 1987-02-23 Concurrently processing computer
DE3789861T DE3789861T2 (de) 1986-02-26 1987-02-23 Parallel-rechner.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3923386A JPS62197859A (ja) 1986-02-26 1986-02-26 並列処理計算機

Publications (2)

Publication Number Publication Date
JPS62197859A JPS62197859A (ja) 1987-09-01
JPH0424744B2 true JPH0424744B2 (ja) 1992-04-27

Family

ID=12547408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3923386A Granted JPS62197859A (ja) 1986-02-26 1986-02-26 並列処理計算機

Country Status (4)

Country Link
EP (1) EP0273051B1 (ja)
JP (1) JPS62197859A (ja)
DE (1) DE3789861T2 (ja)
WO (1) WO1987005419A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544973A (en) * 1968-03-13 1970-12-01 Westinghouse Electric Corp Variable structure computer
JPS58146952A (ja) * 1982-02-26 1983-09-01 Toshiba Corp 並列計算機方式
JPH05168749A (ja) * 1991-12-24 1993-07-02 Sophia Co Ltd パチンコ機の変動入賞装置

Also Published As

Publication number Publication date
DE3789861D1 (de) 1994-06-23
EP0273051A4 (en) 1990-01-29
DE3789861T2 (de) 1994-09-22
EP0273051A1 (en) 1988-07-06
WO1987005419A1 (en) 1987-09-11
JPS62197859A (ja) 1987-09-01
EP0273051B1 (en) 1994-05-18

Similar Documents

Publication Publication Date Title
EP0186150B1 (en) Parallel processing computer
US3537074A (en) Parallel operating array computer
USRE36954E (en) SIMD system having logic units arranged in stages of tree structure and operation of stages controlled through respective control registers
JPH0472272B2 (ja)
JPH07253954A (ja) 並列コンピュータ
EP0402891B1 (en) Multiprocessor system with vector pipelines
US7581080B2 (en) Method for manipulating data in a group of processing elements according to locally maintained counts
US5659714A (en) Data processor including memory for associating data elements of two-dimensional array which are numbered in spiral order with element numbers thereof
KR102539574B1 (ko) 네트워크 온칩 데이터 처리 방법 및 장치
KR20260008168A (ko) 캐시 구조 및 전자 장치
CN116050492B (zh) 一种扩展单元
US6957324B2 (en) Computer system and method of controlling computation
US7263543B2 (en) Method for manipulating data in a group of processing elements to transpose the data using a memory stack
JPS62197859A (ja) 並列処理計算機
US8135940B2 (en) Method of rotating data in a plurality of processing elements
US20180349061A1 (en) Operation processing apparatus, information processing apparatus, and method of controlling operation processing apparatus
JP2000099496A (ja) キャッシュ記憶装置
JP2910108B2 (ja) ベクトルデータバッファ装置
SU1520533A1 (ru) Электронна вычислительна машина
JPH0721086A (ja) 計算機システム
JPS60169975A (ja) 高速lu分解器
CN119889398A (zh) 存储器装置和由其执行的操作方法
CN119301679A (zh) 存储器架构
JPH0350301B2 (ja)
JP2023082571A (ja) 演算処理装置及び演算処理方法