JPH04247717A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH04247717A JPH04247717A JP3013204A JP1320491A JPH04247717A JP H04247717 A JPH04247717 A JP H04247717A JP 3013204 A JP3013204 A JP 3013204A JP 1320491 A JP1320491 A JP 1320491A JP H04247717 A JPH04247717 A JP H04247717A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- phase
- phase comparator
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯等の高周
波において安定な発振周波数を得る位相同期発振回路に
関するものである。
波において安定な発振周波数を得る位相同期発振回路に
関するものである。
【０００２】
【従来の技術】位相同期発振回路は、高周波の発振回路
として広く知られている。このような位相同期発振回路
の従来例を図６のブロック図に示す。この従来例は、マ
イクロ波帯において発振周波数を可変としている。この
従来例を構成するものとして、図中の１は基準信号の入
力端子、２は位相比較器、３は低域通過フィルタ（ＬＰ
Ｆ）、４は電圧制御発振器（ＶＣＯ）、５は出力端子、
６は可変分周器を示している。
として広く知られている。このような位相同期発振回路
の従来例を図６のブロック図に示す。この従来例は、マ
イクロ波帯において発振周波数を可変としている。この
従来例を構成するものとして、図中の１は基準信号の入
力端子、２は位相比較器、３は低域通過フィルタ（ＬＰ
Ｆ）、４は電圧制御発振器（ＶＣＯ）、５は出力端子、
６は可変分周器を示している。
【０００３】この従来例の回路構成では、入力端子１か
ら入力された基準信号が位相比較器２の一方の入力端子
に入力され、その出力は低域通過フィルタ（ＬＰＦ）３
を介して電圧制御発振器（ＶＣＯ）４に発振周波数を設
定する制御信号として入力される。電圧制御発振器４の
出力は、マイクロ波出力として出力端子５から取り出さ
れると共に、可変分周器６に印加されて周波数分周され
る。この分周された信号が位相比較器２の他方の入力端
子に帰還接続され、位相同期ループが構成されている。
ら入力された基準信号が位相比較器２の一方の入力端子
に入力され、その出力は低域通過フィルタ（ＬＰＦ）３
を介して電圧制御発振器（ＶＣＯ）４に発振周波数を設
定する制御信号として入力される。電圧制御発振器４の
出力は、マイクロ波出力として出力端子５から取り出さ
れると共に、可変分周器６に印加されて周波数分周され
る。この分周された信号が位相比較器２の他方の入力端
子に帰還接続され、位相同期ループが構成されている。
【０００４】このように、電圧制御発振器４の出力を分
周した後に基準信号との位相比較を行ない、その誤差に
比例した出力を低域通過フィルタ３を介して電圧制御発
振器４の制御入力として与える構成により、出力端子５
には基準信号に同期した高安定なマイクロ波出力を取り
出すことができる。今、電圧制御発振器４の発振周波数
をｆＶＣＯ、基準信号の基準周波数をｆＲＥＦ、可変分
周器６の分周比をＮとすると、ｆＶＣＯ＝Ｎ・ｆＲＥＦ
…（１）となる。従って、分周比Ｎを変更することによ
り、基準周波数ｆＲＥＦの単位（ステップ周波数）で発
振周波数が可変される。
周した後に基準信号との位相比較を行ない、その誤差に
比例した出力を低域通過フィルタ３を介して電圧制御発
振器４の制御入力として与える構成により、出力端子５
には基準信号に同期した高安定なマイクロ波出力を取り
出すことができる。今、電圧制御発振器４の発振周波数
をｆＶＣＯ、基準信号の基準周波数をｆＲＥＦ、可変分
周器６の分周比をＮとすると、ｆＶＣＯ＝Ｎ・ｆＲＥＦ
…（１）となる。従って、分周比Ｎを変更することによ
り、基準周波数ｆＲＥＦの単位（ステップ周波数）で発
振周波数が可変される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術による発振周波数の可変な位相同期発振回路で
は、ステップ周波数を小さくする場合、ステップ周波数
そのものである基準周波数を所望の値まで低くする必要
があり、このため位相同期発振回路の雑音特性を劣化さ
せる問題点を有していた。
来の技術による発振周波数の可変な位相同期発振回路で
は、ステップ周波数を小さくする場合、ステップ周波数
そのものである基準周波数を所望の値まで低くする必要
があり、このため位相同期発振回路の雑音特性を劣化さ
せる問題点を有していた。
【０００６】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、雑音特性を良好に保ち
ながら、発振周波数を可変にする場合のステップ周波数
を小さくすることができる位相同期発振回路を提供する
ことにある。
されたものであり、その目的は、雑音特性を良好に保ち
ながら、発振周波数を可変にする場合のステップ周波数
を小さくすることができる位相同期発振回路を提供する
ことにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の位相同期発振回路においては、一方の入力
端子に基準信号が入力される位相比較器と、この位相比
較器の出力信号から高域成分を除去する低域通過フィル
タと、この低域通過フィルタを介した前記位相比較器の
出力信号を制御信号として発振周波数が設定される電圧
制御発振器と、この電圧制御発振器の出力が入力される
分周器とを備え、この分周器の出力信号が前記位相比較
器の他方の入力端子に帰還接続されて前記基準信号に同
期した前記発振出力を生成する位相同期発振回路におい
て、前記分周器の出力部から前記位相比較器の入力部ま
での間に、周波数を高くする周波数変換手段を設けるこ
とを特徴としている。
め、本発明の位相同期発振回路においては、一方の入力
端子に基準信号が入力される位相比較器と、この位相比
較器の出力信号から高域成分を除去する低域通過フィル
タと、この低域通過フィルタを介した前記位相比較器の
出力信号を制御信号として発振周波数が設定される電圧
制御発振器と、この電圧制御発振器の出力が入力される
分周器とを備え、この分周器の出力信号が前記位相比較
器の他方の入力端子に帰還接続されて前記基準信号に同
期した前記発振出力を生成する位相同期発振回路におい
て、前記分周器の出力部から前記位相比較器の入力部ま
での間に、周波数を高くする周波数変換手段を設けるこ
とを特徴としている。
【０００８】
【作用】本発明の位相同期発振回路では、位相比較器，
低域フィルタ，電圧制御発振器，可変分周器から成る位
相同期ループの可変分周器と位相比較器の間において、
周波数変換手段により位相比較周波数を高める。これに
より、位相比較器に入力する基準周波数を可変分周器の
分周比で定まる単位周波数よりも高くして、基準周波数
を低くすることなく、可変時のステップ周波数を小さく
する。また、上記位相比較周波数を高くすることで帯域
内の雑音を低減させる。
低域フィルタ，電圧制御発振器，可変分周器から成る位
相同期ループの可変分周器と位相比較器の間において、
周波数変換手段により位相比較周波数を高める。これに
より、位相比較器に入力する基準周波数を可変分周器の
分周比で定まる単位周波数よりも高くして、基準周波数
を低くすることなく、可変時のステップ周波数を小さく
する。また、上記位相比較周波数を高くすることで帯域
内の雑音を低減させる。
【０００９】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００１０】図１は本発明の第１の実施例の構成を示す
ブロック図である。本実施例を構成する部分として、図
中の１は基準信号の入力端子、２は位相比較器、３は位
相比較器２の出力信号から高域成分を除去する低域通過
フィルタ（ＬＰＦ）、４はこの低域通過フィルタ３を介
した位相比較器２の出力信号を制御信号として発振周波
数が設定される電圧制御発振器（ＶＣＯ）、５はマイク
ロ波の出力端子、６は可変分周器を示し、これらは図６
の従来例の同一符号の構成部分と同一のものである。ま
た、１７は逓倍器である。
ブロック図である。本実施例を構成する部分として、図
中の１は基準信号の入力端子、２は位相比較器、３は位
相比較器２の出力信号から高域成分を除去する低域通過
フィルタ（ＬＰＦ）、４はこの低域通過フィルタ３を介
した位相比較器２の出力信号を制御信号として発振周波
数が設定される電圧制御発振器（ＶＣＯ）、５はマイク
ロ波の出力端子、６は可変分周器を示し、これらは図６
の従来例の同一符号の構成部分と同一のものである。ま
た、１７は逓倍器である。
【００１１】この第１の実施例の回路構成において、図
６の従来例と異なる点は、可変分周器６の出力部から位
相比較器２の入力部の間に可変分周器６の出力周波数を
高める周波数変換手段として逓倍器１７を設けた点であ
る。すなわち、図１において、入力端子１から入力され
た基準信号は、位相比較器２の一方の入力端子に入力さ
れ、その出力は低域通過フィルタ（ＬＰＦ）３を介して
電圧制御発振器（ＶＣＯ）４に発振周波数を設定する制
御信号として入力される。電圧制御発振器４の出力は、
マイクロ波出力として５から取り出されると共に、可変
分周器６に印加されて周波数分周される。この分周され
た信号を逓倍器１７で周波数逓倍した後、位相比較器２
の他方の入力端子に帰還接続して位相同期ループ（ＰＬ
Ｌ）を構成する。
６の従来例と異なる点は、可変分周器６の出力部から位
相比較器２の入力部の間に可変分周器６の出力周波数を
高める周波数変換手段として逓倍器１７を設けた点であ
る。すなわち、図１において、入力端子１から入力され
た基準信号は、位相比較器２の一方の入力端子に入力さ
れ、その出力は低域通過フィルタ（ＬＰＦ）３を介して
電圧制御発振器（ＶＣＯ）４に発振周波数を設定する制
御信号として入力される。電圧制御発振器４の出力は、
マイクロ波出力として５から取り出されると共に、可変
分周器６に印加されて周波数分周される。この分周され
た信号を逓倍器１７で周波数逓倍した後、位相比較器２
の他方の入力端子に帰還接続して位相同期ループ（ＰＬ
Ｌ）を構成する。
【００１２】以上のように構成した第１の実施例の動作
および作用を説明する。
および作用を説明する。
【００１３】図１において、電圧制御発振器４の発振周
波数をｆＶＣＯ、可変分周器６の分周比をＮ、逓倍器１
７の逓倍次数をＭとし、基準信号の基準周波数をｆ′Ｒ
ＥＦとすると、ｆＶＣＯ＝（Ｎ／Ｍ）・ｆ′ＲＥＦ
…（２）となり、分周比Ｎを変更することにより基準周
波数ｆ′ＲＥＦの１／Ｍ倍、すなわちｆ′ＲＥＦ／Ｍの
単位で発振周波数が可変される。ｆＶＣＯおよびＮを図
６の従来例の構成より導かれる（１）式と同じとすると
、図６の場合の基準周波数ｆＲＥＦと本実施例の図１の
場合の基準周波数ｆ′ＲＥＦの関係はｆ′ＲＥＦ＝Ｍ・
ｆＲＥＦ …（３）で表わされる。（２），（３）式
より本実施例では、分周比Ｎを変えた場合のステップ周
波数ｆ′ＲＥＦ／Ｍは、従来例の場合のｆＲＥＦと同じ
であるが、位相比較周波数はＭ倍になっていることがわ
かる。このために以下の解析でも示されるように位相雑
音性が良好になるとともに、基準周波数ｆ′ＲＥＦを低
くすることなくステップ周波数を１／Ｍに小さくするこ
とができる。
波数をｆＶＣＯ、可変分周器６の分周比をＮ、逓倍器１
７の逓倍次数をＭとし、基準信号の基準周波数をｆ′Ｒ
ＥＦとすると、ｆＶＣＯ＝（Ｎ／Ｍ）・ｆ′ＲＥＦ
…（２）となり、分周比Ｎを変更することにより基準周
波数ｆ′ＲＥＦの１／Ｍ倍、すなわちｆ′ＲＥＦ／Ｍの
単位で発振周波数が可変される。ｆＶＣＯおよびＮを図
６の従来例の構成より導かれる（１）式と同じとすると
、図６の場合の基準周波数ｆＲＥＦと本実施例の図１の
場合の基準周波数ｆ′ＲＥＦの関係はｆ′ＲＥＦ＝Ｍ・
ｆＲＥＦ …（３）で表わされる。（２），（３）式
より本実施例では、分周比Ｎを変えた場合のステップ周
波数ｆ′ＲＥＦ／Ｍは、従来例の場合のｆＲＥＦと同じ
であるが、位相比較周波数はＭ倍になっていることがわ
かる。このために以下の解析でも示されるように位相雑
音性が良好になるとともに、基準周波数ｆ′ＲＥＦを低
くすることなくステップ周波数を１／Ｍに小さくするこ
とができる。
【００１４】以下に、上記した位相雑音特性が良好にな
る効果を、文献「Ｖ．Ｆ．Ｋｒｏｕｐａ，ＩＥＥＥ
Ｔｒａｎｓ．Ｃｏｍ．，ｖｏｌ．ＣＯＭ−３０，ｐｐ．
２２４４−２２５３，Ｏｃｔ．１９８２．」に示された
雑音方程式をもとに解析する。
る効果を、文献「Ｖ．Ｆ．Ｋｒｏｕｐａ，ＩＥＥＥ
Ｔｒａｎｓ．Ｃｏｍ．，ｖｏｌ．ＣＯＭ−３０，ｐｐ．
２２４４−２２５３，Ｏｃｔ．１９８２．」に示された
雑音方程式をもとに解析する。
【００１５】図２はその解析のために、図１の構成に付
加雑音源を共に示したブロック図である。図中、Ｋｄ，
Ｆ（ｓ），Ｋｖ／ｓは、それぞれ、位相比較器（ＰＤ）
２，帯域通過フィルタ（ＬＰＦ）３，電圧制御発振器（
ＶＣＯ）４の変換利得あるいは伝達関数を示し、ＲＥＦ
は基準信号を示す。また、添字にｎを付した記号は雑音
を示し、１８ａ〜１８ｅは各雑音の混入点を示している
。また、前述した通り、Ｍは逓倍器１７の逓倍次数、Ｎ
は可変分周器（ＤＩＶ）６の分周比である。
加雑音源を共に示したブロック図である。図中、Ｋｄ，
Ｆ（ｓ），Ｋｖ／ｓは、それぞれ、位相比較器（ＰＤ）
２，帯域通過フィルタ（ＬＰＦ）３，電圧制御発振器（
ＶＣＯ）４の変換利得あるいは伝達関数を示し、ＲＥＦ
は基準信号を示す。また、添字にｎを付した記号は雑音
を示し、１８ａ〜１８ｅは各雑音の混入点を示している
。また、前述した通り、Ｍは逓倍器１７の逓倍次数、Ｎ
は可変分周器（ＤＩＶ）６の分周比である。
【００１６】以上の回路において、位相同期ループ（以
下ＰＬＬと記す）の出力位相雑音φｏ，ｎについて回路
方程式を解くと、次式（４）が得られる。
下ＰＬＬと記す）の出力位相雑音φｏ，ｎについて回路
方程式を解くと、次式（４）が得られる。
【００１７】
【数１】
【００１８】ＰＬＬの帯域内では、
【００１９】
【数２】
【００２０】ＰＬＬの帯域外では、
【００２１】
【数３】
【００２２】であるので、上記帯域内では、
【００２３
】
】
【数４】
【００２４】上記帯域外では、
【００２５】
【数５】
【００２６】となる。従ってＰＬＬの帯域内の雑音は、
可変分周器６で付加される雑音φＤＩＶ，ｎを除いて１
／Ｍ倍に低減される。例えば逓倍次数Ｍが１０ならば２
０ｄＢ低減される。本実施例は、特に位相比較器２が雑
音抑圧限界を決定しているような場合、例えば位相比較
器２としてディジタル位相周波数比較器（ＰＦＣ）を使
用している場合に有効である。また、逓倍器１７で付加
される雑音φＭＵＬ，ｎ／Ｍが低減効果に比べて十分小
さいことが必要である。
可変分周器６で付加される雑音φＤＩＶ，ｎを除いて１
／Ｍ倍に低減される。例えば逓倍次数Ｍが１０ならば２
０ｄＢ低減される。本実施例は、特に位相比較器２が雑
音抑圧限界を決定しているような場合、例えば位相比較
器２としてディジタル位相周波数比較器（ＰＦＣ）を使
用している場合に有効である。また、逓倍器１７で付加
される雑音φＭＵＬ，ｎ／Ｍが低減効果に比べて十分小
さいことが必要である。
【００２７】次に、本発明の第２の実施例を説明する。
【００２８】図３は、その構成を示すブロック図である
。本実施例は、第１の実施例の逓倍器１７に代えて、帯
域通過フィルタ２７を可変分周器６の出力周波数を高め
る周波数変換手段としたものである。すなわち、可変分
周器６の出力部から位相比較器２の入力部の間に帯域通
過フィルタ（ＢＰＦ）２７を設ける。
。本実施例は、第１の実施例の逓倍器１７に代えて、帯
域通過フィルタ２７を可変分周器６の出力周波数を高め
る周波数変換手段としたものである。すなわち、可変分
周器６の出力部から位相比較器２の入力部の間に帯域通
過フィルタ（ＢＰＦ）２７を設ける。
【００２９】本実施例の回路構成では、入力端子１から
入力された基準信号が位相比較器２の一方の入力端子に
入力され、その出力は低域通過フィルタ（ＬＰＦ）３を
介して電圧制御発振器（ＶＣＯ）４に制御信号として入
力される。電圧制御発振器４の出力は、マイクロ波出力
として出力端子５から取り出されると共に、可変分周器
６に印加されて周波数分周される。この分周された信号
の高調波を帯域通過フィルタ２７に通過させた後、位相
比較器２の他方の入力端子に帰還接続して位相同期ルー
プ（ＰＬＬ）を構成する。
入力された基準信号が位相比較器２の一方の入力端子に
入力され、その出力は低域通過フィルタ（ＬＰＦ）３を
介して電圧制御発振器（ＶＣＯ）４に制御信号として入
力される。電圧制御発振器４の出力は、マイクロ波出力
として出力端子５から取り出されると共に、可変分周器
６に印加されて周波数分周される。この分周された信号
の高調波を帯域通過フィルタ２７に通過させた後、位相
比較器２の他方の入力端子に帰還接続して位相同期ルー
プ（ＰＬＬ）を構成する。
【００３０】以上のように構成した第２の実施例の動作
および作用を述べる。
および作用を述べる。
【００３１】可変分周器６の出力は細いパルスであり、
多くの高調波を含んでいる。本実施例は、これを利用し
て位相比較器周波数を高くしたものである。第１の実施
例と同様にして、電圧制御発振器４の発振周波数をｆＶ
ＣＯ，可変分周器６の分周比をＮ，所望の高調波の次数
をＭとし、基準周波数をｆ′ＲＥＦとすると、ｆＶＣＯ
＝（Ｎ／Ｍ）・ｆ′ＲＥＦ …（９）となり、分周比
Ｎを変更することにより基準周波数ｆ′ＲＥＦの１／Ｍ
倍、ｆ′ＲＥＦ／Ｍの単位で発振周波数が可変される。 これによりＰＬＬの帯域内の雑音は、可変分周器６で付
加される雑音を除いて１／Ｍ倍に低減される。ただし、
この場合、基準周波数をｆ′ＲＥＦとＭは、電圧制御発
振器４の発振可能な下限の周波数ｆＶＣＯ（Ｌ）と発振
可能な上限の周波数ｆＶＣＯ（Ｈ）との間に、｛Ｎ／（
Ｍ＋１）｝・ｆ′ＲＥＦ＜ｆＶＣＯ（Ｌ） …（１０
ａ），ｆＶＣＯ（Ｈ）＜｛Ｎ／（Ｍ−１）｝・ｆ′ＲＥ
Ｆ …（１０ｂ）、の各式を満たすように選ぶ必要が
ある。例えば、電圧制御発振器４の発振可能な周波数が
９．５ＧＨＺ〜１０．５ＧＨＺの時、基準周波数ｆ′Ｒ
ＥＦを１００ＭＨＺ，Ｍを１０、すなわち帯域通過フィ
ルタ２７の中心周波数が１００ＭＨＺで、±１０ＭＨＺ
の高調波は、十分抑圧した場合、（１０ａ），（１０ｂ
）式を満たす。この時、分周比Ｎを９５０から１０５０
まで変更することにより、電圧制御発振器４の発振周波
数は１０ＭＨＺと基準周波数の１０分の１のステップ周
波数で変化させることができる。
多くの高調波を含んでいる。本実施例は、これを利用し
て位相比較器周波数を高くしたものである。第１の実施
例と同様にして、電圧制御発振器４の発振周波数をｆＶ
ＣＯ，可変分周器６の分周比をＮ，所望の高調波の次数
をＭとし、基準周波数をｆ′ＲＥＦとすると、ｆＶＣＯ
＝（Ｎ／Ｍ）・ｆ′ＲＥＦ …（９）となり、分周比
Ｎを変更することにより基準周波数ｆ′ＲＥＦの１／Ｍ
倍、ｆ′ＲＥＦ／Ｍの単位で発振周波数が可変される。 これによりＰＬＬの帯域内の雑音は、可変分周器６で付
加される雑音を除いて１／Ｍ倍に低減される。ただし、
この場合、基準周波数をｆ′ＲＥＦとＭは、電圧制御発
振器４の発振可能な下限の周波数ｆＶＣＯ（Ｌ）と発振
可能な上限の周波数ｆＶＣＯ（Ｈ）との間に、｛Ｎ／（
Ｍ＋１）｝・ｆ′ＲＥＦ＜ｆＶＣＯ（Ｌ） …（１０
ａ），ｆＶＣＯ（Ｈ）＜｛Ｎ／（Ｍ−１）｝・ｆ′ＲＥ
Ｆ …（１０ｂ）、の各式を満たすように選ぶ必要が
ある。例えば、電圧制御発振器４の発振可能な周波数が
９．５ＧＨＺ〜１０．５ＧＨＺの時、基準周波数ｆ′Ｒ
ＥＦを１００ＭＨＺ，Ｍを１０、すなわち帯域通過フィ
ルタ２７の中心周波数が１００ＭＨＺで、±１０ＭＨＺ
の高調波は、十分抑圧した場合、（１０ａ），（１０ｂ
）式を満たす。この時、分周比Ｎを９５０から１０５０
まで変更することにより、電圧制御発振器４の発振周波
数は１０ＭＨＺと基準周波数の１０分の１のステップ周
波数で変化させることができる。
【００３２】本実施例においても、第１の実施例の説明
と同様に位相雑音特性が良好になる。これを、ここでは
図４（Ａ），（Ｂ）の測定例で明らかにする。図４にお
いて、（Ａ）は上記第２の実施例の位相雑音特性の測定
例を示す図、（Ｂ）は比較のために示した従来例の雑音
特性の測定例を示す図である。（Ａ）における測定条件
は、基準周波数ｆ′ＲＥＦ＝７０ＭＨＺ，分周比Ｎ＝４
（固定）×３００（可変）とし、７０ＭＨＺの帯域通過
フィルタ２７を用いて、１２ＧＨＺのマイクロ波出力を
得ている。一方、従来例の（Ｂ）においては、基準周波
数ｆＲＥＦ＝７０ＭＨＺ，Ｎ＝４（固定）×４３（可変
）とし、１２．０４ＧＨＺのマイクロ波出力を得ている
。（Ａ）の場合のステップ周波数は２８０ＭＨＺであり
、（Ｂ）の場合は４０ＭＨＺとなる。図を比較して分か
るように、雑音特性は両者ともほとんど差異がない。す
なわち、本実施例は、基準周波数を低くすることなく、
かつ雑音特性を劣化させることなく、ステップ周波数を
従来よりも１／７に小さくすることができる。
と同様に位相雑音特性が良好になる。これを、ここでは
図４（Ａ），（Ｂ）の測定例で明らかにする。図４にお
いて、（Ａ）は上記第２の実施例の位相雑音特性の測定
例を示す図、（Ｂ）は比較のために示した従来例の雑音
特性の測定例を示す図である。（Ａ）における測定条件
は、基準周波数ｆ′ＲＥＦ＝７０ＭＨＺ，分周比Ｎ＝４
（固定）×３００（可変）とし、７０ＭＨＺの帯域通過
フィルタ２７を用いて、１２ＧＨＺのマイクロ波出力を
得ている。一方、従来例の（Ｂ）においては、基準周波
数ｆＲＥＦ＝７０ＭＨＺ，Ｎ＝４（固定）×４３（可変
）とし、１２．０４ＧＨＺのマイクロ波出力を得ている
。（Ａ）の場合のステップ周波数は２８０ＭＨＺであり
、（Ｂ）の場合は４０ＭＨＺとなる。図を比較して分か
るように、雑音特性は両者ともほとんど差異がない。す
なわち、本実施例は、基準周波数を低くすることなく、
かつ雑音特性を劣化させることなく、ステップ周波数を
従来よりも１／７に小さくすることができる。
【００３３】次に、本発明の第３の実施例を説明する。
【００３４】図５は、その構成を示すブロック図である
。本実施例は、図３の第２の実施例において、可変分周
器６の出力部と帯域通過フィルタ２７の入力部の間にワ
ンショットマルチバイブレータ２８を設け、可変分周器
６の出力パルスのデューティ比を変化させる機能を持た
せたものである。すなわち、ワンショットマルチバイブ
レータ２８は、可変分周器６の出力をトリガ端子へ入力
し、外付けの抵抗およびコンデンサにより設定されたデ
ューティ比のパルスに変換して帯域通過フィルタ２７に
印加する。帯域通過フィルタ２７は印加されたパルスの
高調波成分のみを通過させ、これと入力端子１から入力
された基準信号が位相比較器２で位相比較される。
。本実施例は、図３の第２の実施例において、可変分周
器６の出力部と帯域通過フィルタ２７の入力部の間にワ
ンショットマルチバイブレータ２８を設け、可変分周器
６の出力パルスのデューティ比を変化させる機能を持た
せたものである。すなわち、ワンショットマルチバイブ
レータ２８は、可変分周器６の出力をトリガ端子へ入力
し、外付けの抵抗およびコンデンサにより設定されたデ
ューティ比のパルスに変換して帯域通過フィルタ２７に
印加する。帯域通過フィルタ２７は印加されたパルスの
高調波成分のみを通過させ、これと入力端子１から入力
された基準信号が位相比較器２で位相比較される。
【００３５】このような構成によって、本実施例では、
可変分周器６の出力のパルスのデューティ比を適切に変
化することにより、所望の高調波成分の振幅を最大にす
ることができる。すなわち、所望のＭ次の高調波成分の
振幅Ｖ（Ｍ）は、可変分周器６の出力の振幅をＡ、パル
スのデューティ比をα（０＜α≦０．５）とすると、フ
ーリエ展開により次式Ｖ（Ｍ）＝２Ａ│ｓｉｎＭπα／
（Ｍπ）│…（１１）で表される。従って、所望のＭ次
の高調波成分の振幅Ｖ（Ｍ）を最大にするのは│ｓｉｎ
Ｍπα│＝１の時であり、この時のパルスのデューティ
比αは、α＝（２ｎ−１）／（２Ｍ）（ｎは整数、また
は０＜α≦０．５） …（１２）となる。例えばＭ＝
１０では、α＝１／２０，３／２０，５／２０，７／２
０，９／２０の時、振幅が最大値を取る。このように所
望の高調波成分の振幅を最大にすることにより、可変分
周器６の出力のＳ／Ｎ比を最大にすることができる。
可変分周器６の出力のパルスのデューティ比を適切に変
化することにより、所望の高調波成分の振幅を最大にす
ることができる。すなわち、所望のＭ次の高調波成分の
振幅Ｖ（Ｍ）は、可変分周器６の出力の振幅をＡ、パル
スのデューティ比をα（０＜α≦０．５）とすると、フ
ーリエ展開により次式Ｖ（Ｍ）＝２Ａ│ｓｉｎＭπα／
（Ｍπ）│…（１１）で表される。従って、所望のＭ次
の高調波成分の振幅Ｖ（Ｍ）を最大にするのは│ｓｉｎ
Ｍπα│＝１の時であり、この時のパルスのデューティ
比αは、α＝（２ｎ−１）／（２Ｍ）（ｎは整数、また
は０＜α≦０．５） …（１２）となる。例えばＭ＝
１０では、α＝１／２０，３／２０，５／２０，７／２
０，９／２０の時、振幅が最大値を取る。このように所
望の高調波成分の振幅を最大にすることにより、可変分
周器６の出力のＳ／Ｎ比を最大にすることができる。
【００３６】
【発明の効果】以上の説明で明らかなように、本発明の
位相同期発振回路によれば、発振周波数を可変にする場
合のステップ周波数よりも位相同期ループの基準周波数
を高くすることができ、雑音特性を改善することができ
る。従って、ステップ周波数を小さくすることが雑音特
性を劣化させることなく可能となり、例えば、チャネル
間隔の小さい無線通信の局発回路に好適な、良好な位相
雑音特性を持ったＰＬＬシンセサイザを提供することが
できる。
位相同期発振回路によれば、発振周波数を可変にする場
合のステップ周波数よりも位相同期ループの基準周波数
を高くすることができ、雑音特性を改善することができ
る。従って、ステップ周波数を小さくすることが雑音特
性を劣化させることなく可能となり、例えば、チャネル
間隔の小さい無線通信の局発回路に好適な、良好な位相
雑音特性を持ったＰＬＬシンセサイザを提供することが
できる。
【００３７】また、請求項２の発明によれば、特に、分
周器出力のＳ／Ｎ比を最大にすることができる。
周器出力のＳ／Ｎ比を最大にすることができる。
【図１】 本発明の第１の実施例を示すブロック図
【
図２】 上記第１の実施例において付加雑音源を共に
示したブロック図
図２】 上記第１の実施例において付加雑音源を共に
示したブロック図
【図３】 本発明の第２の実施例を示すブロック図
【
図４】 （Ａ），（Ｂ）は上記第２の実施例の雑音特
性の改善効果を従来例との比較で示した雑音特性の測定
例を示す図
図４】 （Ａ），（Ｂ）は上記第２の実施例の雑音特
性の改善効果を従来例との比較で示した雑音特性の測定
例を示す図
【図５】 本発明の第３の実施例を示すブロック図
【
図６】 従来例を示すブロック図
図６】 従来例を示すブロック図
１…基準信号の入力端子、２…位相比較器、３…低域通
過フィルタ、４…電圧制御発振器、５…出力端子、６…
可変分周器、１７…逓倍器、２７…帯域通過フィルタ、
２８…ワンショットマルチバイブレータ。
過フィルタ、４…電圧制御発振器、５…出力端子、６…
可変分周器、１７…逓倍器、２７…帯域通過フィルタ、
２８…ワンショットマルチバイブレータ。
Claims (2)
- 【請求項１】 一方の入力端子に基準信号が入力され
る位相比較器と、この位相比較器の出力信号から高域成
分を除去する低域通過フィルタと、この低域通過フィル
タを介した前記位相比較器の出力信号を制御信号として
発振周波数が設定される電圧制御発振器と、この電圧制
御発振器の出力が入力される分周器とを備え、この分周
器の出力信号が前記位相比較器の他方の入力端子に帰還
接続されて前記基準信号に同期した前記発振出力を生成
する位相同期発振回路において、前記分周器の出力部か
ら前記位相比較器の入力部までの間に、周波数を高くす
る周波数変換手段を設けることを特徴とする位相同期発
振回路。 - 【請求項２】 周波数変換手段が、分周器出力のパル
スのデューティ比を変化する手段と、該デューティ比の
変化されたパルスの高調波を通過させる帯域通過フィル
タから成ることを特徴とする請求項１記載の位相同期発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013204A JPH04247717A (ja) | 1991-02-04 | 1991-02-04 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013204A JPH04247717A (ja) | 1991-02-04 | 1991-02-04 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04247717A true JPH04247717A (ja) | 1992-09-03 |
Family
ID=11826626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013204A Pending JPH04247717A (ja) | 1991-02-04 | 1991-02-04 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04247717A (ja) |
-
1991
- 1991-02-04 JP JP3013204A patent/JPH04247717A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU637237B2 (en) | Frequency synthesizer | |
| KR960001074B1 (ko) | 분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법 | |
| US4720688A (en) | Frequency synthesizer | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| US5752175A (en) | Frequency synthesizer for V/UHF wideband receiver | |
| JP2003534700A (ja) | 回転周波数合成器 | |
| JPS6116623A (ja) | 信号発生器 | |
| JPWO2019077673A1 (ja) | 信号源 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| JPH03186017A (ja) | 位相同期発振回路 | |
| JP6753132B2 (ja) | 信号源 | |
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JPS61216529A (ja) | 誘導無線周波数シンセサイザ装置 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| Sotiriadis | Diophantine frequency synthesis for fast-hopping, high-resolution frequency synthesizers | |
| JPH03148916A (ja) | 周波数シンセサイザ装置 | |
| JPS601926A (ja) | 超高周波帯送受信機 | |
| JPH04256218A (ja) | 低雑音位相同期発振回路 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPS62141816A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPS61261926A (ja) | 周波数シンセサイザ | |
| JPS62141818A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 |