JPH04247748A - Hdb3符号復号器 - Google Patents
Hdb3符号復号器Info
- Publication number
- JPH04247748A JPH04247748A JP1324091A JP1324091A JPH04247748A JP H04247748 A JPH04247748 A JP H04247748A JP 1324091 A JP1324091 A JP 1324091A JP 1324091 A JP1324091 A JP 1324091A JP H04247748 A JPH04247748 A JP H04247748A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polarity
- input
- bipolar
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、NRZ信号を特定の符
号則で符号化して生成した信号を復号する復号器に関す
る。
号則で符号化して生成した信号を復号する復号器に関す
る。
【0002】
【従来の技術】PCM伝送にあっては、その用いている
符号則に応じた復号器が要求されており、その一つとし
てHDB3符号復号器がある。このHDB3符号復号器
は、4連続の‘0’の原信号を符号化して4連続の‘0
’を或る特定パターンの‘1001’又は‘0001’
に変換して正極側信号または負極側信号に挿入する。な
お‘1001’を‘B00V’、又‘0001’を‘0
00V’と書き、且つこのBは‘1’の値のバイポーラ
則符号( 以下、符号Bと称す)、Vは‘1’の値のバ
イオレーション符号(以下、符号Vと称す)である。
HDB3符号では、図5(A) 〜(C) に示すよ
うに、先行する符号V0 と4連続の‘0’の直前の原
信号‘1’つまり信号B1 が同極性ならば先行するV
0 の異極性側の正極側に対して‘B2 00V2 ’
を挿入する。 また図5(D) 〜(F)に示すように、先行する符号
V0 と信号B1 が異極性ならば先行する符号V0
の異極性側に‘000V2 ’を挿入する。以下におい
て、図6の従来例の復号器の説明を図7と図8を併用し
説明する。
符号則に応じた復号器が要求されており、その一つとし
てHDB3符号復号器がある。このHDB3符号復号器
は、4連続の‘0’の原信号を符号化して4連続の‘0
’を或る特定パターンの‘1001’又は‘0001’
に変換して正極側信号または負極側信号に挿入する。な
お‘1001’を‘B00V’、又‘0001’を‘0
00V’と書き、且つこのBは‘1’の値のバイポーラ
則符号( 以下、符号Bと称す)、Vは‘1’の値のバ
イオレーション符号(以下、符号Vと称す)である。
HDB3符号では、図5(A) 〜(C) に示すよ
うに、先行する符号V0 と4連続の‘0’の直前の原
信号‘1’つまり信号B1 が同極性ならば先行するV
0 の異極性側の正極側に対して‘B2 00V2 ’
を挿入する。 また図5(D) 〜(F)に示すように、先行する符号
V0 と信号B1 が異極性ならば先行する符号V0
の異極性側に‘000V2 ’を挿入する。以下におい
て、図6の従来例の復号器の説明を図7と図8を併用し
説明する。
【0003】図7(a) に示す様なNRZ信号を原信
号とすると、(b) 〜(d) に示すクロック及びH
DB3符号則により変換された正極側信号と負極側信号
とがフリップフロップ回路( 以下FFと称す)41と
FF42に入力し保持される。FF41とFF42の出
力は、バイポーラ則識別部4を構成する論理積のAND
ゲート23a,23b と論理和のORゲート23c
からなるセレクタ23に入力するが、J−KFF26の
J入力とK入力にはセレクタ23からの出力信号(e)
が入力しているので、該出力信号(e) が‘1’にな
る毎にJ−KFF26の出力(h) 及び該出力(h)
と逆極性の出力(h’)(7図への記載を略す) が
トグルされてセレクタ23に加わる。従って、セレクタ
23では正極側信号と負極側信号が交互に取り出されて
、出力としてバイポーラ則に従う信号(バイポーラ則信
号)(e) を得る。 一方、FF41の出力はANDゲート24に入力し、ま
たFF42から出力はANDゲート25に入力し、AN
Dゲート24からは正極側のバイポーラ則に反する信号
(バイポーラ則違反信号)つまり正極側の符号Vとエラ
ーパルスEよりなるバイポーラ則違反信号(f) を出
力する。同様に、ANDゲート25からは負極側のバイ
ポーラ則違反信号(g) を出力する。即ち、バイポー
ラ識別部4からは、バイポーラ則信号、及び正極側信号
および負極側信号より原信号とバイポーラ符号Bを除去
したバイポーラ則違反信号を出力する。
号とすると、(b) 〜(d) に示すクロック及びH
DB3符号則により変換された正極側信号と負極側信号
とがフリップフロップ回路( 以下FFと称す)41と
FF42に入力し保持される。FF41とFF42の出
力は、バイポーラ則識別部4を構成する論理積のAND
ゲート23a,23b と論理和のORゲート23c
からなるセレクタ23に入力するが、J−KFF26の
J入力とK入力にはセレクタ23からの出力信号(e)
が入力しているので、該出力信号(e) が‘1’にな
る毎にJ−KFF26の出力(h) 及び該出力(h)
と逆極性の出力(h’)(7図への記載を略す) が
トグルされてセレクタ23に加わる。従って、セレクタ
23では正極側信号と負極側信号が交互に取り出されて
、出力としてバイポーラ則に従う信号(バイポーラ則信
号)(e) を得る。 一方、FF41の出力はANDゲート24に入力し、ま
たFF42から出力はANDゲート25に入力し、AN
Dゲート24からは正極側のバイポーラ則に反する信号
(バイポーラ則違反信号)つまり正極側の符号Vとエラ
ーパルスEよりなるバイポーラ則違反信号(f) を出
力する。同様に、ANDゲート25からは負極側のバイ
ポーラ則違反信号(g) を出力する。即ち、バイポー
ラ識別部4からは、バイポーラ則信号、及び正極側信号
および負極側信号より原信号とバイポーラ符号Bを除去
したバイポーラ則違反信号を出力する。
【0004】FF27〜30はバイポーラ信号シフト部
5であり、クロック(b) にてセレクタ23から出力
される信号(e) を叩いて各FF27,28,29,
30 にてそれぞれ1ビットづつシフトさせ、FF28
より反転出力(j) 、FF29より反転出力(k)
、FF30より出力(l)を出力する。バイオレーショ
ン極性識別部6のJ−KFF31のJ入力には信号(f
) 、またK入力には信号(g) が加えられおり、該
信号(g) のうち符号Vの極性に応じてJ−KFF3
1の出力(m) の極性は変化する。またFF32はJ
−KFF31の極性の情報を1ビットシフトして保持し
ている。該FF32の出力(n) とJ−KFF31の
出力(m) の排他的論理和(以下EORと称す)をE
ORゲート33でとり、該EORゲート33の出力(O
) としてエラーパルスEを消去した極性識別の符号V
1 、V2 を出力する。つまり正極側信号(c) と
負極側信号(d) の中の符号V1 、V2 は、正極
側と負極側が必ず交互になる点に着目し、先行するバイ
ポーラ則違反のエラーパルスEを消去する。
5であり、クロック(b) にてセレクタ23から出力
される信号(e) を叩いて各FF27,28,29,
30 にてそれぞれ1ビットづつシフトさせ、FF28
より反転出力(j) 、FF29より反転出力(k)
、FF30より出力(l)を出力する。バイオレーショ
ン極性識別部6のJ−KFF31のJ入力には信号(f
) 、またK入力には信号(g) が加えられおり、該
信号(g) のうち符号Vの極性に応じてJ−KFF3
1の出力(m) の極性は変化する。またFF32はJ
−KFF31の極性の情報を1ビットシフトして保持し
ている。該FF32の出力(n) とJ−KFF31の
出力(m) の排他的論理和(以下EORと称す)をE
ORゲート33でとり、該EORゲート33の出力(O
) としてエラーパルスEを消去した極性識別の符号V
1 、V2 を出力する。つまり正極側信号(c) と
負極側信号(d) の中の符号V1 、V2 は、正極
側と負極側が必ず交互になる点に着目し、先行するバイ
ポーラ則違反のエラーパルスEを消去する。
【0005】次に、信号復号部7の否定論理積のNAN
Dゲート34にはFF28,29 の反転出力(j),
(k) とEORゲート33の出力(o) の3信号が
入力しており、EORゲート33は符号V1 を出力す
るときFF28の反転出力(j) は‘1’となり、次
にV2 を出力するときはFF29の反転出力(k)
が‘1’となり、従って、NANDゲート34の出力は
信号(p) となる。この信号(p) とFF30の出
力(l) をANDゲート35に入力し論理積をとると
、NANDゲート34の出力(p)のV2 の位置にあ
るB2 を消去することにより原信号と同一の復号信号
(q) を得る。この復号信号(q) をFF32でク
ロックにより叩きNRZ復号信号を送出する。
Dゲート34にはFF28,29 の反転出力(j),
(k) とEORゲート33の出力(o) の3信号が
入力しており、EORゲート33は符号V1 を出力す
るときFF28の反転出力(j) は‘1’となり、次
にV2 を出力するときはFF29の反転出力(k)
が‘1’となり、従って、NANDゲート34の出力は
信号(p) となる。この信号(p) とFF30の出
力(l) をANDゲート35に入力し論理積をとると
、NANDゲート34の出力(p)のV2 の位置にあ
るB2 を消去することにより原信号と同一の復号信号
(q) を得る。この復号信号(q) をFF32でク
ロックにより叩きNRZ復号信号を送出する。
【0006】上記の図7の如く、例えばタイミング■で
付加されたエラーパルスEが原信号の‘1’と同じ位置
にありかつ異極性の負極側に付加された場合、つまりタ
イミング■で付加されたエラーパルスEによって正極側
と負極側が同時に‘1’になる際、エラーパルスEによ
り正極側と負極側が同時に‘1’になっても、先行する
タイミング■の符号V2 が負極側であり、同時入力さ
れる直前のタイミング■の位置における信号の極性が負
極側であることから、図5に示す如くHDB3符号の性
質より明らかに同時入力の負極側の信号がエラーパルス
Eであることが判り正確に復号ができる。つまり先行す
るタイミング■の符号V2 とタイミング■のエラーパ
ルスEとの間に存在する信号数が偶数個になる場合は、
この従来の回路で復号ができる。
付加されたエラーパルスEが原信号の‘1’と同じ位置
にありかつ異極性の負極側に付加された場合、つまりタ
イミング■で付加されたエラーパルスEによって正極側
と負極側が同時に‘1’になる際、エラーパルスEによ
り正極側と負極側が同時に‘1’になっても、先行する
タイミング■の符号V2 が負極側であり、同時入力さ
れる直前のタイミング■の位置における信号の極性が負
極側であることから、図5に示す如くHDB3符号の性
質より明らかに同時入力の負極側の信号がエラーパルス
Eであることが判り正確に復号ができる。つまり先行す
るタイミング■の符号V2 とタイミング■のエラーパ
ルスEとの間に存在する信号数が偶数個になる場合は、
この従来の回路で復号ができる。
【0007】しかし、図8に示す様に、先行するタイミ
ング■においての符号V2 が負極側にあり、同時入力
される直前のタイミング■の位置における信号の極性が
正極側という様に、先行するタイミング■における符号
V2と同時入力される直前のタイミング■の位置におけ
る信号の極性が異極性になっている場合には、同時入力
された時どちらの極性の信号がエラーパルスEであるか
の区別がつかない。例えば、図8の正極側の信号(c)
と負極側の信号(d) とを比較すると、入力される
信号が同時入力された時点まで全く同じ信号パルスであ
り、この時どちらの極性の信号をエラーパルスEと識別
して消去すればよいのか判断ができない。このために復
号信号(q) では、符号V1 とV2 によるデータ
の消去やデータの付加を生じるようになる。つまり先行
するタイミング■の符号V2 とタイミング■のエラー
パルスEとの間に存在する信号数が奇数個になる場合は
、従来回路では正常な復号ができなくなる。
ング■においての符号V2 が負極側にあり、同時入力
される直前のタイミング■の位置における信号の極性が
正極側という様に、先行するタイミング■における符号
V2と同時入力される直前のタイミング■の位置におけ
る信号の極性が異極性になっている場合には、同時入力
された時どちらの極性の信号がエラーパルスEであるか
の区別がつかない。例えば、図8の正極側の信号(c)
と負極側の信号(d) とを比較すると、入力される
信号が同時入力された時点まで全く同じ信号パルスであ
り、この時どちらの極性の信号をエラーパルスEと識別
して消去すればよいのか判断ができない。このために復
号信号(q) では、符号V1 とV2 によるデータ
の消去やデータの付加を生じるようになる。つまり先行
するタイミング■の符号V2 とタイミング■のエラー
パルスEとの間に存在する信号数が奇数個になる場合は
、従来回路では正常な復号ができなくなる。
【0008】
【発明が解決しようとする課題】上記したように、先行
する符号Vと同時入力の直前の信号の極性が異極性の場
合、挿入されたエラーパルスを識別できず消去できない
という問題がある。本発明は、正極側と負極側に同時に
信号が入力されたとき、どちらがエラーパルスであるか
を識別し、消去する機能を付加することにより正確に復
号ができるHDB3符号復号器を提供することを目的と
する。
する符号Vと同時入力の直前の信号の極性が異極性の場
合、挿入されたエラーパルスを識別できず消去できない
という問題がある。本発明は、正極側と負極側に同時に
信号が入力されたとき、どちらがエラーパルスであるか
を識別し、消去する機能を付加することにより正確に復
号ができるHDB3符号復号器を提供することを目的と
する。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、HDB3符号則にて符号化された正極側
信号と負極側信号の中から、原信号が4連続の‘0’信
号にあるときに符号化される特定パターンを監視して復
号するものにおいて、上記両極側信号を4ビットシフト
するシフトレジスタ手段1と、上記両極側信号の同時入
力直後の極性を監視する極性監視手段2と、該極性監視
手段2と極性比較監視手段7との出力を入力し、上記同
時入力信号の中のエラーパルスを消去するエラーパルス
消去手段3と、バイポーラ則識別部4からのバイポーラ
則信号の極性とバイオレーション極性識別部6からの先
行するバイオレーション符号の極性とが同一か否かを監
視する極性比較監視手段7とを設け、信号同時入力のと
きに何れの側の信号がエラーパルスであるかを識別して
消去し、信号復号部8において原信号に復号できるよう
に構成する。
め本発明では、HDB3符号則にて符号化された正極側
信号と負極側信号の中から、原信号が4連続の‘0’信
号にあるときに符号化される特定パターンを監視して復
号するものにおいて、上記両極側信号を4ビットシフト
するシフトレジスタ手段1と、上記両極側信号の同時入
力直後の極性を監視する極性監視手段2と、該極性監視
手段2と極性比較監視手段7との出力を入力し、上記同
時入力信号の中のエラーパルスを消去するエラーパルス
消去手段3と、バイポーラ則識別部4からのバイポーラ
則信号の極性とバイオレーション極性識別部6からの先
行するバイオレーション符号の極性とが同一か否かを監
視する極性比較監視手段7とを設け、信号同時入力のと
きに何れの側の信号がエラーパルスであるかを識別して
消去し、信号復号部8において原信号に復号できるよう
に構成する。
【0010】
【作用】本発明では図1に示すように、シフトレジスタ
手段1では入力する正極側信号と負極側信号を保持しか
つ4ビットシフトを行うようにし、極性監視手段2では
前記正極側と負極側信号を加えて同時入力された直後の
入力信号の極性を監視するようにし、又エラーパルス消
去手段3では該極性監視手段2の出力と極性比較監視手
段7の出力を入力し、信号同時入力された際に正極側と
負極側のいずれの信号がエラーパルスであるかを識別し
消去するようにし、更にバイポーラ則識別部4からのバ
イポーラ則信号とバイオレーション符号の極性の信号を
入力し極性の比較監視を行う極性比較監視手段7とを設
けるようにしている。
手段1では入力する正極側信号と負極側信号を保持しか
つ4ビットシフトを行うようにし、極性監視手段2では
前記正極側と負極側信号を加えて同時入力された直後の
入力信号の極性を監視するようにし、又エラーパルス消
去手段3では該極性監視手段2の出力と極性比較監視手
段7の出力を入力し、信号同時入力された際に正極側と
負極側のいずれの信号がエラーパルスであるかを識別し
消去するようにし、更にバイポーラ則識別部4からのバ
イポーラ則信号とバイオレーション符号の極性の信号を
入力し極性の比較監視を行う極性比較監視手段7とを設
けるようにしている。
【0011】従って、バイポーラ則識別部4のバイポー
ラ則信号をシフトさせたバイポーラ信号シフト部5の出
力とバイオレーション極性識別部6が出力するバイオレ
ーション符号の位置を示す信号とを比較することにより
、NRZ信号を得ることができる。
ラ則信号をシフトさせたバイポーラ信号シフト部5の出
力とバイオレーション極性識別部6が出力するバイオレ
ーション符号の位置を示す信号とを比較することにより
、NRZ信号を得ることができる。
【0012】
【実施例】以下、図2の回路の説明を図3、4を併用し
行う。なお図3と図4中の(a) 〜(y) は、図2
の中に示す位置の信号波形である。シフトレジスタ部1
1はシフトレジスタ手段1に対応した回路であり、5直
列のFF11a 〜FF11e と5直列のFF11f
〜FF11j の二つの4ビットシフトレジスタを形
成し、図3に示すNRZ信号を原信号(a) とすると
クロック(b) と正極側信号(c)及び負極側信号(
d) が入力する。
行う。なお図3と図4中の(a) 〜(y) は、図2
の中に示す位置の信号波形である。シフトレジスタ部1
1はシフトレジスタ手段1に対応した回路であり、5直
列のFF11a 〜FF11e と5直列のFF11f
〜FF11j の二つの4ビットシフトレジスタを形
成し、図3に示すNRZ信号を原信号(a) とすると
クロック(b) と正極側信号(c)及び負極側信号(
d) が入力する。
【0013】信号が同時入力する極性監視手段2は、論
理積のANDゲート12,13,14と交互フリップフ
ロップ動作のJ−KFF15,16 と否定論理和のN
ORゲート17により構成される。正極側信号(c)
と負極側信号(d) が同時入力されたタイミング■で
は、ANDゲート12の出力信号(e) が‘1’にな
り、それに伴ってJ−KFF15,16 の出力(f)
,(g) がともに‘0’になりNORゲート17が‘
1’になる。従って、ANDゲート13,14 の片側
の入力がともに‘1’になるので、次に入力される信号
が正極側ならばJ−KFF15の信号(f) が‘1’
となり、又負極側ならばJ−KFF16の出力(g)
は‘1’になる。故にJ−KFF15,16 の出力信
号(f),(g) によって信号同時入力された直後の
信号の極性が明らかになり、この極性監視の情報をJ−
KFF15,16 にそれぞれ保持する。
理積のANDゲート12,13,14と交互フリップフ
ロップ動作のJ−KFF15,16 と否定論理和のN
ORゲート17により構成される。正極側信号(c)
と負極側信号(d) が同時入力されたタイミング■で
は、ANDゲート12の出力信号(e) が‘1’にな
り、それに伴ってJ−KFF15,16 の出力(f)
,(g) がともに‘0’になりNORゲート17が‘
1’になる。従って、ANDゲート13,14 の片側
の入力がともに‘1’になるので、次に入力される信号
が正極側ならばJ−KFF15の信号(f) が‘1’
となり、又負極側ならばJ−KFF16の出力(g)
は‘1’になる。故にJ−KFF15,16 の出力信
号(f),(g) によって信号同時入力された直後の
信号の極性が明らかになり、この極性監視の情報をJ−
KFF15,16 にそれぞれ保持する。
【0014】エラーパルス消去手段3は、論理積のAN
Dゲート18、21,22 と否定論理積のNANDゲ
ート19,20 により構成される。ANDゲート18
の出力(h) は、信号同時入力されたときFF11e
,FF11j からの出力が‘1’になり、またNAN
Dゲート19,20 ではANDゲート18の出力(h
) とタイミング■の先行する符号Vの極性と後続する
タイミング■〜■の信号の極性監視のENORゲート3
4からの帰還出力(r) とJ−KFF15,16 の
出力(f),(g) のうちの一つの3信号が入力して
いる。つまり信号同時入力されたときNANDゲート1
9,20 の出力(i),(j) の何れかが‘0’を
出力することから、ANDゲート21又はANDゲート
22でエラーパルスEを消去することができる。すなわ
ち、信号同時入力された時にどちらの極性の信号を消去
するかを決定する方法は、先行する符号Vの極性と信号
同時入力された直前の信号が異極性の時、信号同時入力
された直後の信号が正極性側ならば正極性側の同時入力
されたエラーパルスE信号を消去し、信号同時入力され
た直後の信号が負極性側ならば負極性側の同時入力され
たエラーパルスE信号を消去する。
Dゲート18、21,22 と否定論理積のNANDゲ
ート19,20 により構成される。ANDゲート18
の出力(h) は、信号同時入力されたときFF11e
,FF11j からの出力が‘1’になり、またNAN
Dゲート19,20 ではANDゲート18の出力(h
) とタイミング■の先行する符号Vの極性と後続する
タイミング■〜■の信号の極性監視のENORゲート3
4からの帰還出力(r) とJ−KFF15,16 の
出力(f),(g) のうちの一つの3信号が入力して
いる。つまり信号同時入力されたときNANDゲート1
9,20 の出力(i),(j) の何れかが‘0’を
出力することから、ANDゲート21又はANDゲート
22でエラーパルスEを消去することができる。すなわ
ち、信号同時入力された時にどちらの極性の信号を消去
するかを決定する方法は、先行する符号Vの極性と信号
同時入力された直前の信号が異極性の時、信号同時入力
された直後の信号が正極性側ならば正極性側の同時入力
されたエラーパルスE信号を消去し、信号同時入力され
た直後の信号が負極性側ならば負極性側の同時入力され
たエラーパルスE信号を消去する。
【0015】バイポーラ則識別部4は従来例の通り、A
NDゲート23a,23b 及びORゲート23c か
らなるセレクタ23とANDゲート24,25 とJ−
KFF26より構成する。セレクタ23から‘1’にな
る信号(m) が出力すると、J−KFF26では信号
(m) によりトグルし次の信号では逆の極性の信号を
選択するので、信号(m) としてバイポーラ則に従う
信号が得られる。J−KFF26からの信号(p) は
、選択したバイポーラ則信号が正極側信号ならば‘0’
、負極側信号ならば‘1’になる。
NDゲート23a,23b 及びORゲート23c か
らなるセレクタ23とANDゲート24,25 とJ−
KFF26より構成する。セレクタ23から‘1’にな
る信号(m) が出力すると、J−KFF26では信号
(m) によりトグルし次の信号では逆の極性の信号を
選択するので、信号(m) としてバイポーラ則に従う
信号が得られる。J−KFF26からの信号(p) は
、選択したバイポーラ則信号が正極側信号ならば‘0’
、負極側信号ならば‘1’になる。
【0016】一方、ANDゲート24,25 からは、
それぞれ正極側、負極側のバイポーラ則違反信号( 符
号VとエラーパルスE) としての(n) と(0)
を得る。バイポーラ信号シフト部5はFF27、28,
29,30により構成され、またバイオレーション極性
識別部6は、J−KFF31とFF32とEORゲート
33により構成する。
それぞれ正極側、負極側のバイポーラ則違反信号( 符
号VとエラーパルスE) としての(n) と(0)
を得る。バイポーラ信号シフト部5はFF27、28,
29,30により構成され、またバイオレーション極性
識別部6は、J−KFF31とFF32とEORゲート
33により構成する。
【0017】ANDゲート24からのバイポーラ則に反
する正極側信号(n) とANDゲート25からのバイ
ポーラ則に違反する負極側信号(o) をJ−KFF3
1のJ入力およびK入力にそれぞれ入力する。J−KF
F31の出力の信号(q) は、入力した符号Vが正極
側ならば‘1’、負極側ならば‘0’を出力し保持する
。先行するタイミング■の符号Vと後続する信号の極性
比較監視手段7は、否定論理和のENORゲート34に
より構成される。J−KFF26からのバイポーラ則信
号の極性を示す出力(p) とJ−KFF31からの先
行する符号Vの極性を示す出力(q) とがENORゲ
ート34に入力すると、ENORゲート34の出力(r
) は同極性ならば‘0’となり、異極性ならば‘1’
となる。
する正極側信号(n) とANDゲート25からのバイ
ポーラ則に違反する負極側信号(o) をJ−KFF3
1のJ入力およびK入力にそれぞれ入力する。J−KF
F31の出力の信号(q) は、入力した符号Vが正極
側ならば‘1’、負極側ならば‘0’を出力し保持する
。先行するタイミング■の符号Vと後続する信号の極性
比較監視手段7は、否定論理和のENORゲート34に
より構成される。J−KFF26からのバイポーラ則信
号の極性を示す出力(p) とJ−KFF31からの先
行する符号Vの極性を示す出力(q) とがENORゲ
ート34に入力すると、ENORゲート34の出力(r
) は同極性ならば‘0’となり、異極性ならば‘1’
となる。
【0018】信号復号部8は、従来例通りNANDゲー
ト35とANDゲート36により構成される。EORゲ
ート33の出力 (s)が‘1’のときがエラーパルス
Eを消去した符号Vを示す出力である。この出力(s)
およびFF28の反転出力(u) とFF29の反転
出力(v) の3信号をNANDゲート35に加えて否
定論理積の信号(x) を求め、そして、該信号(x)
とFF30の出力(w) とをANDゲート36に加
え復号を図る。そしてFF37において復号されたNR
Z信号を1クロックの間だけ保持して出力するものであ
る。
ト35とANDゲート36により構成される。EORゲ
ート33の出力 (s)が‘1’のときがエラーパルス
Eを消去した符号Vを示す出力である。この出力(s)
およびFF28の反転出力(u) とFF29の反転
出力(v) の3信号をNANDゲート35に加えて否
定論理積の信号(x) を求め、そして、該信号(x)
とFF30の出力(w) とをANDゲート36に加
え復号を図る。そしてFF37において復号されたNR
Z信号を1クロックの間だけ保持して出力するものであ
る。
【0019】図3と図4を図8と図9と対比するとき、
図2の復号器は正確に原信号を復号していることを示し
ている。図3は信号同時入力に対して正極側の信号をエ
ラーパルスEとみなし復号した例を示し、図4は逆に負
極側の信号をエラーパルスEとみなし復号した例を示す
。
図2の復号器は正確に原信号を復号していることを示し
ている。図3は信号同時入力に対して正極側の信号をエ
ラーパルスEとみなし復号した例を示し、図4は逆に負
極側の信号をエラーパルスEとみなし復号した例を示す
。
【0020】
【発明の効果】以上のように本発明によれば、エラーパ
ルスによって正極側信号と負極側信号に同時に‘1’が
入力した場合でも、常に正確に復号することができ、従
ってエラーパルスによって信号が劣下するという問題点
は解決できる。
ルスによって正極側信号と負極側信号に同時に‘1’が
入力した場合でも、常に正確に復号することができ、従
ってエラーパルスによって信号が劣下するという問題点
は解決できる。
【図1】 本発明の原理構成を示す図である。
【図2】 本発明の一実施例の回路構成を示す図であ
る。
る。
【図3】 本発明の一実施例回路の第1のタイムチャ
ートを示す図である。
ートを示す図である。
【図4】 本発明の一実施例回路の第2のタイムチャ
ートを示す図である。
ートを示す図である。
【図5】 HDB3符号の説明図である。
【図6】 従来例の回路構成を示す図である。
【図7】 従来例回路の第1のタイムチャートを示す
図である。
図である。
【図8】 従来例回路の第2のタイムチャートを示す
図である。
図である。
1はシフトレジスタ手段
2は極性監視手段
3はエラーパルス消去手段
4はバイポーラ則識別部
5はバイポーラ信号シフト部
6はバイオレーション極性識別部
7は極性比較監視手段
8は信号復号部
Claims (1)
- 【請求項1】 HDB3符号則にて符号化された正極
側信号と負極側信号の中から、原信号が4連続の‘0’
信号にあるときに符号化される特定パターンを監視して
復号するものにおいて、上記両極側信号を4ビットシフ
トするシフトレジスタ手段(1) と、上記両極側信号
の同時入力直後の極性を監視する極性監視手段(2)
と、該極性監視手段(2) と極性比較監視手段(7)
との出力を入力し、上記同時入力信号の中のエラーパ
ルスを消去するエラーパルス消去手段(3) と、バイ
ポーラ則識別部(4) からのバイポーラ則信号の極性
とバイオレーション極性識別部(6) からの先行する
バイオレーション符号の極性とが同一か否かを監視する
極性比較監視手段(7) とを設け、信号同時入力のと
きに何れの側の信号がエラーパルスであるかを識別して
消去し、信号復号部(8) において原信号に復号でき
るようにしたことを特徴とするHDB3符号復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324091A JPH04247748A (ja) | 1991-02-04 | 1991-02-04 | Hdb3符号復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324091A JPH04247748A (ja) | 1991-02-04 | 1991-02-04 | Hdb3符号復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04247748A true JPH04247748A (ja) | 1992-09-03 |
Family
ID=11827677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1324091A Withdrawn JPH04247748A (ja) | 1991-02-04 | 1991-02-04 | Hdb3符号復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04247748A (ja) |
-
1991
- 1991-02-04 JP JP1324091A patent/JPH04247748A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU634124B2 (en) | Method and circuit for decoding a manchester code signal | |
| US4603322A (en) | High-speed sequential serial Manchester decoder | |
| JPH0351335B2 (ja) | ||
| GB1578635A (en) | Dc free encoding for data transmission system | |
| US4218770A (en) | Delay modulation data transmission system | |
| US4310860A (en) | Method and apparatus for recording data on and reading data from magnetic storages | |
| JPS63296425A (ja) | 通信方法及び符号化装置 | |
| EP0059224A1 (en) | System for coding and decoding binary data | |
| EP0090047B1 (en) | Encoding and decoding system for binary data | |
| US4954826A (en) | Digital code conversion apparatus | |
| EP0122083B1 (en) | Method and apparatus for encoding a binary data stream into a binary code stream | |
| JPH04247748A (ja) | Hdb3符号復号器 | |
| US3742199A (en) | Binary code communication system | |
| US4502142A (en) | Apparatus for detecting errors in a digital data stream encoded in a double density code | |
| US5510786A (en) | CMI encoder circuit | |
| JPH03163916A (ja) | Hdb―3複号器 | |
| JPS63209325A (ja) | nビツトmビツト符号変換制御方式 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| JP2549152B2 (ja) | 符号誤り検出回路 | |
| JP2668901B2 (ja) | 符号化装置 | |
| JPH01260928A (ja) | 符号則エラー検出回路 | |
| RU2018937C1 (ru) | Микропрограммный автомат | |
| JPS60214141A (ja) | 復号回路 | |
| JPH02206945A (ja) | ライン状態検出装置 | |
| JPH01321732A (ja) | Hdb−3符号則誤り検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |