JPH0424866B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電力用トランジスタ、又は半導体集積
回路等の半導体装置の製造方法に関する。

半導体集積回路におけるトランジスタを、PN
接合で分離した島状領域に形成し、エミツタ、ベ
ース、コレクタの各電極を半導体基板の表面から
取出した構造はよく知られている。この構造のト
ランジスタを電力用として大きな出力電流を取出
せるようにする場合、低抵抗のコレクタ領域を島
状領域の底部に埋込み、半導体基板の表面から高
濃度の不純物を拡散して埋込コレクタ領域に達す
るコレクタ引出し領域を形成する方法が一般に行
われている。しかし、半導体基板の表面にコレク
タ電極を形成する限り、コレクタ電流の電流通路
がかなり長くなり、この通路の抵抗値を下げるの
に限界がある。このため、トランジスタのコレク
タ飽和電圧V_CE（sat）が大きくなり、半導体基板
内での電力損失が大きいという欠点を生じる。ま
た、コレクタ電極のためにかなりの面積を必要と
することから、半導体基板の面積（チツプサイ
ズ）が大きくなるという欠点もある。

これらの欠点を解消できる構造として、デイス
クリートの電力用トランジスタと同じように、半
導体基板の裏面からコレクタ電極を取出した構造
が知られている。この構造の集積回路は、第１図
〜第４図に示すように形成される。

即ち、まず、第１図に示す如くN⁺型半導体基
板１の上にエピタキシヤル成長法により高抵抗率
のＮ型半導体領域２を形成する。次に、領域２の
複数の回路素子（ここでは、小信号トランジスタ
と抵抗）を作成すべき部分にＰ型導電型領域３を
拡散により形成する。更に、小信号トランジスタ
の埋込コレクタ領域となるN⁺型領域４と、抵抗
の寄生もれ電流防止領域となるN⁺型領域５とを
領域３に拡散により形成する。

次に、第２図に示す如く領域２（但し領域３，
４，５になつた部分を含む）の上にエピタキシヤ
ル成長法により高抵抗率のＮ型半導体領域６を形
成する。

次に、第３図に知す如く領域６の電力用のトラ
ンジスタを作成すべき部分に、電力用トランジス
タのベース領域となるＰ型領域７を形成する（領
域７の先端部は領域２に達している）。また、領
域６の一部である小信号トランジスタを作成すべ
きＮ型領域６ａと抵抗を作成すべきＮ型領域６ｂ
とを領域２から分離して得るように、領域６の表
面６から不純物を拡散してＰ型領域８を形成す
る。

次に、第４図に示す如く、電力用トランジスタ
のコレクタ引出し領域となるN⁺型領域１０と小
信トランジスタのコレクタ引出し領域となるN⁺
型領域１１とをそれぞれ領域７、及び領域６ａの
中に拡散により形成する。次に、小信号トランジ
スタのベース領域となるＰ型領域１２と抵抗領域
となるＰ型領域１３とをそれぞれ領域６ａ及び領
域６ｂの中に拡散により形成する。さらに、小信
号トランジスタのエミツタ領域となるN⁺型領域
１４を拡散により形成する。最後に、電力用トラ
ンジスタのエミツタ、ベース、コレクタの各電極
１５，１６，１７と、小信号トランジスタのエミ
ツタ、ベース、コレクタの各電極１８，１９，２
０と、抵抗の電極２１，２２を形成する半導体基
板の表面はSiO₂膜２３で被覆し保護している。
なお第１図〜第３図では、選択拡散のマスクなど
に使用されるSiO₂膜が省略されている。また第
４図では、半導体集積回路内部の各素子を接続す
る配線電極が省略されている。このような半導体
集積回路では、領域１，２がその上に複数の回路
素子を構成するための基板であるとともに、電力
用トランジスタのコレクタ領域ともなる。従つ
て、電力用トランジスタのコレクタ飽和電圧V_CE
（sat）は個別素子なみに小さくできるし、電力用
トランジスタのコレクタ電極に要する面積により
チツプサイズが大きくなることもない。

しかし、まだ解決すべき問題が残されている。
即ち、領域２，６はエミパキシヤル成長法で成長
した領域を２層に重ねたいわゆるダブルエピタキ
シヤル領域であるのが普通である。そして、２層
目のエピタキシヤル領域である領域６は一層目の
領域２と比べるとどうしても結晶欠陥（転移、積
層欠陥など）が多く発生する。従来はこの結晶性
の悪い領域６に電力用トランジスタと複数の回路
素子の活性領域を形成した。この領域６の結晶性
の悪さは、あまり高耐圧を要求しない小信号の回
路素子には影響が少ないが、比較的高耐圧で面積
も大きい電力用トランジスタには影響が少なくな
い。電力用トランジスタでは特に、コレクタ・ベ
ース間の耐圧特性の劣化として悪影響が現われ、
これが製造歩留りを大きく低下させる原因となつ
ている。なお、高抵抗率Ｎ型基板に長時間の高濃
度拡散を行つて領域１を形成して残部を領域２と
する方法もあり、この方法によればダブルエピタ
キシヤル成長を行う必要はない。しかし、この場
合でも、特に半導体集積回路のように拡散を始め
とする種々の処理工程を非常に多くする場合は、
最上層である領域６の表面付近に結晶欠陥（転
移、積層欠陥、キズなど）がかなり多く発生す
る。この領域６の表面付近の結晶性の悪さが、上
述と同様に、電力用トランジスタの耐圧特性の劣
化や製造歩留りの低下をまねいている。

そこで、本発明の目的は、トランジスタ又は集
積回路の製造歩留りを高くすることが可能であり
且つトランジスタの特性向上が可能な半導体装置
の製造方法を提供することにある。

上記目的を達成するための本願の第１番目の発
明は、理解を容易にするために実施例を示す図面
第５図〜第１１図の符号を参照して説明すると、
第１導電型の低抵抗コレクタ領域３１と前記低抵
抗コレクタ領域３１に隣接する第１導電型の高抵
抗コレクタ領域３２とを有する基板を用意するこ
と、第１導電型とは反対の第２導電型のベース領
域３３を、その一部が前記高抵抗コレクタ領域３
２で囲まれるように前記高抵抗コレクタ領域３２
内に形成すること、前記高抵抗コレクタ領域３２
と前記ベース領域３３とが露出する基板主面を覆
うように第１導電型で高抵抗率のエピタキシヤル
成長層３７を形成すること、前記エピタキシヤル
成長層３７を貫通して前記ベース領域３３に達
し、且つ後記のエミツタ領域４０を直接又は間接
に環状に囲むように第２導電型のベース導出領域
３８を形成すること、前記ベース導出領域３８の
形成よりも後又は前に前記エピタキシヤル成長層
３７お表面側から導電型決定不純物を拡散又は注
入することによつて、前記ベース領域３３との間
に高抵抗率の前記エピタシキシヤル成長層３７が
非残存の状態であると共に前記ベース導出領域３
８との間に高抵抗率の前記エピタキシヤル成長層
３７が非残存の状態で前記ベース領域３３及びベ
ース導出領域３８によつて囲まれるように第１導
電型で低抵抗率のエミツタ領域４０を形成するこ
と、前記低抵抗コレクタ領域３１に接続されたコ
レクタ電極４５と前記ベース導出領域３８に接続
されたベース電極４６と、前記エミツタ領域４０
に接続されたエミツタ電極４７とを形成するこ
と、を具備した半導体装置の製造方法に係わるも
のである。なお、上記発明と後述の実施例と対応
関係を説明すると、低抵抗コレクタ領域は第１の
半導体領域３１、高抵抗コレクタ領域は第２の半
導体領域３２、ベース領域は第３の半導体領域３
３、ベース導電型領域は第５の半導体領域３８、
エミツタ領域は第７の半導体領域４０に対応す
る。

本願の第２番目の発明は、上記第１番目の発明
に係らるトランジスタを含む集積回路の製造方法
に係わるものであり、後述の実施例から明らかな
如き、第４の半導体領域３４を形成すること、第
６の半導体領域３９を形成すること、第６の半導
体領域３９で囲まれた領域中に半導体回路素子を
形成することを含む。

上記本発明によれば、トランジスタの活性領域
が半導体基板の表面から遠ざけられて形成される
ので、半導体基板の表面付近に発生し易い結晶欠
陥の悪影響が軽減され、トランジスタの耐圧特性
の劣化や製造歩留りの低下といつた不利益が減少
する。また、トランジスタのベース領域の不純物
濃度分布が通常のベース拡散型トランジスタと異
なるため、一定の電流増幅率を得ようとしたと
き、通常のベース拡散型トランジスタより広いベ
ース幅とすることが可能になる。このことは、電
流集中の緩和により破壊耐量の向上が可能である
ことを意味する。

以下、第５図〜第１１図を参照して本発明の実
施例に係わる集積回路の製造方法及び構造につい
て述べる。

第５図〜第１１図は半導体シリコン基板を使用
して電力用トランジスタを含む集積回路を形成す
る際の各工程に於ける断面を示すものである。ま
ず第５図に示す如く、厚さ約250μｍのN⁺型（第
１導電型）基板から成る第１の半導体領域３１の
上に、エピタキシヤル成長法により燐を軽くドー
プしたＮ型の第２の半導体領域３２を形成する。
この第１及び第２の半導体領域３１，３２は、集
積回路の基板としての働きを有する他、電力用ト
ランジスタのコレクタ領域としての働きも有す
る。なお領域３２の抵抗率に10〜15Ω・cmと高抵
抗率であり、厚さは約40μｍである。次に、領域
３２の電力用トランジスタを作成すべき部分に、
電力用トランジスタのベース領域となるＰ型（第
２導電型）の第３の半導体領域３３を形成する。
また、領域３２の複数の回路素子（通常はトラン
ジスタ、ダイオード、抵抗などの多数の回路素子
を形成するが、ここでは説明を簡略化するために
小信号トランジスタ１個と抵抗１個の簡単な例と
する。）を作成すべき部分にＰ型の第４の半導体
領域３４を形成する。領域３３と３４はＰ型不純
物である硼素を領域３２の表面より拡散して同時
に形成しており、表面不純物濃度は約５×
10¹⁶atoms／cm³、深さは約15μｍである。なお、
領域３３の真下の領域３１，３２及びこれらの周
辺領域が電力用トランジスタのコレクタ領域とな
る。

次に、第６図に示す如く、小信号トランジスタ
の埋込コレクタ領域となるN⁺型半導体領域３５
と抵抗の寄生もれ電流防止領域となるN⁺型半導
体領域３６を領域３４の中に形成する。領域３
５，３６はＮ型不純物であるアンチモンまたは砒
素を領域３４の表面より拡散して同時に形成して
おり、表面不純物濃度は約２×10¹⁹atoms／cm³、
深さは約5μｍである。

次に、第７図に示す如く、領域３２〜３６の上
にエピタキシヤル成長法により燐を軽くドープし
たＮ型のエピタキシヤル成長層３７を形成する。
このエピタキシヤル成長層３７の抵抗率は約10〜
15Ω・cmと高抵抗率であり、厚さは約20μｍであ
る。

次に、第８図に示す如く、電力用トランジスタ
のベース領域となる第３の半導体領域３３に連結
してベース引出し領域となるＰ型の第５の半導体
領域３８を領域３７の中に拡散によつて形成す
る。この領域３８は、エピタキシヤル成長層３７
の一部であるＮ型の島状半導体領域３７ａを環状
に包囲して、領域３７ａを電力用トランジスタの
コレクタ領域から絶縁分離（PN接合分離、以下
同じ）している。領域３８によつて囲まれた島状
半導体領域３７ａには後に工程で第９図に示す第
７の半導体領域４０が形成される。また、第４の
半導体領域３４と連結して分離領域となるＰ型の
半導体領域３９をエピタキシヤル成長層３７に形
成する。領域３９は、エピタキシヤル成長層３７
の内の複数の小信号半導体回路素子を作成すべき
Ｎ型の島状半導体領域３７ｂ，３７ｃを環状包囲
して、この部分を電力用トランジスタのコレクタ
領域から絶縁分離している。また、領域３９は複
数の島状半導体領域３７ｂ，３７ｃの相互間を絶
縁分離してもいる。領域３８，３９は、Ｐ型不純
物である硼素をエピタキシヤル成長層３７の表面
より拡散して同時に形成しており、表面不純物濃
度は約２×10¹⁹atoms／cm³、深さは約15μｍ（領
域３３，３４が上方に拡大するため、エピタキシ
ヤル成長層３７の厚さより浅くともよい）であ
る。

次に、第９図に示す如く、領域３７ａに電力用
トランジスタのエミツタ領域となるN⁺型の第７
の半導体領域４０を形成する。この領域４０はそ
の底面が領域３７ａと領域３３の境界面と一致す
るように形成されている。また領域４０と領域３
８の間には領域３７ａがわずかに残存している。
この例はマルチエミツタ構造で、領域３７ａおよ
び４０が複数個（図面では簡単化のため２個とし
た）形成されている。また、領域３７ｂに領域３
５に連結して小信号トランジスタのコレクタ引出
し領域となるN⁺型の半導体領域４１を形成する。
領域４０，４１はＮ型不純物である燐をエピタキ
シヤル層３７の表面より拡散して同時に形成して
おり、表面不純物濃度は約２×10²⁰atoms／cm³、
深さは約12μｍである。

次に、第１０図に示す如く、領域３７ｂに小信
号トランジスタのベース領域となるＰ型半導体領
域４２を形成する。また、領域３７ｃに抵抗領域
となるＰ型領域４３を形成する。領域４２，４３
はＰ型不純物である硼素をエピタキシヤル成長層
３７の表面より拡散して同時に形成しており、表
面不純物濃度は約５×10¹⁸atoms／cm³、深さは約
3μｍである。

次に、第１１図に示す如く、領域４２の表面よ
りＮ型不純物である燐を拡散して、領域４２に小
信号トランジスタのエミツタ領域となるN⁺型領
域４４を形成する。領域４４の表面不純物濃度は
約２×10²⁰atoms／cm³、深さは約1.5μｍである。
次に、第１の半導体領域３１に電力用トランジス
タのコレクタ電極４５、第５の半導体領域３８に
電力用トランジスタのベース電極４６、第６の半
導体領域４０に電力用トランジスタのエミツタ電
極４７、小信号トランジスタのエミツタ、ベー
ス、コレクタの各電極４８，４９，５０及び抵抗
の電極５１，５２をアルミニウムの蒸着によりそ
れぞれ形成する。半導体基板の表面はSiO₂膜５
３で被覆し保護されている。なお、第５図〜第１
０図では、選択拡散のマスクなどに使用するため
に形成されているSiO₂膜が省略されている。ま
た第１１図では、半導体集積回路内部の各素子を
接続する配線電極が省略されている。

ここで、第７の半導体領域４０の形成について
説明を加える。この実施例では、領域４０の底面
が領域３７ａと領域３３の境界面と一致してい
る。しかし、更に大きい電流増幅率を得たい場合
等に於いては、第１４図に示す領域４０の底面が
上記境界面を越えて領域３３の底面にもつと接近
するように、更に深い拡散を行つてもよい。また
反対に、第１５図に示す如く領域４０の底面が領
域３７ａ内に留まるように、もつと浅い拡散を行
うことも考えられる。この場合、エミツタ領域が
N⁺−Ｎ構造となり、LECトランジスタ（Low
Emitter Concentration Transistor、例えば特
公昭54−37797参照）として知られる構造となる。
しかし、LECトランジスタ構造にすると、N⁺型
領域４０とＮ型領域３７ａとの境界位置が結晶性
の悪いエピタキシヤル層３７の表面に近付き、本
発明の目的を達成するとができなくなる。また、
第１１図の本発明に従う電力用トランジスタの場
合には例えば約50の電量増幅率h_FEを得ることが
可能であるが、第１５図の構造の電力用トランジ
スタの場合の電流増幅率h_FEは約10になる。

一方、上記実施例では領域４０と領域３８の間
に領域３７ａを残存させた。このようにすると、
ベース引出し領域とエミツタ領域がＰ−Ｎ−N⁺
構造を形成し、Ｎ形領域である領域３７ａの残存
幅を選ぶことによつて、エミツタ・ベース電圧
V_EBOを調整することが出来る。即ち、領域３７ａ
の残存幅を大きく選べば、V_EBOを100V以上にす
ることも可能である。勿論、V_EBOが数Ｖもあれば
足りる場合には、第１６図に示す如く領域３７ａ
の残存幅を零として領域４０と領域３８が直接に
接するようにしてもよい。こうすれば、エミツタ
領域の面積が大となり、電流容量の大きくでき
る。また領域３７ａをすべて領域４０に変換し、
更に領域３３，３８の中まで領域４０が入り込む
ようにすることも可能である。

上述のような半導体集積回路を構成することに
よつて次の利点が得られる。

(a) 電力用トランジスタの活性領域は、ダブルエ
ピタキシヤル領域の１層目である第２の半導体
領域３２に主として形成され、最終的に表面領
域になるダブルエピタキシヤル領域の２層目で
あるエピタキシヤル成長層３７の表面から遠ざ
けられて形成されている。従つて、エピタキシ
ヤル成長層３７、特にその表面領域に多く発生
してしまう結晶欠陥が電力用トランジスタの耐
圧劣化とこれに基づく製造歩留りの低下といつ
た不利益に結びつく確率が大幅に減少した。そ
の結果、電力用高耐圧トランジスタを含む半導
体集積回路を製造歩留りよく製造することが可
能となつた。

(b) 電力用トランジスタに於ける領域３３から成
るベース領域のベース幅は、一定の電流増幅率
を得ようとしたとき、通常のベース拡散型トラ
ンジスタと比べて、広くなる。ベース幅が広い
とベース領域を流れる電流の集中が起こり難い
ので、電力用トランジスタの破壊耐量が向上す
る。これを第１２図及び第１３図を参照して説
明する。第１２図及び第１３図はエミツタ領域
とベース領域とコレクタ領域とに於けるドナー
とアクセプタとの差の絶対値に対応する不純物
濃度の分布を線Ｅ，Ｂ，Ｃで示すものである。
本発明に係る電力用トランジスタの不純物濃度
分布を定性的に示す第１２図に於いて、L₀は
領域４１の表面、L₁は領域４０と領域３３の
境界、L₂は領域３２と領域３７との境界、L₃
は領域３３と領域３２との境界であり、L₀〜
L₁がエミツタ領域、L₁〜L₃がベース領域、L₃
よりも右側がコレクタ領域である。また従来の
ベース拡散型電力用トランジスタの不純物濃度
分布を示す第１３図に於いて、L₀はエミツタ
領域の表面、L₁はエミツタ領域とベース領域
との境界、L₂はベース領域とコレクタ領域と
の境界を示す。第１２図の本発明に係わる電力
用トランジスタでは、ベース領域の不純物濃度
分布は当初破線Ｓのようであるが、その後の熱
処理につて不純物の拡散がかなり進行して、実
線Ｂのようになる。即ち不純物の再分布により
ベース領域の不純物濃度がエミツタ領域側で大
幅に低くなる。これに対して、第１３図の従来
の電力用トランジスタではベース領域が半導体
基板の表面からの不純物拡散により形成されて
いるので、その後の熱処理による分布の変化は
わずかである。従つて、ベース領域の不純物濃
度は比較的高い。

第１２図に示すように再分布でベース領域の
不純物濃度が低くなると、注入効率および単位
長当りの輸送効率が高まる。このため、ベース
幅L₁〜L₃を広く設計しても、電流増幅率が低
下せず、十分な電流増幅率が得られる。勿論、
ベース幅を通常のベース拡散型トランジスタ並
みに狭くすれば、極めて大きい電流増幅率を有
する電力用トランジスタを得ることが出来る。

(c) 電力用トランジスタのエミツタ・ベース電圧
V_EBOを、Ｎ型の領域３７ａの残存幅を選ぶこと
によつて、広範囲に制御できる。必要なら、
V_EBOの大きな電力用トランジスタを容易に作成
することが出来る。

(d) 第５図〜第１１図で説明した製造方法では領
域３３と３４、領域３８と３９、領域４０と４
１を同時に形成するので、半導体集積回路を合
理的に製造することが可能になる。

以上、実施例について説明したが、本発明はこ
の実施例に限定されることなく、本発明の趣旨を
逸脱しない範囲で種々の変更が可能である。例え
ば、電力用トランジスタを、くし形のシングルエ
ミツタ構造としたり、ダーリントン接続された２
個のトランジスタとしてもよい。また不純物を拡
散して形成した領域を、イオン注入法またはイオ
ン注入法と拡散の組合せで不純物をドープして形
成するようにしてもよい。また各領域の抵抗率や
不純物濃度およい寸法等を所望の特性に応じて
種々変更してもよい。また、電力用トランジスタ
のコレクタ高抵抗領域となる第２の半導体領域３
２はエピタキシヤル成長法で形成するのが普通
で、この場合に本発明の効果が顕著である。しか
し、高抵抗率の半導体基板に電力用トランジスタ
のコレクタ低抵抗領域となる第１の半導体領域３
１を拡散により形成して残部を第２の半導体領域
３２としても本発明の効果は十分に発揮される。
また各領域の形成順序を必要に応じて種々変えて
も差支えない。またトランジスタのみの製造にも
適用可能である。

【図面の簡単な説明】

第１図、第２図、第３図、及び第４図は、従来
の集積回路の各製造工程の状態を示す断面図であ
る。第５図、第６図、第７図、第８図、第９図、
第１０図、及び第１１は本発明の１実施例に係わ
る集積回路の各製造工程の状態を示す断面図であ
る。第１２図は第１１図の集積回路の電力用トラ
ンジスタ部分の不純物分布図である。第１３図は
従来のベース拡散型電力用トランジスタの不純物
分布図である。第１４図、第１５図、及び第１６
図は変形例を示す断面図である。 尚図面に用いられている符号に於いて、３１は
第１の半導体領域、３２は第２の半導体領域、３
３は第３の半導体領域、３４は第４の半導体領
域、３７はエピタキシヤル成長層、３８は第５の
半導体領域、３９は第６の半導体領域、４０は第
７の半導体領域である。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型の低抵抗コレクタ領域３１と前記
   低抵抗コレクタ領域３１に隣接する第１導電型の
   高抵抗コレクタ領域３２とを有する基板を用意す
   ること、 第１導電型とは反対の第２導電型のベース領域
   ３３を、その一部が前記高抵抗コレクタ領域３２
   で囲まれるように前記高抵抗コレクタ領域３２内
   に形成すること、 前記高抵抗コレクタ領域３２と前記ベース領域
   ３３とが露出する基板主面を覆うように第１導電
   型で高抵抗率のエピタキシヤル成長層３７を形成
   すること、 前記エピタキシヤル成長層３７を貫通して前記
   ベース領域３３に達し、且つ後記のエミツタ領域
   ４０を直接又は間接に環状に囲むように第２導電
   型のベース導出領域３８を形成すること、 前記ベース導出領域３８の形成よりも後又は前
   に前記エピタキシヤル成長層３７の表面側から導
   電型決定不純物を拡散又は注入することによつ
   て、前記ベース領域３３との間に高抵抗率の前記
   エピタシキシヤル成長層３７が非残存の状態であ
   ると共に前記ベース導出領域３８との間に高抵抗
   率の前記エピタキシヤル成長層３７が残存又は非
   残存の状態で前記ベース領域３３及びベース導出
   領域３８によつて囲まれるように第１導電型で低
   抵抗率のエミツタ領域４０を形成すること、 前記低抵抗コレクタ領域３１に接続されたコレ
   クタ電極４５と前記ベース導出領域３８に接続さ
   れたベース電極４６と、前記エミツタ領域４０に
   接続されたエミツタ電極４７とを形成すること、 を具備した半導体装置の製造方法。 ２ 前記基板を用意することは、前記低抵抗コレ
   クタ領域３１に前記高抵抗コレクタ領域３２とし
   てエピタキシヤル成長層を設けた基板を用意する
   ことである特許請求の範囲第１項記載の半導体装
   置の製造方法。 ３ 前記エミツタ領域４０を形成することは、前
   記ベース導出領域３８で分離された第１の導電型
   で低抵抗率の複数のエミツタ領域を形成すること
   である特許請求の範囲第１項又は第２項記載の半
   導体装置の製造方法。 ４ 第１導電型で低抵抗率の第１の半導体領域３
   １と前記第１の半導体領域３１に隣接する第１導
   電型で高抵抗率の第２の半導体領域３２とを有す
   る基板を用意すること、 第１導電型とは反対の第２導電型の第３の半導
   体領域３３を、その一部が前記第２の半導体領域
   ３２で囲まれるように前記第２の半導体領域３２
   内に形成し、同時に 第２導電型の第４の半導体領域３４を、その一
   部が前記第２の半導体領域３２で囲まれ且つ前記
   第３の半導体領域３３と分離された状態に前記第
   ２の半導体領域３２内に形成すること、 少なくとも前記第２の半導体領域３２と前記第
   ３の半導体領域３３と前記第４の半導体領域３４
   とが露出する基板主面を覆うように第１導電型で
   高抵抗率のエピタキシヤル成長層３７を形成する
   こと、 前記エピタキシヤル成長層３７を貫通して前記
   第３の半導体領域３３に達し、且つ後記の第７の
   半導体領域４０を直接又は間接に環状に囲むよう
   に第２導電型の第５の半導体領域３８を形成し、
   同時に前記エピタキシヤル成長層３７を貫通して
   前記第４の半導体領域３４に達し、且つ前記エピ
   タキシヤル成長層３７の一部を環状に囲むように
   第２導電型の第６の半導体領域３９を形成するこ
   と、 前記第５及び第６の半導体領域３８，３９の形
   成よりも後又は前に前記エピタキシヤル成長層３
   ７の表面側から導電型決定不純物を拡散又は注入
   することによつて、前記第３の半導体領域３３と
   の間に高抵抗率の前記エピタキシヤル成長層３７
   が非残存の状態であると共に前記第５の半導体領
   域３８との間に高抵抗率の前記エピタキシヤル成
   長層３７が残存又は非残存の状態で前記第３及び
   第５の半導体領域３３，３８によつて囲まれるよ
   うに第１導電型で低抵抗率の第７の半導体領域４
   ０を形成すること、 前記第７の半導体領域４０の形成と同時又は別
   に、前記第６の半導体領域３９で囲まれた領域中
   に半導体回路素子を形成すること、 前記第１の半導体領域３１に接続された電力用
   トランジスタのコレクタ電極４５と前記第５の半
   導体領域３８に接続された前記電力用トランジス
   タのベース電極４６と、前記第７の半導体領域４
   ０に接続された前記電力用トランジスタのエミツ
   タ電極４７とを形成すること、 を具備した半導体装置の製造方法。 ５ 前記基板を用意することは、前記第１の半導
   体領域３１に前記第２の半導体領域３２としてエ
   ピタキシヤル成長層を設けた基板を用意すること
   である特許請求の範囲第４項記載の半導体装置の
   製造方法。 ６ 前記第７の半導体領域４０を形成すること
   は、前記第５の半導体領域３８で分離された第１
   の導電型で低抵抗率の複数の領域を形成すること
   である特許請求の範囲第４項又は第５項記載の半
   導体装置の製造方法。