JPH022664A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH022664A
JPH022664A JP63322214A JP32221488A JPH022664A JP H022664 A JPH022664 A JP H022664A JP 63322214 A JP63322214 A JP 63322214A JP 32221488 A JP32221488 A JP 32221488A JP H022664 A JPH022664 A JP H022664A
Authority
JP
Japan
Prior art keywords
region
transistor
control circuit
power transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63322214A
Other languages
English (en)
Other versions
JP2677644B2 (ja
Inventor
Raffaele Zambrano
ラファエレ・ザンブラーノ
Salvatore Musumeci
サルバトーレ・ムスメチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics SRL
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL, SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics SRL
Publication of JPH022664A publication Critical patent/JPH022664A/ja
Application granted granted Critical
Publication of JP2677644B2 publication Critical patent/JP2677644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は同一チップに集積化した制御回路の少なくとも
１個のトランジスタおよび少なくとも１個ノハワートラ
ンジスタを具えるモノリシック半導体装置の製造方法に
関するものである。
バーチカルタイプの高電圧パワートランジスタと制御回
路を同一のチップに集積化することによって、各別の素
子を用いる場合よりも著しくコンパクトで効率の良い半
導体装置を得ることができる。
上述した半導体装置においては、水平分離領域の下側マ
ージンとその下方にある基板との間の距離は、装置の動
作電圧に依存する成る限界値ｄよりも短くすることはで
きない。一方、パワー段の電流量（ｃｕｒｒｅｎｔ　ｒ
ａｔｉｎｇ）はコレクタの厚さの減少に比例して増大す
ることになり、したがって厚さが動作電圧で決まる最小
値ｄまで薄くなったときに電流量は許容し得る最大値と
なる。したがって、水平分離領域の接合深さとパワート
ランジスタのベースの接合深さが等しくなるように装置
を構成するのが好適である。
上述した問題を解決するための方法が米国特許第４．２
３９．５５８号明細書に開示されているが、集積化され
た制御回路のトランジスタのベースおよびエミッタ領域
に不純物を高濃度で添加するため、集積化された制御回
路のトランジスタの接合およびこのトランジスタのコレ
クタと水平分離領域との間の接合の相対破壊電圧が低下
する欠点がある。
本発明の目的はこのような欠点を除去し、パワートラン
ジスタの電流量を最大とすることができるとともに集積
化された制御回路の動作電圧を最大とすることができる
半導体装置を製造する方法を提供しようとするものであ
る。
この目的を達成するために、本発明の製造方法は、同一
のチップに集積された制御回路の少なくとも１個のトラ
ンジスタと少なくとも１個のパワートランジスタを具え
るモノリシック半導体装置を製造する方法であって、 第１導電型の半導体基体（１１）の上に、同じく第１導
電型の半導体層（２２）をエピタキシャル成長する工程
と、 前記半導体層（２２）の表面に第２導電型の不純物を拡
散させて、パワートランジスタのベース領域を構成する
第２導電型の第１半導体領域（２３）と、パワートラン
ジスタに対する集積化された制御回路の水平分離領域を
構成する第２導電型の第２半導体領域（２４）とを同時
に形成する工程と、前記第１および第２の半導体領域（
２３および２４）の表面に第１導電型の不純物を拡散さ
せて、それぞれパワートランジスタのエミッタ領域およ
び集積化された制御回路のトランジスタの埋込コレクタ
領域を構成する２個の領域り２５および２６）を同時に
形成する工程と、 次に浅い拡散を行なって、集積化された制御回路のトラ
ンジスタのベース領域（１５）およびエミッタ領域（１
６）を形成する工程と、 前記パワートランジスタの水平分離領域　（２４）およ
びベース領域（２３）の表面（１２）にそれぞれ接続領
域（２１および１９）を同時拡散により形成する工程と
、 前記パワートランジスタのエミックＩ域（２５）および
集積化された制御回路のトランジスタの埋込コレクタ領
域（２６）に対する高濃度不純物添加領域（１３）およ
び（１４）を同時拡散により形成する工程とを具えるも
のにおいて、 集積化された制御回路のトランジスタのベース領域（１
５）およびエミッタ領域（１６）、接続領域（２１＞。
（１９）および高濃度不純物添加領域（１３）および（
１４）を形成する以前に、第１導電型の半導体層（２７
）をエピタキシャル成長させることを特徴とするもので
ある。
第１図に示す従来の集積回路において、Ｃ，ＥおよびＢ
は集積化された制御回路の低電圧ｎｐｎトランジスタの
コレクタ、エミッタおよびベース電極をそれぞれ表わし
、ＣＰ、ＥＰおよびＢ、は高電圧ｎｐｎパワートランジ
スタのコレクタ、エミッタおよびベース電極をそれぞれ
表わす。このような集積回路では領域１および３で構成
されるＰ型絶縁分離領域が最低電位点に接続される場合
には適正に動作する。
このような仮定に基づいて第２図に示す等価回路を見る
と明らかなように、絶縁分離領域１および３をアノード
とし、パワートランジスタのコレクタ領域７をカソード
とするダイオードは逆バイアスされ、その結果、集積化
された制御回路の素子は互いに絶縁分離されるとともに
パワー段からも絶縁分離されることになる。このような
状況下で装置は適正に動作することになる。しかしなが
ら、絶縁分離領域１の下側マージンと基板４との間の距
離ｄはパワートランジスタのベース領域９の下側マージ
ンと基板４との間の距離ｌよりも短くなっている。その
結果、上述したダイオードの破壊電圧がパワートランジ
スタの破壊電圧よりも低くなり、したがって装置のピー
ク動作電圧が後者の破壊電圧ではなく前者の破壊電圧に
よって決まってしまうことになる。装置を設計するに当
たっては所望のピーク電圧が得られるように厚さｄを設
定しなければならない。一方、パワー段の電流量はコレ
クタの厚さ、したがって距離βに反比例することになる
。この電流量はパワートランジスタのベースの接合深さ
と水平方向に延在する絶縁分離領域１の接合深さの差ｓ
　（＝β−ｄ）によって規定されるので、この差を最小
に（できれば零に）する必要がある。このようにするた
めには、拡散時間および／または拡散温度を増大させて
パワートランジスタのベースの接合を深くすることが考
えられるが、このようにすると以下のような２つの問題
が生ずることになる。
１）　水平方向に延在する絶縁分離領域１内に含まれて
いるｎ型不純物は、埋込領域２内に存在するｎ型不純物
よりも早く表面８まで到達するので、ｎｐｎトランジス
タのコレクタ領域が持つべき導電型とは反対の導電型を
有する「見せかけ（ｐｈａｎｔｏｍ）　Ｊの層が形成さ
れる恐れがある。
２）　埋込層２内に含まれているｎ型不純物が表面８に
到達し、低電圧ｎｐｎ）ランジスタのベース領域５のプ
ロフィルを変えてしまう恐れがあり、最悪の場合にはエ
ミッタ領域６とコレクタ領域２とが短絡してしまう恐れ
がある。
さらに、エピタキシャル層２０の厚さを薄くすることも
考えられるが、この解決策によっても上述した第２の問
題と同じ欠点が生ずる恐れがあり、いずれにしても集積
化された制御回路の素子の動作電圧を引き下げることに
なる。
上述した問題を解決する他の方法が米国特許第４、２３
９．５５８号明細書に開示されている。この従来の装置
の構成を第３図に示す。しかしながら、このような従来
の装置でも多くの問題があり、特に重大な問題は集積化
された制御回路が動作できる電圧が制限されてしまうこ
とである。
第３図に示す従来の装置のパワートランジスタのエミッ
タ領域３５、ベース領域３１およびエピタキシャルコレ
クタ領域３３に沿って切った断面における種々の不純物
の濃度プロフィルを第４図に模式的に示す。ここで濃度
Ｃ８は対数目盛で示し、チップ表面３８からの種々の領
域までの距離（深さ）を横軸Ｐ、にプロットして示す。
曲線ＥＰＢＰおよびＣＰは、トランジスタのそれぞれエ
ミッタ、ベースおよびコレクタエピタキシャル領域の不
純物濃度のプロフィルを示すものである。所望のエミッ
タ効率を得るためには、曲線ＢＰの表面３８ての濃度は
曲線ＢＰの表面濃度よりも約２桁すなわち約１０２倍も
大きくする必要があり、またＢＰはＣＰよりも約３桁、
すなわち約１０３倍も大きくしてドレイン領域がコレク
タエピタキシャル領域にまでほぼ達するようにする必要
がある（このことは高いアーリー電圧を得るとともにパ
ンチスルーを抑止するために必要である）。そのように
すると、コレクタエピタキシャル領域の不純物濃度は１
０１４原子／　ａｍ　３（約１０００ボルト以上の破壊
電圧を得るために必要な値）となり、曲線ＢＰおよびＢ
Ｐの表面濃度はそれぞれ１０１９および１０１７原子／
Ｃｍ３程度とする必要がある。
再び第３図に戻って説明すると、集積化された制御回路
のトランジスタのベース領域３６はコレクタ領域３４よ
りも高い不純物濃度を有し、エミッタ領域３７よりも低
い不純物濃度を有する必要がある。この制御回路のトラ
ンジスタのコレクタ領域はパワートランジスタのエミッ
タ領域と同時に形成されるため、集積化された制御回路
のトランジスタのベースおよびエミッタ領域の不純物濃
度はきわめて高くする必要があり、当該不純物の固溶限
界に近くする必要がある。
第５図の曲線Ｅ、Ｂ、Ｃ，Ｉおよびｃｐは、集積化され
た制御回路のトランジスタのエミッタ、ベースおよびコ
レクタ領域に沿う不純物濃度並びに水平方向に延在する
絶縁分離領域３２およびコレクタエピタキシャル領域３
３に沿う不純物濃度のプロフィルを示すものである。
上述したように不純物濃度を高くすることによって、集
積化された制御回路のトランジスタのエミッターベース
およびベースコレクタ接合並びにコレクタと水平分離領
域との間の接合の破壊電圧は著しく低くなってしまう。
不純物濃度を低くすることによってこれらの破壊電圧を
高くすることができるが、このようにすると直ちに特性
が劣化してしまう。
本発明は上述した問題を解決するもので、第６図に示す
ように水平分離領域および埋込領域をパワートランジス
タのベースおよびエミッタとしてそれぞれ用いるととも
に、前記の２つの拡散領域と、集積化された制御回路の
トランジスタのベースおよびエミッタを構成するのに必
要な領域との間にｎ型のエピタキシャル成長層（第６図
の層１７）を介挿するものである。第６図において、第
１図に示した部分と同様の部分は同じ符号を付けて示し
た。
本発明による特徴の一つはβ＝ｄとなることである。そ
の理由は、パワートランジスタのベースと水平分離領域
は同じ拡散工程で形成するためである。したがって、装
置の電流歯は動作電圧を固定すれば最大値に保たれるこ
とになる。次に本発明による構造によって、従来装置（
特に第３図に示す装置）の欠点がどのようにして解消さ
れるのかを第７図および８図を参照して説明する。
第７図は第６図に示す本発明による半導体装置の、集積
化された制御回路のトランジスタのエミッタ領域１６、
ベース領域１５およびコレクタ領域２６並びに水平分離
領域２４およびパワートランジスタのエピタキシャルコ
レクタ領域２２に沿って切った不純物濃度のプロフィル
を示し、第８図はパワートランジスタのエミッタ領域１
３および２５、ベース領域２３およびエピタキシャルコ
レクタ領域２６の不純物濃度プロフィルを示すものであ
る。
水平分離領域および埋込領域の製造後、集積化された制
御回路のトランジスタのベースおよびエミッタ領域を形
成するための拡散前にエピタキシャル成長を行う限りは
、パワートランジスタおよび制御回路のトランジスタの
エミッタ、ベースおよびコレクタの不純物濃度の比は満
足すべきものとなる。このエピタキシャル層は２対の高
不純物添加領域を分離しているので（第７図参照）、集
積化された制御回路は十分に高い電圧で動作するように
なる。また、パワートランジスタのエミッタおよびベー
ス領域は埋設されているので、これらは高不純物濃度の
領域を介して表面に接続してベースおよびエミッタの直
列抵抗を低くする必要がある。この目的のために、分離
領域（ベース領域１９）および沈降領域（エミッタ領域
１３）を形成するが、これらの領域は、単に別個のホト
マスクレイアウトを利用するだけで、製造工程を変更す
ることなく製造することができる。
次に本発明による製造方法の一実施例を説明する。
高不純物濃度（１０１９原子／Ｃｍ３より高い）のｎ゛
型型詰結晶シリコン基板１１上に不純物濃度が約１０１
４原子／Ｃｍ’のｎ−型エピタキシャル層２２を成長さ
せる。通常の酸化、ホトマスキング、イオン注入および
拡散技術を利用して集積化された制御回路の水平分離領
域とｎｐｎパワートランジスタのベースをそれぞれ構成
する表面不純物濃度が約５・１０１６原子／ａｍ３の２
個のｐ゛型領領域２３よび２４を形成する（第９図）。
通常の酸化、ホトマスキング、イオン注入および拡散技
術を利用して、前記の領域２３および２４内に表面ドー
パント濃度が２・１０１９原子／ｃｍ’の２個のｎ゛型
の領域２５および２６を形成する。
これらの領域２５および２６はパワートランジスタのエ
ミッタ領域および集積化された制御回路のｎｐｎ）ラン
ジスタの埋込層を構成するものである（第１０図）。
次に、新たなエピタキシャル成長を行い、１０１４原子
／ｃｍ３の一定のドーパント濃度を有し、チップの全表
面上に延在するｎ型のエピタキシャルＵ１７を形成する
。さらに、通常の酸化、ホトマスキング、イオン注入お
よび拡散技術を駆使して表面不純物濃度が１０１８原子
／ｃｍ’のｐ゛型領領域１９よび２１をチップ表面から
領域２３および２４に達するように形成する（第１１図
）。領域２１は集積化された制御回路の種々の領域を相
互に分離するとともにこの制御回路自体をパワー段から
分離するためのバーチカル分離領域を構成するものであ
り、また、不純物を高濃度に添加した領域１９によって
パワートランジスタのベース領域を表面に電気的に接続
することができる。
次に、表面不純物濃度が２・１０１ｓ原子／ａｍ３のｎ
゛型の高不純物濃度領域１３および１４を形成する。こ
れらの領域の目的はパワートランジスタのエミッタおよ
び低電圧トランジスタのコレクタの直列抵抗を低減する
ものである（第１２図）。
さらに、公知の技術を用いてｎｐｎ低電圧トランジスタ
のベース領域１５およびエミッタ領域１６を形成しく第
１３図）、コンタクトホール（絶縁層１０に形成したコ
ンタクトホールを参照）を形成し、金属コーティングお
よびホトマスキング技術を用いて種々の素子を相互接続
する（金属コーティング１８を参照）。パワートランジ
スタのコレクタ電極端子はチップの裏面に設けるが、そ
れ以外の種々の素子の電極端子はチップの前面に設ける
。
上述したところは本発明の製造方法の一例を示したもの
であり、種々の変更や変形を加えることができることは
明らかである。例えばエピタキシャル層１７は、イタリ
ア特許願第６６１３Ａ／８６号に記載されている２重成
長法を用いて形成することもできる。また、パワートラ
ンジスタのベースおよび分離領域の境界領域を同一導電
型の他の領域で囲むこともできる。
【図面の簡単な説明】 第１図は既知のモノリシック半導体装置の代表的構成を
示す断面図、 第２図は第１図に示すパワートランジスタおよび分離領
域の等価回路図、 第３図はパワートランジスタのベース接合と水平分離領
域の下側マージンの深さを等しくした既知の半導体装置
の構成を示す断面図、 第４図は第３図に示すパワートランジスタのエミッタ、
ベースおよびコレクタ領域に沿う不純物濃度プロフィル
を示すグラフ、 第５図は第３図に示す集積化された制御回路のエミッタ
、ベースおよびコレクタ領域並びにパワートランジスタ
の水平分離領域およびコレクタに沿う不純物濃度プロフ
ィルを示すグラフ、第６図は本発明による半導体装置の
一実施例の構成を示す断面図、 第７図は第６図に示す集積化された制御回路のトランジ
スタのエミッタ、ベースおよびコレクタ領域並びにパワ
ートランジスタの水平分離領域およびエピタキシャルコ
レクタに沿う不純物濃度プロフィルを示すグラフ、 第８図は第６図に示すパワートランジスタのエミッタ、
ベースおよびエピタキシャルコレクタ領域に沿う不純物
濃度プロフィルを示すグラフ、第９図、第１０図、第１
１図、第１２図および第１３図は本発明による半導体装
置の製造方法の一実施例の順次の工程における構造を示
す断面図である。 １１・・・半導体基板 ２２・・・エピタキシャル半導体層 ２３・・・ベース領域　　　２４・・・水平分離領域５
・・・エミッタ領域　　２６・・・コレクタ領域９，２
１・・・接続領域 ３．１４・・・高濃度不純物添加領域 ５・・・ベース領域　　　１６・・・エミッタ領域７・
・・エピタキシャル半導体層

Claims (1)

  1. 【特許請求の範囲】 １、同一のチップに集積された制御回路の少なくとも１
    個のトランジスタと少なくとも１個のパワートランジス
    タを具えるモノリシック半導体装置を製造する方法であ
    って、 第１導電型の半導体基体（１１）の上に、同じく第１導
    電型の半導体層（２２）をエピタキシャル成長する工程
    と、 前記半導体層（２２）の表面に第２導電型の不純物を拡
    散させて、パワートランジスタのベース領域を構成する
    第２導電型の第１半導体領域（２３）と、パワートラン
    ジスタに対する集積化された制御回路の水平分離領域を
    構成する第２導電型の第２半導体領域（２４）とを同時
    に形成する工程と、 前記第１および第２の半導体領域（２３および２４）の
    表面に第１導電型の不純物を拡散させて、それぞれパワ
    ートランジスタのエミッタ領域および集積化された制御
    回路のトランジスタの埋込コレクタ領域を構成する２個
    の領域（２５および２６）を同時に形成する工程と、次
    に浅い拡散を行なって、集積化された制 御回路のトランジスタのベース領域（１５）およびエミ
    ッタ領域（１６）を形成する工程と、前記パワートラン
    ジスタの水平分離領域 （２４）およびベース領域（２３）の表面（１２）にそ
    れぞれ接続領域（２１および１９）を同時拡散により形
    成する工程と、 前記パワートランジスタのエミッタ領域 （２５）および集積化された制御回路のトランジスタの
    埋込コレクタ領域（２６）に対する高濃度不純物添加領
    域（１３）および（１４）を同時拡散により形成する工
    程とを具えるものにおいて、集積化された制御回路のト
    ランジスタのベ ース領域（１５）およびエミッタ領域（１６）、接続領
    域（２１）、（１９）および高濃度不純物添加領域（１
    ３）および（１４）を形成する以前に、第１導電型の半
    導体層（２７）をエピタキシャル成長させることを特徴
    とする半導体装置の製造方法。 ２、請求項１記載の製造方法において、前記集積化され
    た制御回路のベース領域（１５）を前記半導体層（２７
    ）の表面（１２）から前記トランジスタのコレクタ領域
    となる埋込領域（２６）まで延在させることを特徴とす
    る半導体装置の製造方法。 ３、請求項１または２記載の製造方法によって製造した
    モノリシック半導体装置。
JP63322214A 1987-12-22 1988-12-22 半導体装置およびその製造方法 Expired - Fee Related JP2677644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT06630/87A IT1217322B (it) 1987-12-22 1987-12-22 Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
IT6630A/87 1987-12-22

Publications (2)

Publication Number Publication Date
JPH022664A true JPH022664A (ja) 1990-01-08
JP2677644B2 JP2677644B2 (ja) 1997-11-17

Family

ID=11121612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63322214A Expired - Fee Related JP2677644B2 (ja) 1987-12-22 1988-12-22 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US4965215A (ja)
EP (1) EP0322040B1 (ja)
JP (1) JP2677644B2 (ja)
DE (1) DE3880996T2 (ja)
IT (1) IT1217322B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
IT1234252B (it) * 1989-06-16 1992-05-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente un circuito di comando e uno stadio di potenza a flusso di corrente verticale integrati in modo monolitico nella stessa piastrina e relativo processo di fabbricazione
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
EP0441635B1 (en) * 1990-02-09 1995-05-24 Canon Kabushiki Kaisha Ink jet recording system
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
IT1246759B (it) * 1990-12-31 1994-11-26 Sgs Thomson Microelectronics Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.
EP0555496B1 (en) * 1991-07-03 1997-03-26 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Lateral bipolar transistor structure including an integrated control circuit and integrated power transistor and associated manufacturing process
IT1252102B (it) * 1991-11-26 1995-06-02 Cons Ric Microelettronica Dispositivo monolitico a semiconduttore a struttura verticale con transistore di potenza a base profonda e emettitore a dita avente resistenze di ballast
DE69331052T2 (de) * 1993-07-01 2002-06-06 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
EP0632505B1 (en) * 1993-07-01 1997-10-01 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno A vertical bipolar power transistor with buried base and interdigitated geometry
KR0171128B1 (ko) * 1995-04-21 1999-02-01 김우중 수직형 바이폴라 트랜지스터
EP0809294B1 (en) 1996-05-21 2002-01-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Power semiconductor device structure with vertical PNP transistor
EP0810662A1 (en) * 1996-05-29 1997-12-03 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno An integrated device in an "emitter switching" configuration and with a cellular structure
EP0837507B1 (en) 1996-10-18 2004-08-18 STMicroelectronics S.r.l. A bipolar power transistor with buried base and interdigitated geometry
EP0878848A1 (en) * 1997-05-16 1998-11-18 STMicroelectronics S.r.l. Vertical bipolar semiconductor power transistor with an interdigitised geometry, with optimisation of the base-to-emitter potential difference
IT1298516B1 (it) * 1998-01-30 2000-01-12 Sgs Thomson Microelectronics Dispositivo elettronico di potenza integrato su un materiale semiconduttore e relativo processo di fabricazione
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6451655B1 (en) 1999-08-26 2002-09-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
US6495423B1 (en) * 1999-08-26 2002-12-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising edge protection structures having a limited planar dimension
JP4508606B2 (ja) * 2003-03-20 2010-07-21 株式会社リコー 複数種類のウエルを備えた半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558070A (en) * 1978-07-03 1980-01-21 Mitsubishi Electric Corp Manufacture of semiconductor
JPS61117860A (ja) * 1984-09-21 1986-06-05 エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− モノリシツク集積電力半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3481801A (en) * 1966-10-10 1969-12-02 Frances Hugle Isolation technique for integrated circuits
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
US4032372A (en) * 1971-04-28 1977-06-28 International Business Machines Corporation Epitaxial outdiffusion technique for integrated bipolar and field effect transistors
DE2351985A1 (de) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
US4233618A (en) * 1978-07-31 1980-11-11 Sprague Electric Company Integrated circuit with power transistor
NL8006827A (nl) * 1980-12-17 1982-07-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
FR2523370B1 (fr) * 1982-03-12 1985-12-13 Thomson Csf Transistor pnp fort courant faisant partie d'un circuit integre monolithique
EP0093304B1 (en) * 1982-04-19 1986-01-15 Matsushita Electric Industrial Co., Ltd. Semiconductor ic and method of making the same
US4641172A (en) * 1982-08-26 1987-02-03 Mitsubishi Denki Kabushiki Kaisha Buried PN junction isolation regions for high power semiconductor devices
EP0116654B1 (de) * 1983-02-12 1986-12-10 Deutsche ITT Industries GmbH Verfahren zum Herstellen von bipolaren Planartransistoren
EP0144865B1 (en) * 1983-12-05 1991-06-26 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
IT1214808B (it) * 1984-12-20 1990-01-18 Ates Componenti Elettron Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558070A (en) * 1978-07-03 1980-01-21 Mitsubishi Electric Corp Manufacture of semiconductor
JPS61117860A (ja) * 1984-09-21 1986-06-05 エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− モノリシツク集積電力半導体装置

Also Published As

Publication number Publication date
IT1217322B (it) 1990-03-22
US4965215A (en) 1990-10-23
IT8706630A0 (it) 1987-12-22
DE3880996T2 (de) 1993-10-07
EP0322040A2 (en) 1989-06-28
EP0322040B1 (en) 1993-05-12
DE3880996D1 (de) 1993-06-17
JP2677644B2 (ja) 1997-11-17
EP0322040A3 (en) 1990-02-07

Similar Documents

Publication Publication Date Title
JP2677644B2 (ja) 半導体装置およびその製造方法
JP2501602B2 (ja) モノリシック高電圧半導体デバイスの製造方法
US6365447B1 (en) High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US5618688A (en) Method of forming a monolithic semiconductor integrated circuit having an N-channel JFET
US4721684A (en) Method for forming a buried layer and a collector region in a monolithic semiconductor device
US5665994A (en) Integrated device with a bipolar transistor and a MOSFET transistor in an emitter switching configuration
US6033947A (en) Driving circuit for electronic semiconductor devices including at least a power transistor
EP0632502B1 (en) Bipolar power transistor with high collector breakdown voltage and related manufacturing process
EP0233202A1 (en) MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE.
EP0453026B1 (en) Process for forming a buried drain or collector region in monolithic semiconductor devices
US4969823A (en) Integrated circuit with complementary junction-isolated bipolar transistors and method of making same
US5065214A (en) Integrated circuit with complementary junction-isolated bipolar transistors
US5481132A (en) Transistor with a predetermined current gain in a bipolar integrated circuit
US6501152B1 (en) Advanced lateral PNP by implant negation
US6281530B1 (en) LPNP utilizing base ballast resistor
US5597742A (en) Semiconductor device and method
EP0792514B1 (en) Method of making an integrated circuit with complementary isolated bipolar transitors
JPS5917544B2 (ja) 半導体集積回路
KR920010434B1 (ko) 바이폴라 트랜지스터와 iil을 갖는 반도체 장치
JPS6133261B2 (ja)
JP2504529B2 (ja) バイポ―ラ形薄膜半導体装置
JPH10125692A (ja) バイポーラ・パワー・トランジスタ
EP0562217B1 (en) Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit
JPH03234054A (ja) 半導体装置の製造方法
US5759902A (en) Method of making an integrated circuit with complementary junction-isolated bipolar transistors

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees