JPH0424891B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、絶縁ゲート電界効果トランジスタ
で構成され、２個のクロツク信号によつて動作す
る同一設計のレシオ型の段を有するダイナミツク
同期２進カウンタに関するものである。

［従来の技術］ そのような装置の特徴については西ドイツ公開
特許公報DE2846957A1号の第２図に記載されて
いる。そこに特に示されてはいないが、そこで使
用されるクロツク信号は例えば雑誌「The
Electronic Engineer」1970年３月号56〜61頁に
示されているように絶縁ゲート電界効果トランジ
スタで構成されたレシオ型２相設計の集積回路の
周知のオーバーラツプしないクロツク信号であ
る。

［発明が解決しようとする課題］ 上述の西ドイツ特許公報に記載された従来技術
の装置においては２個のクロツク信号は最小桁の
段だけで使用され、一方後続の各段においては第
１のクロツク信号はキヤリ転送トランジスタの出
力信号である。したがつて、段の数が増加するに
従つて各段を制御する第２のクロツク信号の周波
数は２のべき数に応じて減少する。この結果ダイ
ナミツク動作のために必要な最小クロツク信号周
波数によつて可能な全体の段数が制限される。本
発明者は現在の技術状態においては既知の装置に
よつて構成する場合には約８段の同期２進カウン
タが限度であると考える。

この発明はこのような欠点を除去しようとする
ものである。この発明の目的は、何よりもまず可
能な段数についての制限のないダイナミツク同期
２進カウンタを提供することである。

［課題を解決するための手段］ この目的は、本発明によるダイナミツク同期２
進カウンタによつて達成される。本発明のダイナ
ミツク同期２進カウンタは、絶縁ゲート電界効果
トランジスタで構成され、２個のクロツク信号で
動作され、第１、第２および第３のインバータ
と、第１、第２、第３および第４の転送トランジ
スタとキヤリ転送トランジスタとを具備する同一
設計のレシオ型の段を有するダイナミツク同期２
進カウンタであつて、各段において、第２および
第３のインバータは直接直列に接続され、その接
続点がカウント・アツプ出力端子であり、第３の
インバータの出力端子がカウント・ダウン出力端
子であり、カウント・アツプ出力端子はキヤリ転
送トランジスタのゲートに結合され、第２のイン
バータの入力端子に先行して第１のクロツク信号
により制御される第１の転送トランジスタの電流
路が配置され、第２のクロツク信号により制御さ
れる第２の転送トランジスタはカウント・ダウン
出力端子から段に戻るように接続され、第３の転
送トランジスタは第２のクロツク信号により制御
され、キヤリ転送トランジスタの電流路はキヤリ
入力端子とキヤリ出力端子との間に接続されてお
り、最小桁の段のキヤリ入力端子が接地され、ノ
アゲートはその第１の入力端子がキヤリ入力端子
に接続され、第２の入力端子が停止線に接続さ
れ、２個のノア結合されたアンド素子より成る複
合ゲートの出力が第１の転送トランジスタを経由
して第２のインバータの入力端子に結合され、カ
ウント・アツプ出力端子が第３の転送トランジス
タを通つて第１のアンド素子の第１の入力端子に
結合され、この第１のアンド素子の第２の入力端
子は第１のインバータの出力端子に結合され、キ
ヤリ出力端子はゲートがカウント・ダウン出力端
子に接続された第４の転送トランジスタの電流路
を通つて固定電圧電源に接続され、カウント・ダ
ウン出力端子は第２の転送トランジスタを通つて
複合ゲートの第２のアンド素子の第１の入力端子
に結合され、この第２のアンド素子の第２の入力
端子は第１のインバータの入力端子と共に第２の
クロツク信号により制御される第５の転送トラン
ジスタを通つてノアゲートの出力端子に接続さ
れ、クロツク信号はオーバーラツプしない２相信
号であることを特徴とする。

このカウンタでは転送トランジスタが２個のク
ロツク信号で順次制御されることによつて２個の
インバータの出力がクロツク毎に反転し、その結
果２個のクロツクパルス毎に１つの状態が得られ
て２進カウントを行うことができる。

［実施例］ 以下添付図面を参照にこの発明を詳細に説明す
る。

この発明の第１の実施例として第１図は２段の
装置の概略回路図を示しており、直列接続は破線
で示されている。全部の部品に符号が付されてい
る図の左側の段は最小桁の段であり、それは他の
段と設計が変るものではないが、外部接続に特徴
があり、そのキヤリ入力端子UEは接地されてい
る。一方、他の段のキヤリ入力端子はそれぞれ前
段のキヤリ出力端子に接続されている。

第１図において、各段はノアゲートNG、複合
ゲートKGおよび３個のインバータＩ１Ｉ２，Ｉ
３、５個の転送トランジスタＴ１，Ｔ２，Ｔ３，
Ｔ４，Ｔ５、ならびにキヤリ転送トランジスタ
UTより構成され、複合ゲートKGは２個のアン
ド素子Ｕ１，Ｕ２と、その出力信号を処理するノ
ア素子Ｎを具備している。

ノアゲートNGの第１の入力端子はキヤリ入力
端子UEに接続され、第２の入力端子は停止線Ｓ
に接続されている。この同期２進カウンタは２進
信号レベルの正の方のレベルＨをこの停止線Ｓに
与えることによつて停止されることができる。ノ
アゲートNGの出力端子は第２のクロツク信号Ｆ
２によつて制御される第５の転送トランジスタＴ
５の被制御電流路を通つて第１のインバータＩ１
の入力端子および複合ゲートKGのアンド素子Ｕ
２の第２の入力端子に結合されている。

この発明を説明するにあたつて、この明細書に
おいて使用されている用語「ゲート」と「論理素
子」との間に相違があることを注意しなけらばな
らない。ゲートはそれ自身の負荷抵抗を有する絶
縁ゲート電界効果トランジスタ基本論理回路であ
ると理解すべきであり、これを示すために反転の
発生を示すために一般に使用される黒丸が論理記
号の出力位置に書かれている。反対に、「論理素
子」はゲートの部品のみであり、特にそれ等自身
の負荷抵抗を有していない。

第１のインバータＩ１の出力は複合ゲートKG
の第１のアンド素子Ｕ１の第２の入力端子に結合
され、一方このアンド素子Ｕ１の第１の入力端子
は第３の転送トランジスタＴ３の電流路を通つて
カウント・アツプ出力端子VAに接続され、転送
トランジスタＴ３は第２のクロツク信号Ｆ２によ
つて制御される。同様に第２のアンド素子Ｕ２の
第１の入力端子は第２の転送トランジスタＴ２の
電流路を通つてカウント・ダウン出力端子RAに
接続され、転送トランジスタＴ２は第２のクロツ
ク信号Ｆ２により制御される。

複合ゲートKGの出力端子は第１のクロツク信
号Ｆ１によつて制御される第１の転送トランジス
タＴ１の電流路を経由して第２のインバータＩ２
の入力端子に接続され、インバータＩ２の出力は
第３のインバータＩ３の入力端子に結合されると
共にカウント・アツプ出力VAを形成し、さらに
キヤリ入力端子UEとキヤリ出力端子UA間に電
流路が挿入されているキヤリ転送トランジスタ
UTのゲートに結合されている。第３のインバー
タの出力はカウント・ダウン出力RAを形成し、
また第４の転送トランジスタＴ４のゲートに結合
される。転送トランジスタＴ４はキヤリ出力端子
UAをその電流路を介して固定電圧Ｕの端子に接
続するためのものである。

もしも第１図に示す構成のカウンタがアツプ・
カウンタとして動作されるのであれば、そのカウ
ント・アツプ出力VAが使用されなければなら
ず、もしもダウン・カウンタとして動作されるの
であればカウント・ダウン出力RAが使用されな
ければならない。通常のレシオ型２相回路と同様
に２個のクロツク信号Ｆ１，Ｆ２は重複しない第
２図に示すようなクロツク信号である。

第１図の実施例で正の論理が使用され、回路が
ｎチヤンネルエンフアンスメントモードトランジ
スタによつて構成されているならば、カウント過
程は停止線ＳにＨレベルを与えることによつて停
止させることができる。

以下第２図の波形図を参照にして第１図の装置
の動作を説明する。なお、以下の説明において説
明を簡単にするために高信号レベルおよび低信号
レベルをそれぞれＨおよびＬと呼ぶことにする。

まず、最初は停止線ＳのレベルはＨであるとす
る。まず第１図で左側の第１段について検討する
と、停止線ＳのレベルがＨであるためにノアゲー
トNGの出力はＬである。第２図で一番左のクロ
ツク信号Ｆ２がＨの状態では転送トランジスタＴ
５がオンであるからアンド素子Ｕ２の一方の入力
はＬである。また転送トランジスタＴ３を介して
アンド素子Ｕ１の入力に結合される信号もカウン
ト・アツプ出力VAがＬであるからＬである。し
たがつてアンド素子Ｕ１，Ｕ２の出力はＬであ
り、ノア素子Ｎの出力もＬである。複合ゲート
KGはその出力の黒丸で示されるようにその出力
が反転されるから複合ゲートKGの出力はＨであ
る。しかし転送トランジスタＴ１はオフであるか
らこの信号はインバータＩ２にはまだ結合されな
い。次にクロツク信号Ｆ１がＨでクロツク信号Ｆ
２がＬの状態になると、転送トランジスタＴ５は
オフになるがその出力の状態は依然としてＬで変
化しない。一方転送トランジスタＴ１がオンにな
るから複合ゲートKGの出力のＨはインバータＩ
２に結合され、インバータＩ２で反転されてカウ
ント・アツプ出力VAをＬとする。次に再びクロ
ツク信号Ｆ２がＨとなると転送トランジスタＴ１
はオフとなる。インバータＩ１，Ｉ２，Ｉ３はそ
の前段に配置された転送トランジスタがオフとな
つたときにはその状態が変化せず、入力信号が印
加されたときのみ状態を変化させるインバータで
あるから、転送トランジスタＴ１がオフとなつた
ときにはその前の状態の電位が保持されてＨのま
まであり、したがつてカウント・アツプ出力VA
はＬのままである。これが停止状態の定常状態で
あり、停止状態ではカウント・アツプ出力VAは
Ｌである。

この状態で時間t0で停止線ＳがＬにされると、
ノアゲートNGは両入力がＬとなるため出力はＨ
となる。しかしこの時クロツク信号Ｆ１がＨでＦ
２がＬであるから、転送トランジスタＴ５はオフ
であり、その出力は依然としてＬである。したが
つてカウント・アツプ出力VAはＬのままであ
る。（第２図の波形図におけるVA０，VA１はそ
れぞれ第１段と第２段、すなわち第１図の左側の
段と右側の段のカウント・アツプ出力VAを表わ
している。）次に、時間t1においてクロツク信号
Ｆ２がＨとなるため転送トランジスタＴ５がオン
となりノアゲートNGのＨはアンド素子Ｕ２の入
力に結合される。前記のようにカウント・アツプ
出力VAがＬであると、それはインバータＩ３で
反転されてカウント・ダウン出力RAではＨとな
り、それがクロツク信号Ｆ２によりオンにされた
転送トランジスタＴ２を介してアンド素子Ｕ２の
他方の入力に結合されるから、アンド素子Ｕ２の
出力はＨとなり、それがノア素子Ｎを介して出力
され、複合ゲートKGの出力において反転される
ために複合ゲートKGの出力はＬとなる。しかし
この状態では転送トランジスタＴ１がオフである
ため出力VAはＬのままである。次に時間t2にな
ると、クロツク信号Ｆ１がＨとなり転送トランジ
スタＴ１をオンとするから複合ゲートKGの出力
のＬがインバータＩ２に結合され、反転されてカ
ウント・アツプ出力VAをＨとする（第１図の
VA０）。なおまた同時にRAはＬとなる。次に時
間t3では転送トランジスタＴ１がオフとなりイン
バータＩ２はその前の状態を保持するから、出力
VAはＨのままである。しかしこの時インバータ
Ｉ１の入力はＨであり、その出力はＬであるため
アンド素子Ｕ１の入力はＬとなる。またアンド素
子Ｕ２の入力の一つには転送トランジスタＴ２を
介して出力RAのＬが供給されるから、このアン
ド素子Ｕ２の出力もＬとなる。したがつて複合ゲ
ートKGの出力はＨとなつている。そのため次に
時間t4では転送トランジスタＴ１のオンによつて
このＨがインバータＩ２に結合され、反転されて
出力VAをＬとする。このようにして第１図の左
側の第１段では停止線ＳがＬになるとクロツク信
号Ｆ１の二つ目のパルス毎にVAがＨとなり、し
たがつて２のカウントが行われる。

次に第２段について検討すると、この段では停
止線ＳがＬとなつてもノアゲートNGの出力はＨ
とはならない。それは転送トランジスタＴ４によ
つて電源からの固定電圧Ｕがその入力UEに結合
されているからである。しかしながら時間t2にお
いて第１段のカウント・アツプ出力VA（VA０）
がＨとなると、カウント・ダウン出力RAがＬと
なり転送トランジスタＴ４をオフにして固定電圧
Ｕを遮断し、同時に出力VAのＨによつて転送ト
ランジスタUTをオンさせてこのノアゲートの入
力を接地点に接続する。したがつてこの状態で第
１段の時間t0と同じ状態となる。したがつて前に
第１段について説明したようにして時間t4におい
てその出力VA１がＨとなる。したがつて、この
段では前の段の２個のＨに対して１個のＨが出力
VAに生じることになる。以下同様にして前の段
の２個のＨレベル毎に１個のＨレベルが出力され
るため２進カウンタを構成することができる。

第１の実施例のものの主要な利点は高いクロツ
ク周波数を許容することができ、全ての段がこれ
等高い周波数のクロツク信号によつて動作される
ことである。この実施例で使用されているＨレベ
ルは全てトランジスタのゲート・ソースしきい値
電圧よりも低く選定され、このトランジスタのゲ
ート・ソースしきい値電圧は固定電圧Ｕより低く
選定されている。

或る種の応用においては順方向と逆方向とのカ
ウントの切替ができるようにすることが必要とな
る。これは全てのカウント・アツプおよびダウン
入力端子に対して切替装置を設けることによつて
実行可能である。しかしながらカウンタが多数の
段を有する場合には、これは経済的に実現が困難
になる。それ故第３図の実施例では順方向からと
逆方向へカウンタの計数方向の切替を行う別の方
法を示している。

このカウンタでは制御信号Ｖ，Ｒによつてカウ
ンタのカウント動作の開始を制御するために第１
図のカウンタの複合ゲートKGのアンド素子Ｕ
２，Ｕ１に対して転送トランジスタの出力が直接
および第１のインバータＩ１を介して入力される
部分を変更している。すなわち複合ゲートKG′の
第１のアンド素子の入力部の第１のインバータＩ
１はノアゲートZNで置換され、その一方の入力
には第５の転送トランジスタの出力が供給され
る。また第２のアンド素子の入力部にはオアゲー
トＯが配置され、その一方の入力には転送トラン
ジスタＴ５の出力が供給される。ノアゲートZN
およびオアゲートＯの他方の入力には制御信号
Ｖ／Ｒが微分器Ｄで微分されて供給される。制御
信号Ｖ／ＲはＨがカウント・アツプモード、Ｌが
カウントダウンモードの２状態信号である。カウ
ント・アツプ出力VAおよびカウント・ダウン出
力RAの出力端子は第６の転送トランジスタＴ
６′および第７の転送トランジスタＴ７′の電流路
をそれぞれ通つて出力端子Ａに接続されている。
アツプ／ダウン制御信号Ｖ／Ｒは第６の転送トラ
ンジスタＴ６′のゲートに供給され、また第４の
インバータＩ４′を通つて第７の転送トランジス
タＴ７′のゲートに供給される。

各パルスの端縁において、すなわちカウント・
アツプモードからカウント・ダウンモードへの各
変化において、或はその逆の変化において微分器
Ｄは制御信号Ｖ／Ｒからクロツク信号のパルス期
間程度の短いパルスを生成し、それが転送トラン
ジスタＴ５の出力に代つて複合ゲートKG′に入力
されるから、それによつて同期カウンタ内のカウ
ントが反転される。クロツク信号に対応したカウ
ンタの動作は第１図のカウンタと同様であるか
ら、それについての説明は省略する。

制御信号Ｖ／Ｒにより第２または第３のインバ
ータＩ２，Ｉ３の何れかの出力端子から出力端子
Ａへの切替が転送トランジスタＴ６′，Ｔ７′の制
御によつて行われる。このようにしてカウンタ内
の計数プロセスは依然として一方向に行われてい
るにも拘らず、２進信号は選択されたカウント・
モード、すなわち、「アツプ」或は「ダウン」に
応じて全ての出力端子に関して形成される。

この実施例はしたがつて同期カウンタの応用の
範囲を拡張するものである。

以上説明した可逆カウンタはデジタル積分器に
おいて特にマイクロ秒のオーダーの時定数が10M
Hzのオーダーの非常に高い周波数のクロツク信号
Ｆ１，Ｆ２において実現されるべき場合には有利
に使用できる。各段の停止入力端子を適当に結線
することによつてそのような積分器の積分時定数
は変化されることができ、例えば高速の順カウン
トおよび低速の逆カウントに対する変化ができ
る。

この発明による同期２進カウンタはｐチヤンネ
ルおよびｎチヤンネルエンフアンスメントモード
トランジスタの何れによつても構成することがで
きる。後者の場合には負荷装置としてデプレシヨ
ンモードトランジスタを使用すると特に有利であ
る。何故ならばその場合にはＨレベルはトランジ
スタのしきい値電圧の値だけ固定電圧Ｕより低い
からである。

この発明による回路はまた相補型電界効果トラ
ンジスタすなわち、いわゆるCMOS技術を利用
して実現することも可能である。その場合転送ト
ランジスタはCMOS転送ゲートによつて置換さ
れなければならない。

【図面の簡単な説明】

第１図は、この発明の第１の実施例の部分的な
概略回路図である。第２図は、第１図の装置に必
要な２個のクロツク信号および各部分における信
号の波形図である。第３図は、第１図の装置を可
逆カウンタに発展させた実施例の概略回路図であ
る。 NG……ノアゲート、KG……複合ゲート、Ｕ
１，Ｕ２……アンド素子、Ｉ１，Ｉ２，Ｉ３，Ｉ
４……インバータ、Ｔ１〜Ｔ８……転送トランジ
スタ、ZN……ノアゲート、Ｏ……オア素子、Ｄ
……微分器。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁ゲート電界効果トランジスタで構成さ
   れ、２個のクロツク信号Ｆ１，Ｆ２で動作され、
   第１、第２および第３のインバータＩ１，Ｉ２，
   Ｉ３と、第１、第２、第３および第４の転送トラ
   ンジスタＴ１〜Ｔ４とキヤリ転送トランジスタ
   UTとを具備する同一設計のレシオ型の段を有す
   るダイナミツク同期２進カウンタであつて、 各段において、第２および第３のインバータＩ
   ２，Ｉ３は直接直列に接続され、その接続点がカ
   ウント・アツプ出力端子VAであり、第３のイン
   バータＩ３の出力端子がカウント・ダウン出力端
   子RAであり、 カウント・アツプ出力端子VAはキヤリ転送ト
   ランジスタUTのゲートに結合され、 第１の転送トランジスタＴは第１のクロツク信
   号Ｆ１により制御され、 第２の転送トランジスタＴ２は第２のクロツク
   信号Ｆ２により制御され、 第３の転送トランジスタＴ３は第２のクロツク
   信号Ｆ２により制御され、 キヤリ転送トランジスタUTの電流路はキヤリ
   入力端子UEとキヤリ出力端子UAとの間に接続
   されており、 最小桁の段のキヤリ入力端子UEは接地され、
   第２段以降の段のキヤリ入力端子は前段のキヤリ
   出力端子に接続され、 ノアゲートNGはその第１の入力端子がキヤリ
   入力端子UEに接続され、第２の入力端子が停止
   線Ｓに接続され、 ノア結合された第１および第２のアンド素子Ｕ
   １，Ｕ２より成る複合ゲートKGの出力が第１の
   転送トランジスタＴ１を経由して第２のインバー
   タＩ２の入力端子に結合され、 カウント・アツプ出力端子VAが第３の転送ト
   ランジスタＴ３を通つて第１のアンド素子Ｕ１の
   第１の入力端子に結合され、この第１のアンド素
   子Ｕ１の第２の入力端子は第１のインバータＩ１
   の出力端子に結合され、 キヤリ出力端子UAはゲートがカウント・ダウ
   ン出力端子RAに接続された第４の転送トランジ
   スタＴ４の電流路を通つて固定電圧Ｕ電源に接続
   され、 カウント・ダウン出力端子RAは第２の転送ト
   ランジスタＴ２を通つて複合ゲートKGの第２の
   アンド素子Ｕ２の第１の入力端子に結合され、こ
   の第２のアンド素子Ｕ２の第２の入力端子は第１
   のインバータＩ１の入力端子と共に第２のクロツ
   ク信号により制御される第５の転送トランジスタ
   Ｔ５を通つてノアゲートNGの出力端子に接続さ
   れ、 クロツク信号Ｆ１，Ｆ２はオーバーラツプしな
   い２相信号であることを特徴とするダイナミツク
   同期２進カウンタ。 ２ ２個の入力端子を有するオア素子Ｏがその入
   力−出力路の一つが第５の転送トランジスタＴ５
   とこの第５の転送トランジスタＴ５と関連する第
   ２のアンド素子Ｕ２の入力端子との間に挿入され
   る如く配置され、第１のインバータＩ１が前記ノ
   アゲートNGと異なる第２のノアゲートZNの入
   力−出力路の一つとして構成され、この第２のノ
   アゲートZNの第２の入力端子はオア素子Ｏの第
   ２の入力端子と共に可逆制御信号Ｖ／Ｒを供給さ
   れる微分器Ｄの出力端子に接続され、カウント・
   アツプ出力端子VAはゲートに可逆制御信号Ｖ／
   Ｒを供給される第６の転送トランジスタＴ６′の
   電流路を通つて出力端子Ａに接続され、カウン
   ト・ダウン出力端子RAは第４のインバータＩ
   ４′を通つてゲートに制御信号が供給される第７
   の転送トランジスタＴ７′の電流路を通つて出力
   端子Ａに接続されていることを特徴とする特許請
   求の範囲第１項記載の同期２進カウンタ。 ３ 全てのトランジスタがｎチヤンネルエンフア
   ンスメントモードトランジスタであり、インバー
   タおよびゲートの負荷がｎチヤンネルデプレシヨ
   ンモードトランジスタである特許請求の範囲第１
   項または第２項記載の同期２進カウンタ。