JPH04249358A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04249358A
JPH04249358A JP3038089A JP3808991A JPH04249358A JP H04249358 A JPH04249358 A JP H04249358A JP 3038089 A JP3038089 A JP 3038089A JP 3808991 A JP3808991 A JP 3808991A JP H04249358 A JPH04249358 A JP H04249358A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
forming
melting point
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3038089A
Other languages
English (en)
Inventor
Kazuyoshi Maekawa
和義 前川
Yoshio Hayashide
吉生 林出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3038089A priority Critical patent/JPH04249358A/ja
Publication of JPH04249358A publication Critical patent/JPH04249358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置及びその製
造方法に関し、特に、キャパシタを備えた半導体記憶装
置において、キャパシタの静電容量を大きくできる構造
ならびにその構造を得るための製造方法に関するもので
ある。
【0002】
【従来の技術】半導体記憶装置にはMOSFETとキャ
パシタの直列回路でその記憶素子が構成されるものがあ
る。以下、この種の半導体記憶装置を記憶保持動作の必
要なメモリ、略してダイナミックランダムアクセスメモ
リ(Dynamic Random Access M
emory)と呼ぶ。
【0003】図2に従来からよく用いられてきたダイナ
ミックランダムアクセスメモリの構造の一例を示す。こ
の図ではP型シリコン基板1上に第1の多結晶シリコン
膜5、その下に設けられた第1のゲート誘電体膜4、上
記シリコン基板1上に形成されたN+ 拡散層3,13
でMOSFETを形成している。さらにこのMOSFE
TのN+ 拡散層3とこの上に設けられた第2のゲート
誘電体膜14とこの上に形成された第2の多結晶シリコ
ン膜15でキャパシタが形成される。
【0004】近年、半導体装置の高集積化にともない、
この種のダイナミックランダムアクセスメモリにおいて
も個々の素子を微細化していく必要に迫られている。図
2に示すような構造の半導体装置において、キャパシタ
の部分を微細化し、かつその静電容量を確保するために
は第2のゲート誘電体膜14を薄くしなければならない
が、例えば1Mビットの集積度を持つダイナミックラン
ダムアクセスメモリにおいて、この第2のゲート誘電体
膜14はシリコン基板1を酸素または水蒸気雰囲気中に
おいて、800℃から1000℃程度の温度で熱酸化す
ることで得られ、その膜厚は10nm程度であり、集積
度がさらに上がった場合にはこれに伴うシリコン酸化膜
の薄膜化は困難である。
【0005】そこで、キャパシタの面積を大きくとるた
めに、図2に示すようにN型拡散層13と第2の多結晶
シリコン膜15を電極としてキャパシタを構成するので
はなく、図3にその例を示すように第2の多結晶シリコ
ン膜15と第3の多結晶シリコン膜25を電極としてM
OSFETの上にもキャパシタを構成する方法が提案さ
れている。
【0006】図3ではP型シリコン基板1上に第1の多
結晶シリコン膜5、その下に設けられた第1のゲート誘
電体膜4、上記シリコン基板1上に形成されたN型拡散
層3,13でMOSFETを形成している。このMOS
FET上には第1の層間絶縁膜6が設けられ、この上に
第2の多結晶シリコン膜15と第3の多結晶シリコン膜
25ならびにその間に挟まれた第2のゲート誘電体膜1
4でキャパシタが構成され、上記N型拡散層13を通じ
て上記MOSFETに接続されている。
【0007】ここで第2の絶縁体膜は減圧気相成長法な
どを用いて形成されたシリコン窒化膜を熱酸化して得ら
れる酸化膜窒化膜構造が用いられている。上記キャパシ
タ上に第2の層間絶縁膜16を介して、タングステンシ
リサイドなどを材質とする第1の導電層7が設けられ、
この第1の導電層7は上記MOSFETのN型拡散層3
にコンタクトホール18で接続されている。この第1の
導電層7の上には第3の層間絶縁膜26を介して、アル
ミシリコン合金などからなる第2の導電層17が設けら
れている。
【0008】この構造を用いると半導体基板上に占める
キャパシタの面積が節減できるので、図2に示すシリコ
ン基板上にキャパシタを設ける形の半導体記憶装置より
集積度の高い半導体記憶装置を製造することができる。
【0009】しかしながら、16Mbit/ チップ以
上の集積度を得る場合には図3に示す構造を用いてもキ
ャパシタに十分な静電容量が得られない。キャパシタの
静電容量を増やすためにはその電極面積を広くすること
以外に電極の間に入れられる誘電体膜を薄くしたり、ま
たこの誘電体膜の材質としてより誘電率の高い物を用い
る方法がある。
【0010】従来、誘電体膜として用いられていた酸化
膜と窒化膜からなる誘電体膜はその膜厚が酸化膜換算で
6nm程度までしか薄膜化できないことが知られている
。 これに対し、誘電率が窒化膜の9に対して10から20
と高い五酸化タンタル(Ta2 O5 )を用いること
で静電容量を大きくすることができる。この五酸化タン
タルは金属タンタルをスパッタ法などで電極上に被着し
、後にこれを500℃程度の低温で酸化する方法、酸素
中でタンタルをスパッタするリアクティブスパッタ法を
用いて被着する方法、五塩化タンタル等のタンタル化合
物と酸素等の酸化性ガスを反応させる気相成長法を用い
て形成する方法等がある。
【0011】以下、これらの手法のうちその膜質,段差
被覆性に優れた気相成長法について説明する。図4に気
相成長法で用いられる減圧気相成長装置の一例を示す。 半導体ウェハ107は通常石英ガラス又は炭化硅素から
なるボート106に載せられ同様の材質からなる反応管
108の中に置かれ、反応管108は同様の材質からな
る圧力容器102の中に置かれる。圧力容器102の下
にはフランジ103があり、一本又は複数の原料ガス導
入管104と真空排気装置105がバルブ125を備え
た排気配管115を介して接続されている。圧力容器1
02の外側にはヒータ101が置かれ、反応管108内
を加熱できるようになっている。ボート106はボート
保持具110を用いて反応管108へ出し入れされる。 五酸化タンタル膜の原料121は通常常温では液体で供
給されるため原料タンク120内に貯蔵され、原料タン
ク120は保温ヒータ111により50℃から300℃
程度の温度に保たれている。キャリアガス供給管114
から窒素ガスなどのキャリアガスが原料ガスタンクに供
給されると原料ガス導入管104には一定濃度の原料ガ
スを含んだキャリアガスが流れる。
【0012】次に、この減圧気相成長装置を用いて五酸
化タンタル膜を形成する方法について説明する。まずウ
ェハ107はフランジ103から炉内に挿入される。炉
内に挿入されたウェハ107はその温度が安定するまで
窒素ガスなど不活性ガスを流しながら通常10Torr
以下の減圧状態で保持された後、原料ガスタンク120
に蓄えられた例えば五塩化タンタルがフランジ103に
設けられた原料ガス導入管104から圧力容器102内
に導入される。同時に酸化剤として酸素などが原料ガス
供給管124から反応管108内に供給される。所望の
膜厚を得られるだけの時間、上記原料ガスを反応管10
8内に流し、ウェハ107上に五酸化タンタル膜を形成
する。
【0013】以下、図5,図6及び図7を用いて五酸化
タンタル膜をキャパシタ誘電体膜として利用した半導体
記憶装置の製造方法について説明する。まず図5(a)
 に示すように、P型シリコン基板1上にまず素子分離
の酸化膜2を形成する。そして図5(b) に示すよう
に第1のゲート誘電体膜(絶縁膜)4を形成し、その上
に減圧気相成長法により第1の多結晶シリコン膜5を形
成する。 さらにこの第1の多結晶シリコン膜5を整形し、この上
からイオン注入法などで自己整合的にN型拡散層3,1
3を形成する。その後、第1の多結晶シリコン膜5、N
型拡散層3,13と第1のゲート誘電体膜4からなるM
OSFETの上から第1の層間絶縁膜6を形成する。さ
らにこの第1の層間絶縁膜6上にフォトリソグラフィー
により開口部を定義し、反応性イオンエッチング法など
により開口部8を設ける(図5(c) )。
【0014】次に、図5(d) に示すように、この第
1の層間絶縁膜6の上に減圧気相成長法により第2の多
結晶シリコン膜15を形成し、リンや砒素のイオン注入
またはホスフィンなどを用いたリンデポジションにより
N型不純物原子を添加する。この第2の多結晶シリコン
膜15もフォトリソグラフィーと反応性イオンエッチン
グなどを用いて整形する(図6(a) )。
【0015】そして、既に説明した減圧気相成長法によ
り、五酸化タンタル膜等を第2のゲート誘電体膜14と
して形成する(図6(b) )。この五酸化タンタルは
多結晶シリコン膜の間に置かれ、かつ、800℃以上の
熱処理を受けると電極の多結晶シリコンと反応し、タン
タルシリサイドが形成されてしまい、絶縁性を失ってし
まう。このためキャパシタの上部電極25としては、気
相成長法などによるタングステンなどの高融点金属を用
い、これが第2のゲート誘電体膜14の上に形成される
。そして、さらにフォトリソグラフィーと反応性イオン
エッチングなどを用いて図6(c) に示すように整形
する。
【0016】そして、図7(a) に示すように第2の
層間絶縁膜16を気相成長法によるシリコン酸化膜など
により形成し、コンタクトホール18を開口し、タング
ステンシリサイドなどの第1の導電層7を形成する。第
1の導電層7上にはさらに第3の層間絶縁膜26を気相
成長法によるシリコン酸化膜などによって形成し、その
上にアルミシリコン合金などの第2の導電層17を形成
する(図7(b) )。
【0017】
【発明が解決しようとする課題】ところで図8(a) 
に示すキャパシタ部の詳細な断面図のように、五酸化タ
ンタル膜24形成時には気相成長法,スパッタ法のいず
れの製法を用いても多結晶シリコン膜電極15は酸素等
酸化雰囲気中に置かれるために、上記多結晶シリコン膜
からなる電極15上には1nmから4nm程度のシリコ
ン酸化膜34が形成されてしまう。このため、五酸化タ
ンタルを用いた誘電体膜は実際は電極15上のシリコン
酸化膜34と五酸化タンタル膜24からなる複合膜とな
り、五酸化タンタル自身の膜厚も考慮すると全体として
酸化膜換算で5nm程度までしか薄膜化できない。
【0018】そこで、シンキ,ニシオカ,オウジ,ムラ
イ等による、アイ・イー・イー・イー  エレクトロン
  デバイシィズ  36卷  1989年  328
9頁(H.Shinnki┨.Nishioka,Y.
Ohiji,and K.Mukai,IEEE El
ectron Devices vol.36(198
9) P.P.3289)に報告されているように、多
結晶シリコン膜電極15上に五酸化タンタル膜を形成す
る前に、予め気相成長法によりシリコン窒化膜54を形
成し、その上に五酸化タンタル膜24を形成することで
、五酸化タンタル膜形成時に多結晶シリコンからなる電
極15が酸化されることは防止できる(図8(b) )
。しかしながら、連続的なシリコン窒化膜54を得るた
めには少なくとも2nmから4nm程度の膜厚が必要で
あり、またシリコン窒化膜54を形成するため半導体ウ
ェハを気相成長装置に挿入する際、空気中の酸素のため
に1nmから2nmの自然酸化膜44がシリコン窒化膜
54と電極15の間に形成されてしまい、結果的には、
酸化膜換算の膜厚としては4nm程度までしか薄膜化さ
れていない。
【0019】このように従来技術では高誘電率を有する
金属酸化膜を誘電体膜として用いるキャパシタを形成す
る際、その実質的な膜厚を薄くすることができないとい
う問題点があった。
【0020】この発明は上記のような問題点を解決し、
高誘電率を有する金属酸化膜を形成する際の下地膜の酸
化を抑制し、結果としてキャパシタ誘電体膜を実質的に
薄膜化することができる半導体装置の構造ならびにその
製造方法を提供することを目的とする。
【0021】
【課題を解決するための手段】本発明の係る半導体装置
は、一導電型を有する半導体基板上に少なくとも一層の
絶縁膜が設けられ、該絶縁膜上にあって該絶縁膜の開口
部を通じて上記半導体基板に電気的に接続した多結晶シ
リコン膜と、該多結晶シリコン膜上に設けた誘電体膜と
、該誘電体膜上に設けた導電体膜とで構成されるキャパ
シタを備えたものにおいて、誘電体膜を、高融点金属膜
の酸化物,窒化物,ケイ化物,ホウ化物,炭化物,また
は硫化物からなる膜と、その上に形成された金属酸化膜
とから構成したものである。
【0022】また、この発明に係る半導体装置の製造方
法は、一導電型を有する半導体基板上に少なくとも一層
の絶縁膜を形成し、この上に絶縁膜の開口部を通じて上
記基板に電気的に接続された多結晶シリコン膜を形成し
、この上に誘電体膜を形成し、誘電体膜上に導電体膜を
形成してキャパタを形成する工程を有するものにおいて
、誘電体膜の形成を、多結晶シリコン膜上に高融点金属
膜を形成する工程、この上に金属酸化膜を形成する工程
、高融点金属膜形成工程,あるいは金属酸化膜形成工程
,または後工程のウエハプロセス時に含まれる、酸化剤
及び熱により、多結晶シリコン膜表面に自然形成されて
いる自然酸化膜を高融点金属膜により還元するとともに
高融点金属自身を酸化し、上記多結晶シリコン膜と上記
金属酸化膜との間に上記高融点金属膜の酸化物を形成す
る工程とから構成したものである。
【0023】
【作用】この発明においては、多結晶シリコン膜上には
通常1nm以下程度の自然酸化膜が存在するが、この上
にTi等の高融点金属膜を成膜するとこの高融点金属膜
は酸素等の酸化剤の障壁となり、上記多結晶シリコン膜
が酸化雰囲気におかれた場合に、該高融点金属膜の表面
が酸化し、その酸化膜が緻密であるため酸素が内部に拡
散してゆくことができず、多結晶シリコン膜が酸化する
のを防ぐ。また、この高融点金属は多結晶シリコン膜上
に存在する1nm以下の自然酸化膜を還元し、取り除く
と同時に高融点金属の酸化膜となり、酸素が多結晶シリ
コン膜に拡散して行くのを防ぐ。このため五酸化タンタ
ル膜などの金属酸化膜を上記多結晶シリコン膜上に形成
する際、シリコン酸化膜が上記多結晶シリコン膜上に形
成されることがない。このため、金属酸化膜を誘電体膜
として用いたキャパシタを形成した場合にも蓄積容量の
低下が防止できる。
【0024】さらに、Ti酸化膜は高誘電体膜であり、
かつ、絶縁性が良好であるため、五酸化タンタル膜とT
i酸化膜の複合膜を用いたキャパシタは高い信頼性を有
する。
【0025】
【実施例】以下、図1を用いて本発明の一実施例による
半導体装置の製造方法として、五酸化タンタル膜を用い
たキャパシタの形成過程の一実施例を示す。
【0026】図5(a) 〜(d) 及び図6(a) 
で説明したように、第2の多結晶シリコン膜15を形成
するまでは従来例と同一である。この第2の多結晶シリ
コン膜15が形成されたあと、図1(a) に示すよう
に、上記第2の多結晶シリコン膜15上に存在する自然
酸化膜34を沸化水素酸水溶液などを用いて除去する。 この状態では、約1nm以下程度の自然酸化膜34が常
温の大気中で形成され、なお、多結晶シリコン膜15上
に残っている。
【0027】このあとスパッタ法等のPVD法あるいは
CVD法によりTi膜64を成膜する(図1(b) )
。このTi膜64はTi膜64の形成時あるいはこの上
に後に形成する五酸化タンタル膜の形成時,あるいはそ
の後のウェハプロセス時にかかる熱処理や酸化剤により
、多結晶シリコン15上に形成されていた自然酸化膜3
4を還元すると同時に、Ti膜64自身は酸化されTi
酸化膜65となる(図1(c) )。また、この段階で
Ti酸化膜65と第2の多結晶シリコン膜15の界面に
はTiシリサイド膜66が薄く自然形成される。
【0028】この多結晶シリコン膜15上にTi酸化膜
65が形成された状態で図4に示すような減圧気相成長
装置を用いて五酸化タンタル膜24を形成し、さらに減
圧気相成長法を用いてタングステンなどの上部電極35
を形成する(図1(d) )。
【0029】なお、キャパシタの形成方法以外のその後
の工程は図7に示した従来例と全く同様であるのでその
説明を省略する。
【0030】本実施例で形成したTi酸化膜65は酸化
剤に対してマスク効果があるため、五酸化タンタル膜3
5の形成時に酸化雰囲気中で熱処理を受けても多結晶シ
リコン膜15上に成膜したTi膜64のうち、多結晶シ
リコン膜15上に存在した自然酸化膜34を還元して生
成したTi酸化膜65になりきっていないTiが酸化す
るのみで、酸化が内部に拡散していって、多結晶シリコ
ン膜が酸化することはない。従って本発明によるキャパ
シタ絶縁膜は、Ti酸化膜24と五酸化タンタル膜35
の2層構造となる。
【0031】以上のように、本実施例によれば、多結晶
シリコン膜15上には通常1nm以下程度の自然酸化膜
34が存在するが、この上にスパッタあるいはCVD法
によりTi64を成膜するとこのTi膜64は酸素等の
酸化剤の障壁となり、多結晶シリコン膜15が酸化雰囲
気におかれた場合に、Ti膜64の表面が酸化し、その
表面に形成されたTi酸化膜が緻密であるため酸素が内
部に拡散することができず、これにより多結晶シリコン
膜15表面の酸化を防止できる。
【0032】また、このTi膜64は多結晶シリコン膜
15上に存在する1nm以下の自然酸化膜を還元し、こ
れを取り除くと同時にそれ自身は酸化されてTi酸化膜
65となり、これにより、酸素が多結晶シリコン膜15
に拡散して行くのを防止する。
【0033】このため五酸化タンタル膜65を多結晶シ
リコン膜15上に成膜する際に従来のように、多結晶シ
リコン膜15上にシリコン酸化膜が形成される恐れがな
い。
【0034】よって、キャパシタ誘電体膜の膜厚を、そ
の下のTi酸化膜24と五酸化タンタル膜35の2層の
膜厚のみで決めることができ、実質的なキャパシタ誘電
体膜の膜厚を薄くすることができ、キャパシタ蓄積容量
の低下を防止することができる。
【0035】さらに、Ti酸化膜65自身も五酸化タン
タルと同様に高誘電体膜であるため、従来よりもゲート
誘電体膜の薄膜化,高信頼化を図ることができ、よりキ
ャパシタの小型化ができ、従来よりも集積度の高いダイ
ナミックランダムアクセスメモリの製造が可能となる。
【0036】なお、上記実施例では沸化水素酸水溶液で
まず多結晶シリコン膜15上の自然酸化膜34を除去す
る工程を設けたが、Ti膜成膜時にスパッタエッチ又は
ガス状の沸化水素酸により、自然酸化膜を除去し、Ti
膜を成膜後に五酸化タンタル膜を成膜してもよい。
【0037】また上記実施例では、多結晶シリコン膜形
成後にTiを成膜するとしたが、この他にW,Mo,T
a等の高融点金属でも同様の効果が得られる。
【0038】更には、五酸化タンタル膜形成時の酸化剤
による多結晶シリコン膜の酸化を防ぐために、Ti酸化
膜を設けるようにしたが、これは上記Ti酸化膜の他に
W,Mo,Ta等の高融点金属の酸化物,窒化物,ケイ
化物,ホウ化物,炭化物,硫化物でもよく、この場合に
おいても上記実施例と同様の効果が得られる。
【0039】また、上記実施例では、誘電体膜として五
酸化タンタル膜を用いた例を示したが、これ以外に、例
えば二酸化チタン膜などの金属酸化膜を用いても構わな
い。
【0040】また上部電極の材質もタングステンに限定
されるものではなく、他の材質からなるものであっても
よい。
【0041】
【発明の効果】以上のように本発明によれば、下部電極
として多結晶シリコン膜を持ち、誘電体膜として熱また
はプラズマ酸化により得られるTi等高融点酸化膜と五
酸化タンタル等の金属酸化膜を用い、上部電極としてタ
ングステンなど高融点金属や多結晶シリコン膜からなる
キャパシタを有するようにしたので、五酸化タンタル膜
形成時または形成後の酸素雰囲気中でのアニール時には
、五酸化タンタル膜と電極の多結晶シリコン膜の間には
酸化剤に対してマスク効果のあるTi酸化膜が形成され
ることとなり、多結晶シリコン膜が酸化され、シリコン
酸化膜が形成される心配はない。よって、誘電体膜の膜
圧はTi酸化膜と五酸化タンタル2層の膜圧のみで決ま
り、実質的な膜圧をうすくできる効果がある。また、さ
らにはTi酸化膜自身も五酸化タンタル膜と同様に高誘
電体膜であるため、従来よりもよりゲート誘電体膜の薄
膜化,高信頼化を図ることができ、キャパシタの小型化
ができ、従来よりも集積度の高いダイナミックランダム
アクセスメモリを実現することが可能となる効果がある
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の製造方法
を示す図。
【図2】従来のダイナミックアクセスメモリの一例を示
す図。
【図3】従来の他のダイナミックアクセスメモリの一例
を示す図。
【図4】減圧気相成長装置の例を示す図。
【図5】従来のダイナミックアクセスメモリの製造方法
の一例を示す図。
【図6】従来のダイナミックアクセスメモリの製造方法
の一例を示す図。
【図7】従来のダイナミックアクセスメモリの製造方法
の一例を示す図。
【図8】従来技術によるキャパシタの断面図。
【符号の説明】
1          半導体基板 2          素子分離酸化膜3,13   
 N型拡散層 4          第1のゲート誘電体膜5   
       第1の多結晶シリコン膜6      
    第1の層間絶縁膜7          第1
の導電体膜8          第1のコンタクトホ
ール14        第2のゲート誘電体膜15 
       第2の多結晶シリコン膜16     
   第2の層間絶縁膜17        第2の導
電体膜 18        第2のコンタクトホール25  
      第3の多結晶シリコン膜24      
  五酸化タンタル膜26        第3の層間
絶縁膜34,44  シリコン酸化膜 35        キャパシタ上部電極64    
    チタン酸化膜 65        チタン膜 66        チタンシリサイド膜101   
   ヒータ 102      圧力容器 103      フランジ 104      原料ガス導入管 105      真空排気装置 106      ボート 107      半導体ウエハ 108      反応管 110      ボート保持具 111      保温ヒータ 114      キャリアガス供給管115    
  排気配管 120      原料タンク 121      五酸化タンタルの原料124   
   原料ガス供給管 125      バルブ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  一導電型を有する半導体基板上に少な
    くとも一層の絶縁膜が設けられ、該絶縁膜上にあって該
    絶縁膜の開口部を通じて上記半導体基板に電気的に接続
    した多結晶シリコン膜と、該多結晶シリコン膜上に設け
    た誘電体膜と、該誘電体膜上に設けた導電体膜とで構成
    されるキャパシタを備えた半導体装置において、上記誘
    電体膜は、高融点金属の酸化物,窒化物,ケイ化物,ホ
    ウ化物,炭化物,または硫化物からなる膜と、その上に
    形成された金属酸化膜とからなることを特徴とする半導
    体装置。
  2. 【請求項2】上記高融点金属はチタン,タングステン,
    モリブデン,あるいはタンタルであり、上記金属酸化膜
    は、五酸化タンタル,あるいは二酸化チタンからなるこ
    とを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】一導電型を有する半導体基板上に少なくと
    も一層の絶縁膜を形成する工程、該絶縁膜上に、該絶縁
    膜の開口部を通じて上記半導体基板に電気的に接続され
    た多結晶シリコン膜を形成する工程、該多結晶シリコン
    膜上に誘電体膜を形成する工程、該誘電体膜上に導電体
    膜を形成する工程からなる、キャパタ形成工程を有する
    半導体装置の製造方法において、上記誘電体膜形成工程
    は、上記多結晶シリコン膜上に高融点金属膜を形成する
    工程と、該高融点金属膜上に金属酸化膜を形成する工程
    と、上記高融点金属膜形成工程,あるいは上記金属酸化
    膜形成工程,または後工程のウエハプロセス時に含まれ
    る、酸化剤及び熱により、上記多結晶シリコン膜表面に
    自然形成されている自然酸化膜を上記高融点金属膜によ
    り還元するとともに、上記高融点金属自身を酸化し、上
    記多結晶シリコン膜と上記金属酸化膜との間に上記高融
    点金属膜の酸化物を形成する工程と、からなることを特
    徴とする半導体装置の製造方法。
JP3038089A 1991-02-05 1991-02-05 半導体装置の製造方法 Pending JPH04249358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3038089A JPH04249358A (ja) 1991-02-05 1991-02-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3038089A JPH04249358A (ja) 1991-02-05 1991-02-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04249358A true JPH04249358A (ja) 1992-09-04

Family

ID=12515753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3038089A Pending JPH04249358A (ja) 1991-02-05 1991-02-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04249358A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287176B1 (ko) * 1998-06-25 2001-04-16 윤종용 고온산화를이용한반도체소자의커패시터형성방법
KR100494342B1 (ko) * 2000-11-20 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226754A (ja) * 1989-02-28 1990-09-10 Toshiba Corp 半導体集積回路用キャパシタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226754A (ja) * 1989-02-28 1990-09-10 Toshiba Corp 半導体集積回路用キャパシタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287176B1 (ko) * 1998-06-25 2001-04-16 윤종용 고온산화를이용한반도체소자의커패시터형성방법
KR100494342B1 (ko) * 2000-11-20 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Similar Documents

Publication Publication Date Title
US6740554B2 (en) Methods to form rhodium-rich oxygen barriers
JP5247059B2 (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
US5972791A (en) Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
JP2778451B2 (ja) 半導体装置の製造方法
KR100377593B1 (ko) 반도체장치및그제조방법
GB2358958A (en) Capacitor for memory device with amorphous tantalum oxide nitride TaON dielectric layer
JP4347479B2 (ja) 電界効果トランジスタ
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US20020047205A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
US20020011620A1 (en) Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
JPH04249358A (ja) 半導体装置の製造方法
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JPH11224938A (ja) 半導体装置及びその製造方法
US6653198B2 (en) Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby
JPH1056017A (ja) 半導体素子のビットライン及びその製造方法
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
JPH04223366A (ja) 半導体装置及びその製造方法
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
US20010045650A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
US6884473B2 (en) Method for fabricating metal silicide
JPH0689984A (ja) 半導体装置の製造方法
KR100332126B1 (ko) 반도체 소자의 제조 방법
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP3563288B2 (ja) 半導体装置の製造方法