JPH04249429A - ディジタルデータ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルデータの送
受信を行うディジタルデータ伝送装置に関する。ディジ
タル加入者線を用いて高速，多値のディジタルデータを
双方向に伝送するディジタルデータ伝送装置に於いては
、エコーキャンセラ，等化器，タイミング再生回路等が
設けられており、処理量が少なく且つ収束時間を短くす
ることが要望されている。

【０００２】ディジタル加入者線により双方向にディジ
タルデータを伝送するシステムは、例えば、図５に示す
ように、加入者側の網終端装置（ＮＴ）５１に単一或い
は複数のデータ端末（ＴＥ）５５が接続され、交換局側
では、交換ネットワークスイッチ（ＮＷ）５４に回線終
端装置（ＬＴ）５２が接続されて、回線終端装置５２と
加入者側の網終端装置５１との間がディジタル加入者線
５３により接続され、２Ｂ１Ｑ符号等の伝送符号により
ディジタルデータの双方向伝送が行われる。

【０００３】網終端装置５１と回線終端装置５２とはほ
ぼ同一の構成を有するもので、従来は、例えば、図６又
は図７に示す構成が知られている。図６に於いて、６１
はハイブリッド回路（Ｈ）、６２は受信ローパスフィル
タ（ＲＬＦ）、６３はＡＤ変換器（Ａ／Ｄ）、６４は波
形成形フィルタ（ＷＳＦ）、６５は加算器、６６は等化
器（ＥＱＬ）、６７は判定帰還型等化器（ＤＦＥ）、６
８はデコーダ（ＤＥＣ）、６９はタイミング再生回路（
ＴＩＭ）、７０はエコーキャンセラ（ＥＣ）、７１はコ
ーダ（ＣＯＤ）、７２はＤＡ変換器（Ｄ／Ａ）、７３は
送信ローパスフィルタ（ＳＬＦ）、７４は二乗和算出部
である。受信ローパスフィルタ，ハイブリッド回路，送
信ローパスフィルタ以外の各部はそれぞれ集積回路化さ
れた論理回路により実現されるか、又はＤＳＰ（ディジ
タル・シグナル・プロセッサ）等の演算機能により実現
されている。又送信部は、コーダ７１とＤＡ変換器７２
と送信ローパスフィルタ７３等を含み、又受信部は、受
信ローパスフィルタ６２，ＡＤ変換器６３，波形成形フ
ィルタ６４，等化器６６，判定帰還型等化器６７，デコ
ーダ６８等を含んで構成されている。

【０００４】ハイブリッド回路６１は、送信部と受信部
とをディジタル加入者線等の２線回線に接続する為のも
のであり、送信データは、コーダ７１により送信符号の
例えば２Ｂ１Ｑ符号に変換され、ＤＡ変換器７２により
例えば４値のアナログ信号に変換され、送信ローパスフ
ィルタ７３により高調波成分が除去されて、ハイブリッ
ド回路６１を介してディジタル加入者線に送出される。 その時、送信信号の一部はハイブリッド回路６１を介し
て受信側に回り込んでエコー成分となる。

【０００５】又受信信号はハイブリッド回路６１から受
信ローパスフィルタ６２を介してＡＤ変換器６３に加え
られ、タイミング再生回路６９からのタイミング信号に
よりサンプリングされてディジタル信号に変換される。 この場合、ＡＤ変換器としては、オーバーサンプリング
形のものが良く使用される。そして、波形成形フィルタ
６４により、孤立波レスポンスのメインカーソルが生じ
る前の時間に一旦負極性となるような波形に成形されて
加算器６５に加えられる。この加算器６５にはエコーキ
ャンセラ７０からの擬似エコー信号が加えられて、ハイ
ブリッド回路６１を介して送信信号の一部が回り込んだ
エコー成分が打ち消される。この加算器６５を含めてエ
コーキャンセラと称することもできる。

【０００６】等化器６６はルートｆ等化器と称されるも
のであり、ディジタル加入者線伝送システムでは、送信
レベルは一定値であり、ケーブルの直流成分近傍の損失
と高周波成分近傍の損失とは、ケーブルの種類に拘らず
相関があるから、二乗和算出部７４により受信信号の一
定時間内の振幅の二乗和を求め、その大きさから等化器
６６のパラメータを算出するものである。この等化器６
６によっても符号間干渉成分を充分に小さくできないの
で、判定帰還型等化器６７が設けられている。

【０００７】この判定帰還型等化器６７は、例えば、３
２タップ等の多数のタップを有するトランスバーサルフ
ィルタ部と、４値レベルを判定する判定部と、この判定
部の入出力信号の差を誤差信号として出力する誤差算出
部とを含み、判定部の判定出力信号はデコーダ６８によ
り多値信号から２値の受信データにデコードされる。又
判定部からの判定出力信号と誤差算出部からの誤差信号
ｅとがタイミング再生回路６９に加えられてタイミング
信号が再生され、このタイミング信号はＡＤ変換器６３
に加えられる。又エコーキャンセラ７０からは、誤差信
号ｅと送信データとを基に擬似エコー信号が形成されて
加算器６５に加えられ、エコー成分の打ち消しが行われ
る。又加入者側の網終端装置（ＮＴ）の場合は、受信信
号に同期したクロック再生を行う為に、タイミング再生
回路６９からクロック発生回路を構成する位相同期ルー
プ（ＰＬＬ）（図示せず）等へクロック制御データが加
えられる。

【０００８】又図７に於いて、図６と同一符号は同一部
分を示し、７５は遅延時間可変等化器（ＤＥＱ）、７６
，７７は係数変換部（ＫＤ，ＫＥ）であり、ＡＤ変換器
６３は一定周波数のタイミング信号が加えられて、受信
信号をディジタル信号に変換するものである。又係数変
換部７６，７７は、判定帰還型等化器６７からの誤差信
号ｅと判定出力信号とを用いて、遅延時間可変等化器７
５と等化器６６とのパラメータを制御するものであり、
遅延時間可変等化器７５により最適タイミングで判定で
きるように制御することになる。

【０００９】又図８は孤立波レスポンス説明図であり、
ＡＤ変換器６３の後段の波形成形フィルタ６４は、オー
バーサンプリングＡＤ変換器に於ける第２デシメーショ
ンフィルタに相当するものであるが、このフィルタの通
過域の特性を位相特性を含めて制御することにより、メ
インカーソルが生じる前に、一旦負極性となる波形とす
るものである。そして、ｔ＝０の振幅をメインカーソル
とすると、それよりボーレート周期Ｔ前の点（−Ｔ）の
振幅を第１プリカーソル、更にＴ前の点（−２Ｔ）を第
２プリカーソルと称し、メインカーソルより後のＴ，２
Ｔ，３Ｔ，・・・の点に於ける振幅を第１ポストカーソ
ル，第２ポストカーソル，第３ポストカーソル，・・・
と称するものである。この第１プリカーソルの値が零と
なるタイミングを最適タイミングとすると、それよりＴ
後にほぼ振幅のピーク点のメインカーソルの値が得られ
ることになる。

【００１０】従って、図６に於けるタイミング再生回路
６９は、、第１プリカーソル値が正極性の場合はタイミ
ングが遅れており、反対に負極性の場合はタイミングが
進んでいることが判るから、最適タイミングとなるよう
に、即ち、第１プリカーソル値が零となるようにタイミ
ング調整を行うことになる。又図７に於いては、係数変
換部７６に於いて判定出力信号と誤差信号ｅとを基に第
１プリカーソルの値を算出して、遅延時間可変等化器７
５のパラメータを制御し、遅延時間を変えることにより
、タイミング調整を行うものである。

【００１１】

【発明が解決しようとする課題】等化器６６は、最低で
も２タップのトランスバーサルフィルタ構成を備え、図
６に示す従来例に於いては、数種類の等化器の何れかを
選択的に用いる構成となるから、等化器が用意されてい
ない距離のディジタル加入者線の場合には、等化残が大
きくなる。又図７に示す従来例に於いては、ディジタル
加入者線の距離に対応したパラメータ又は２タップの中
の一方のタップ係数は連続的に求まるが、そのパラメー
タから他方のタップ係数に変換する為の演算が必要とな
る。

【００１２】又交換局側のマスタクロックがシステム全
体の基準となり、加入者側の網終端装置（ＮＴ）では、
交換局側の回線終端装置（ＬＴ）からの信号を受信して
、この受信信号のタイミングに一致するように、位相同
期ループ（ＰＬＬ）等を含むクロック発生回路の周波数
及び位相を制御する。そして、このクロック発生回路か
らのクロックを基に送信するから、回線終端装置（ＬＴ
）では、マスタクロックを用いてその位相のみを調整す
ることにより受信処理できる。図６の構成に於いては、
ＡＤ変換器６３に於けるサンプリング・タイミングを調
整することにより、前述の位相を調整できることになり
、又図７の構成に於いては、遅延時間可変等化器７５の
パラメータを変えて遅延時間を調整し、前述の位相を調
整することになるが、周波数を調整できないから回線終
端装置（ＬＴ）にのみ適用できる構成である。

【００１３】回線終端装置（ＬＴ）に於けるタイミング
の最適化については、図６に示す構成の方が単純のよう
に考えられるが、実際の回線終端装置（ＬＴ）のタイミ
ング調整は、双方向通信の状態で行わなければならない
ようなトレーニング方式により行われるから、エコーキ
ャンセラ７０と等化器６６と判定帰還型等化器６７とを
同時に引込む必要があり、タイミングを変えると、総て
新たな係数を求めることに相当し、引込みに要する時間
が長くなる欠点があった。

【００１４】又図７に示す構成に於いては、遅延時間可
変等化器７５の遅延時間を変えるものであるから、エコ
ーキャンセラ７０の引込みと別個に行うことが可能で、
収束時間は大幅に短くなる。しかし、遅延時間可変等化
器７５のみでボーレート周期Ｔ又はその半周期（Ｔ／２
）をカバーする必要があるから、フィルタの次数をかな
り高くする必要があり、構成が複雑化する欠点がある。 なお、このフィルタの次数を高くしない場合は、波形歪
が無視できなくなる問題がある。

【００１５】又網終端装置（ＮＴ）のタイミング調整は
、エコーキャンセラ７０の係数を固定した状態で行うこ
とができるから、回線終端装置（ＬＴ）に比較して容易
であるが、最適タイミングとなるまでは、プリカーソル
値が零ではないことによる符号間干渉が生じるから、誤
差が大きく、それによって、収束時間が長くなる欠点が
あった。本発明は、受信信号の等化の為の処理量が少な
く、最適タイミングを得る為の収束時間を短くすること
を目的とする。

【００１６】

【課題を解決するための手段】本発明のディジタルデー
タ伝送装置は、図１を参照して説明すると、送信部と受
信部とをハイブリッド回路１を介して２線回線に接続し
たディジタルデータ伝送装置に於いて、受信部は、ＡＤ
変換器２と、波形成形フィルタ３と、等化部４と、判定
帰還型等化器５とを縦続接続した構成を有し、等化部４
を、判定帰還型等化器５による判定出力信号と誤差信号
とを基に、可変係数を適応的に更新する振幅可変等化器
６と遅延時間可変等化器７とにより構成した。

【００１７】又前記振幅可変等化器６の伝達関数を、−
Ｃ０　（１−Ｃ＋１・ｚ−１）とし、可変係数Ｃ０　，
Ｃ＋１について、それぞれメインカーソル，第１ポスト
カーソルに関連するタップ係数更新制御により逐次的に
算出して制御する構成とした。

【００１８】又前記振幅可変等化器６の後段に接続され
る遅延時間可変等化器７の伝達関数をＣ−２＋Ｃ−１・
ｚ−１＋ｚ−２＋Ｃｘ　・ｚ−３とし、係数Ｃｘ　を任
意固定値とし、且つ可変係数Ｃ−２，Ｃ−１について、
それぞれ第２プリカーソル，第１プリカーソルに関連す
るタップ係数更新制御により逐次的に算出して制御する
構成とした。

【００１９】又前記振幅可変等化器６と遅延時間可変等
化器７とを統合した等化部４の伝達関数をＣ０　（Ｃ−
２＋Ｃ−１・ｚ−１＋ｚ−２＋Ｃ＋１・ｚ−３＋Ｃ＋２
・ｚ−４）とし、可変係数Ｃ−２，Ｃ−１，Ｃ０　，Ｃ
＋１，Ｃ＋２について、それぞれ第２プリカーソル，第
１プリカーソル，メインカーソル，第１ポストカーソル
，第２ポストカーソルに関連するタップ係数更新制御に
より逐次的に算出して制御する構成とした。

【００２０】波形成形フィルタ３の後段に、伝達関数が
（１−ｚ−１）のハイパスフィルタを接続し、このハイ
パスフィルタの出力信号に含まれるエコー成分をエコー
キャンセラにより除去して等化部４に入力する構成とし
、この等化部４の伝達関数を、Ｃ０　（Ｃ−２＋Ｃ−１
・ｚ−１＋ｚ−２＋Ｃ＋１・ｚ−３＋Ｃ＋２・ｚ−４）
／（１−ａ・ｚ−１）とし、可変係数Ｃ−２，Ｃ−１，
Ｃ０　，Ｃ＋１，Ｃ＋２について、それぞれ第２プリカ
ーソル，第１プリカーソル，メインカーソル，第１ポス
トカーソル，第２ポストカーソルに関連するタップ係数
更新制御により逐次的に算出して制御する構成とした。

【００２１】判定帰還型等化器５からの誤差信号の絶対
値和或いは二乗和と、第１プリカーソルに対応する係数
Ｃ−１の値とを入力して収束判定を行う収束判定部を設
け、この収束判定部に於いて収束したことを判定するま
で、前記ＡＤ変換器２に於けるサンプリング・タイミン
グをＴ／ｍ（Ｔ＝ボーレート周期，ｍ＝４以上の整数）
宛ずらして、引込み処理を繰り返す構成とした。

【００２２】又前記遅延時間可変等化器７の第１プリカ
ーソルに対応する係数Ｃ−１と一定値ｋａとの差（Ｃ−
１−ｋａ）を、判定閾値と比較し、その比較結果に基づ
いてクロック位相を制御する構成を設けた。

【００２３】

【作用】ＡＤ変換器２により受信信号はディジタル信号
に変換され、波形成形フィルタ３によりメインカーソル
の前に振幅が負極性となるように波形成形され、等化部
４により伝送歪が等化され、判定帰還型等化器５により
符号間干渉成分が除去される。この判定帰還型等化器５
は、トランスバーサルフィルタ部と判定部と誤差算出部
とを備えている公知の構成を有し、その判定部からの判
定出力信号と、誤差算出部からの誤差信号との相関値を
基に、等化部４を構成する振幅可変等化器６と遅延時間
可変等化器７との可変定数を適応的に更新するもので、
振幅可変等化器６については、メインカーソル値に加え
て、ポストカーソル値と相関の大きいパラメータを用い
、又遅延時間可変等化器７については、例えば、第１プ
リカーソル値と第２プリカーソル値とに関連するパラメ
ータを用いる。

【００２４】又振幅可変等化器６の伝達関数を、−Ｃ０
　（１−Ｃ＋１・ｚ−１）とし、可変係数Ｃ０　，Ｃ＋
１について、それぞれメインカーソル，第１ポストカー
ソルに関連するタップ係数更新制御を行うもので、例え
ば、時刻ｊに於けるメインカーソル，第１，第２のプリ
カーソル，第ｋのポストカーソルに係わるタップ係数を
、ｈ０，ｊ　，ｈ−１，ｊ，ｈ−２，ｊ，ｈ＋ｋ，ｊと
すると、時刻（ｊ＋１）のタップ係数は、ステップサイ
ズをαとして、　　ｈ０，ｊ＋１　＝ｈ０，ｊ　＋α・
ａｊ−２　・ｅｊ−２　　　　　　　　　　　　　　　
　　　　　　…（ａ）　　ｈ−１，ｊ＋１＝ｈ−１，ｊ
＋α・ａｊ−１　・ｅｊ−２　　　　　　　　　　　　
　　　　　　　　　…（ｂ）　　ｈ−２，ｊ＋１＝ｈ−
２，ｊ＋α・ａｊ　・ｅｊ−２　　　　　　　　　　　
　　　　　　　　　　　　…（ｃ）　　ｈ＋ｋ，ｊ＋１
＝ｈ＋ｋ，ｊ＋α・ａｊ−ｋ−２　・ｅｊ−２　　　　
　　　　　　　　　　　　　　　…（ｄ）と表すことが
できる。前述の伝達関数について、（ａ）式により求ま
るタップ係数をＣ０　とし、ｋ＝１とした（ｄ）式によ
り求まるタップ係数をＣ＋１とすることができる。

【００２５】又遅延時間可変等化器７の伝達関数をＣ−
２＋Ｃ−１・ｚ−１＋ｚ−２＋Ｃｘ　・ｚ−３とし、係
数Ｃｘ　を任意固定値とし、且つ可変係数Ｃ−２，Ｃ−
１について、それぞれ第２プリカーソル，第１プリカー
ソルに関連するタップ係数更新制御を行うものであり、
前述の伝達関数について、（ａ）式により求まるタップ
係数をＣ０　とし、ｋ＝１とした（ｄ）式により求まる
タップ係数をＣ＋１とし、（ｂ）式により求まるタップ
係数に負符号を付けてＣ−１とし、（ｃ）式により求ま
るタップ係数に負符号を付けてＣ−２とすることができ
る。そして、（ａ）〜（ｄ）式の右辺第２項が平均的に
零に落ちつくように制御されて、判定タイミングの最適
化が行われる。

【００２６】又振幅可変等化器６と遅延時間可変等化器
７とを統合した等化部４とし、その伝達関数をＣ０　（
Ｃ−２＋Ｃ−１・ｚ−１＋ｚ−２＋Ｃ＋１・ｚ−３＋Ｃ
＋２・ｚ−４）とし、可変係数Ｃ−２，Ｃ−１，Ｃ０　
，Ｃ＋１，Ｃ＋２について、それぞれ第２プリカーソル
，第１プリカーソル，メインカーソル，第１ポストカー
ソル，第２ポストカーソルに関連するタップ係数更新制
御を行うもので、この伝達関数について、（ａ）式によ
り求まるタップ係数をＣ０　とし、（ｂ）式により求ま
るタップ係数に負符号を付けてＣ−１とし、（ｃ）式に
より求まるタップ係数に負符号を付けてＣ−２とし、ｋ
＝１とした（ｄ）式により求まるタップ係数をＣ＋１と
し、ｋ＝２とした（ｄ）式により求まるタップ係数をＣ
＋２とすることができる。

【００２７】又波形成形フィルタ３の後段に伝達関数が
（１−ｚ−１）のハイパスフィルタを接続して、高周波
成分の減衰を補償し且つ孤立波レスポンスの裾引きを小
さくする。この時、短距離ケーブルの場合には高周波成
分の減衰が少なく、このハイパスフィルタにより過補償
となるので、等化部４の伝達関数を、Ｃ０　（Ｃ−２＋
Ｃ−１・ｚ−１＋ｚ−２＋Ｃ＋１・ｚ−３＋Ｃ＋２・ｚ
−４）／（１−ａ・ｚ−１）として、ハイパスフィルタ
の特性を打ち消す。この場合の可変係数Ｃ−２，Ｃ−１
，Ｃ０，Ｃ＋１，Ｃ＋２について、それぞれ第２プリカ
ーソル，第１プリカーソル，メインカーソル，第１ポス
トカーソル，第２ポストカーソルに関連するタップ係数
更新制御により逐次的に算出する。又各可変係数Ｃ−２
，Ｃ−１，Ｃ０　，Ｃ＋１，Ｃ＋２は、（ａ）〜（ｄ）
式を用いて求めることができる。又係数ａはケーブル距
離に関連するパラメータであり、引込み開始初期ではａ
＝０とすることができる。

【００２８】又収束判定部は、判定帰還型等化器５の判
定出力信号と誤差信号との相関値を基に、収束したか否
か判定し、収束していない時は、ＡＤ変換器２に於ける
サンプリング・タイミングを、Ｔ／ｍ宛ずらして引込み
処理を繰り返し、収束したと判定した時は、ＡＤ変換器
２に於けるサンプリング・タイミングを固定して、トレ
ーニング完了とする。この場合のｍは４以上の値とする
ものである。それによって、遅延時間可変等化器７等に
よる引込みを高速化することができる。

【００２９】又遅延時間可変等化器７の第１プリカーソ
ルに対応する係数Ｃ−１と一定値ｋａとの差と、判定閾
値ＴＨａとを比較器等により比較して、クロック位相を
制御するもので、加入者側の網終端装置（ＮＴ）に於け
る受信判定タイミングを最適化することができる。

【００３０】

【実施例】図２は本発明の第１の実施例のブロック図で
あり、１１は２線４線変換を行うハイブリッド回路（Ｈ
）、１２は受信ローパスフィルタ（ＲＬＦ）、１３はＡ
Ｄ変換器（Ａ／Ｄ）、１４は波形成形フィルタ（ＷＳＦ
）、１５は加算器、１６は振幅可変等化器（ＥＱＬ）、
１７は判定帰還型等化器（ＤＦＥ）、１８はデコーダ（
ＤＥＣ）、１９は遅延時間可変等化器（ＤＥＱ）、２０
はエコーキャンセラ（ＥＣ）、２１はコーダ（ＣＯＤ）
、２２はＤＡ変換器（Ｄ／Ａ）、２３は送信ローパスフ
ィルタ（ＳＬＦ）、２４は比較器（ＣＭＰ）、２５はス
イッチ、２６は相関器、２７は誤差評価部、２８は収束
判定部である。スイッチ２５は、網終端装置（ＮＴ）の
場合にオンとして、相関器２６の出力信号と閾値ＴＨａ
とを比較器２４により比較し、＋１，０，−１のクロッ
ク制御データｃｔをクロック発生回路（図示せず）に加
えるものである。又送信部は、コーダ２１とＤＡ変換器
２２と送信ローパスフィルタ２３等を含み、又受信部は
、受信ローパスフィルタ１２，ＡＤ変換器１３，波形成
形フィルタ１４，振幅可変等化器１６，遅延時間可変等
化器１９，判定帰還型等化器１７，デコーダ１８等を含
むものである。

【００３１】送信データをコーダ２１，ＤＡ変換器２２
，送信ローパスフィルタ２３，ハイブリッド回路１１を
介してディジタル加入者線に送出する構成は従来例と同
様である。又受信信号は、ハイブリッド回路１１を介し
て受信ローパスフィルタ１２に加えられ、高周波成分が
除去されてＡＤ変換器１３に加えられ、ディジタル信号
に変換される。そして、波形成形フィルタ１４によりメ
インカーソルの前に振幅が負極性となるような波形に成
形されて加算器１５に加えられ、エコーキャンセラ２０
からの擬似エコー信号が加えられて、エコー成分の除去
が行われる。そして、振幅可変等化器１６によりディジ
タル加入者線のケーブル特性が補正され、遅延時間可変
等化器１９によりタイミングが調整されて判定帰還型等
化器１７に加えられる。この判定帰還型等化器１７は、
前述のように、トランスバーサルフィルタ部と判定部と
誤差算出部とを含み、例えば伝送符号が２Ｂ１Ｑ符号の
場合、＋３，＋１，−１，−３のレベル判定が行われ、
且つその入力信号ｙｊ　とその判定シンボルａｊ　との
差（ｙｊ　−ａｊ　）の誤差信号ｅｊ　が出力される。 なお、ｊはボーレート周期Ｔ毎の時刻を示す。又判定帰
還型等化器１７からの＋３，＋１，−１，−３の判定シ
ンボルａｊ　はデコーダ１８に加えられ、２値の受信デ
ータにデコードされる。

【００３２】又相関器２６により判定シンボルａｊ　と
誤差信号ｅｊ　との相関が求められ、少なくともメイン
カーソルと第１ポストカーソルとに係わるデータを含む
信号ｓ４が振幅可変等化器１６に加えられ、又少なくと
も第１プリカーソルに係わるデータを含む信号ｓ３が遅
延時間可変等化器１９と収束判定部２８とに加えられる
。又誤差評価部２７は、誤差信号ｅｊ　の絶対値和又は
二乗和により評価信号ｓ２を求めるもので、この評価信
号ｓ２は収束判定部２８に加えられる。又収束判定部２
８は収束していないと判定した時にＡＤ変換器１３のサ
ンプリング・タイミングをＴ／ｍ宛変化させる信号ｓ１
を出力するものである。なお、ｍは４以上の値とし、例
えば、ｍ＝８とすることができる。

【００３３】前述のように、相関器２６からの信号ｓ３
，ｓ４により振幅可変等化器１６及び遅延時間可変等化
器１９のタップ係数の更新が行われるものであり、例え
ば、時刻ｊのメインカーソルに係わるタップ係数をｈ０
，ｊ　とすると、時刻（ｊ＋１）のタップ係数ｈ０，ｊ
＋１　は、 　　ｈ０，ｊ＋１　＝ｈ０，ｊ　＋α・ａｊ−２　・ｅ
ｊ−２　　　　　　　　　　　　　　　　　　　　　…
（１）により算出される。なお、αは微小な正の数のス
テップサイズである。

【００３４】同様に、時刻ｊの第１プリカーソル，第２
プリカーソルに係わるタップ係数をｈ−１，ｊ，ｈ−２
，ｊとすると、 　　ｈ−１，ｊ＋１＝ｈ−１，ｊ＋α・ａｊ−１　・ｅ
ｊ−２　　　　　　　　　　　　　　　　　　　　　　
　…（２）　　ｈ−２，ｊ＋１＝ｈ−２，ｊ＋α・ａｊ
　　　・ｅｊ−２　　　　　　　　　　　　　　　　　
　　　　　　…（３）により算出される。又時刻ｊの第
ｋ番目のポストカーソルに係わるタップ係数をｈ＋ｋ，
ｊとすると、　　ｈ＋ｋ，ｊ＋１＝ｈ＋ｋ，ｊ＋α・ａ
ｊ−ｋ−２　・ｅｊ−２　　　　　　　　　　　　　　
　　　　　　　…（４）により算出される。前記各式に
於けるステップサイズαは、各式に於いて同一の値とす
る必要はなく、又各式に於いて、総て２Ｔ前の誤差信号
ｅｊ−２　を用いた場合を示すが、（２）〜（４）式に
於いては、１Ｔ前の誤差信号ｅｊ−１　を用いることも
できる。又サインアルゴリズムのように、誤差やシンボ
ル値に拘らず、１回の変化量をステップサイズαに固定
する方法もある。例えば、サインアルゴリズムの場合、
（１）式は、 　　ｈ０，ｊ＋１　＝ｈｏ，ｊ　＋α・ｓｉｇｎ〔ａｊ
−２　・ｅｊ−２　〕　　　　　　　　　　　　…（５
）となる。

【００３５】判定シンボル値ａｊ　と誤差信号ｅｊ　と
の相関により各カーソルに係わるタップ係数を算出する
方法のうち、少なくともポストカーソルに関しては、従
来例の判定帰還型等化器の中のタップ係数を算出する為
に使用されている方法を用いることができる。従って、
判定帰還型等化器１７と相関器２６とを含めて判定帰還
型等化器と称することもできる。

【００３６】前述の振幅可変等化器１６の伝達関数Ｈａ
を 　　Ｈａ＝Ｃ０　（１−Ｃ＋１・ｚ−１）　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　…（６）とし、遅延時間可変等化器１９の伝達関数Ｈ
ｐを　　Ｈｐ＝Ｃ−２＋Ｃ−１・ｚ−１＋ｚ−２＋Ｃｘ
　・ｚ−３　　　　　　　　　　　　　　　　　　　　
…（７）とする。ここで、ＣＸ　＝−Ｃ−１とするのが
遅延時間可変等化器１９として最良であるが、それ以外
の値とすることも可能であり、例えばＣｘ　＝０とする
こともできる。 又（１）式により求まるタップ係数ｈ０，ｊ＋１　をＣ
０　とし、（４）式でｋ＝１の場合に得られるタップ係
数ｈ＋１，ｊ＋１をＣ＋１とし、（２）式により求まる
タップ係数ｈ−１，ｊ＋１に負符号を付けたものをＣ−
１とし、更に（３）式により求まるタップ係数ｈ−２，
ｊ＋１に負符号を付けたものをＣ−２とすることにより
、タイミング位相に関して比較的広範囲にわたり振幅可
変等化器１６と遅延時間可変等化器１９とを迅速に収束
させることができる。

【００３７】前述の（６），（７）式で示す伝達関数を
有する等化器１６，１９と、その後段の判定帰還型等化
器１７とが、（１）〜（４）式を用いてタップ係数の更
新を行うことにより、前述のように良好な収束結果が得
られるものであり、これは、前記（１）〜（４）式が受
信信号の総てのカーソル点をカバーしており、タイミン
グが最適点から大幅（例えば、Ｔ／８程度以上）にずれ
ていなければ、（１）〜（４）式による演算処理でタッ
プ係数の更新を繰り返し行うと、孤立波レスポンス（判
定帰還型等化器１７の中の判定部の入力点でみた）の全
カーソル点に於ける値を理想値に近づけることができる
からである。この理想値とは、メインカーソルの点では
１で、他のカーソル点では零であることを意味する。こ
の理想値からずれていると、（１）〜（４）式の右辺第
２項が平均的に正又は負になり、その為に右辺の値が変
化して最終的には右辺の第２項が平均的に零に落ちつく
ことにより、理想値に近づくことになる。

【００３８】前述の（６），（７）式の積を求めると、
　　Ｈａ・Ｈｐ＝Ｃ０　・Ｃ−２＋Ｃ０　（Ｃ−１−Ｃ
＋１・Ｃ−２）ｚ−１　　　　　　　　　　　　＋Ｃ０
　（１−Ｃ＋１・Ｃ−１）ｚ−２　　＋Ｃ０　（−Ｃ−
１−Ｃ＋１）ｚ−３　　　　　　　　　　　　　　＋Ｃ
０　・Ｃ＋１・Ｃ−１・ｚ−４　　　　　　　　　　　
　　　　　　　　　　　　　…（８）となる。右辺の第
１項を第２プリカーソルに対応させ、第２項を第１プリ
カーソルに対応させ、第３項をメインカーソルに対応さ
せ、第４項を第１ポストカーソルに対応させると、前述
の（１）〜（４）式の対応付けができるが、第２項には
主力の（Ｃ０　・Ｃ−１）以外に（Ｃ０　・Ｃ＋１・Ｃ
−２）が含まれており、又第３項には主力のＣ０　以外
に（Ｃ０　・Ｃ＋１・Ｃ−１）が含まれ、又第４項には
主力の（Ｃ０　・Ｃ＋１）以外に（Ｃ０　・Ｃ−１）が
含まれている。各項に於いて、主力以外の値が大きくな
ると収束し難くなる。例えば、最適タイミングから大き
くずれていると、遅延量を大きく変化しなければならな
いので、Ｃ−２やＣ−１の値が大きくなり、主力値以外
の値が大きくなる。その結果，収束が遅くなる。

【００３９】そこで、収束判定部２８に於いて収束状況
を判定し、収束していない場合は、ＡＤ変換器１３に於
けるサンプリング・タイミングを、例えばｍ＝８として
、Ｔ／８ずらして、最適タイミングに近づけて再度引込
み処理を行うものである。この結果、再び収束していな
いと判定された場合は更にＴ／８ずらして、最適タイミ
ングからのずれを小さくすることを繰り返す。又収束し
たと判定された場合は、ＡＤ変換器１３に於けるサンプ
リング・タイミングは固定され、トレーニングが完了す
る。即ち、大きなタイミングの調整はＡＤ変換器１３に
於けるサンプリング・タイミングにより行い、最適タイ
ミングに近づける調整は遅延時間可変等化器１９により
行うことができる。

【００４０】収束判定部２８は、相関器２６からの第１
プリカーソルに係わるデータを含む信号ｓ３と、誤差評
価部２７からの誤差信号ｅｊ　の絶対値和又は二乗和の
評価信号ｓ２とを基に収束したか否か判定するものであ
り、プリカーソル値と誤差とは収束した場合にその絶対
値が小さくなるから、判定閾値をＴＨｐ，−ＴＨｐ，Ｔ
Ｈｅとすると、 　　ＴＨｐ＞ｓ３＞−ＴＨｐ　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　…（９
）　　ＴＨｅ＞ｓ２　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　…（１０）の両式を満足した時に収束したと判定
するものである。

【００４１】前述の（２）式によるタップ係数ｈ−１，
ｊ＋１に負符号を付けてＣ−１として用いる場合に、（
８）式から判るように、−Ｃ−１は正確にはプリカーソ
ル値とは言えないものである〔即ち、正確なプリカーソ
ル値は、−Ｃ０　（Ｃ−１−Ｃ＋１・Ｃ−２）〕が、収
束した時にはＣ−２はほぼ零となるから、−Ｃ−１はメ
インカーソル値を１とした時のプリカーソル値と見做す
ことができる。即ち、−Ｃ−１は引込み開始の初期段階
ではプリカーソル値と見做すことはできないが、収束状
態に近づいた時点ではプリカーソル値と見做すことがで
きる。このプリカーソル値を零とするようにタイミング
調整を行うことにより、最適タイミングを得ることがで
きる。

【００４２】又網終端装置（ＮＴ）に於いては、タイミ
ング調整を外部のクロック発生回路の周波数を変えるこ
とにより行うことができるから、前述の収束判定部２８
を用いることなく、（２）式により得られるタップ係数
ｈ−１，ｊ＋１の値を或る複数周期（例えば、４８Ｔ）
に１回だけ取り出した値をｈ−１とすると、その周期に
従ってスイッチ２５をオンとし、定数ｋａとの差を正の
閾値ＴＨａと比較器２４により比較し、クロック制御デ
ータｃｔによりクロックの位相φをΔ（正の微小値）だ
け次に示すように調整する。 ｈ−１−ｋａ＞ＴＨａ　　　　　　　　　　　　の時　
　　　φ→φ＋ΔＴＨａ＞ｈ−１−ｋａ＞−ＴＨａ　　
の時　　　　変更せず−ＴＨａ＞ｈ−１−ｋａ　　　　
　　　　　　の時　　　　φ→φ−Δこのようにしてク
ロック周波数を制御し、且つ遅延時間可変等化器１９に
よるタイミング調整を行うことができる。ここで注意す
べき点は、第１プリカーソル値を用いて、前述の条件で
クロック位相φを制御することは、従来例に於いても実
施されているが、本発明に於いては、第１プリカーソル
値が必ずしも零になることを要求しないこと、及び評価
値が厳密な第１プリカーソル値とは言えない値を用いて
いることである。

【００４３】又前述の（４）式のｋ＝１とした時に、（
６）式のＣ＋１の値を求める為に使用すると説明してい
るが、この（４）式は、判定帰還型等化器１７の第１タ
ップ係数を求める為にも使用している。又（６）式のＣ
＋１と判定帰還型等化器１７の第１タップ係数の両方と
も、第１ポストカーソルを零にする為に用いられている
から、（６）式のＣ＋１を第１ポストカーソルを零にす
るように収束させる時に、判定帰還型等化器１７の第１
タップ係数は常に零、即ち、この第１タップ係数を省略
できることを示す。なお、判定帰還型等化器１７の第１
タップをそのままにして、（６）式のＣ＋１＝０にする
ことはできない。何故ならば、判定帰還型等化器１７の
タップ係数は、安定性確保の点からその絶対値が０．５
を超えることは望ましくないが、Ｃ＋１＝０とすると、
ケーブル距離によっては０．５を超える場合が生じるか
らである。この為、Ｃ＋１をケーブル距離に応じて、例
えば、０．０，０．５，０．７５に設定して、判定帰還
型等化器１７の第１タップも使用することも可能である
。

【００４４】図３は本発明の第２の実施例のブロック図
であり、図２と同一符号は同一部分を示し、３１は伝送
特性可変等化器（ＡＰＥＱＬ１）、ｓ５は第１プリカー
ソルに係わるデータを含む信号、ｓ６は第１プリカーソ
ル，メインカーソル，第１ポストカーソルに係わるデー
タを含む信号である。この実施例に於ける伝送特性可変
等化器３１は、図２に示す構成に於ける振幅可変等化器
１６と遅延時間可変等化器１９とを統合したものであり
、その伝達関数Ｈａｐ１を、 　　Ｈａｐ１＝Ｃ０　〔Ｃ−２＋Ｃ−１・ｚ−１＋ｚ−
２＋Ｃ＋１・ｚ−３＋Ｃ＋２・ｚ−４〕　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　…（１１）とした場合、（１）式により求まるタ
ップ係数ｈ０，ｊ＋１　をＣ０　として使用し、又（２
）式により求まるタップ係数ｈ−１，ｊ＋１に負符号を
付けたものをＣ−１とし、更に、（３）式により求まる
タップ係数ｈ−２，ｊ＋１に負符号を付けたものをＣ−
２とし、（４）式でｋ＝１とした時に求まるタップ係数
ｈ＋１，ｊ＋１をＣ＋１として使用し、更に、（４）式
でｋ＝２とした時に求まるタップ係数ｈ＋２，ｊ＋１を
Ｃ＋２として使用することにより、タイミング位相に関
して、最適値からかなりずれた受信信号に対しても良好
に収束することができる。なお、（１１）式に於ける可
変係数は、（６），（７）式に於ける可変係数と異なる
ものであるが、同一符号で表している。

【００４５】伝送特性可変等化器３１のように、振幅可
変等化器１６と遅延時間可変等化器１９とを統合し、Ｃ
＋２の係数を導入したことにより、判定帰還型等化器１
７の第２タップ係数を常時零にすることができ、この伝
送特性可変等化器３１の演算量を削減できるばかりでな
く、判定帰還型等化器１７の演算量も削減できる。但し
、（１１）式でＣ＋２＝０として、判定帰還型等化器１
７の第２タップを残すことは、Ｃ＋１の場合程困難では
ない。これは、ケーブル距離が変化しても、判定帰還型
等化器１７の第２タップの係数はそれ程大きく変化しな
いからである。又波形成形フィルタ１４の関数によって
は、Ｃ＋２＝０も可能である。逆に（１１）式の項数を
増加してＣ＋３，Ｃ＋４の項を追加し、その代わりに判
定帰還型等化器１７の第３，第４タップの係数を削除す
ることも可能である。又ＡＤ変換器１３に於けるサンプ
リング・タイミングの調整及び比較器２４からクロック
制御データｃｔを出力する動作は、前述の第１の実施例
と同様であり、重複した動作説明は省略する。

【００４６】図４は本発明の第３の実施例のブロック図
であり、図２及び図３と同一符号は同一部分を示し、３
２は伝送特性可変等化器（ＡＰＥＱＬ２）、３３はハイ
パスフィルタ（ＨＰＦ）、ｓ７は第１プリカーソル値に
係わるデータを含む信号、ｓ８は第１プリカーソル値，
メインカーソル値，第１ポストカーソル値に係わるデー
タを含む信号である。波形成形フィルタ１４の後段に接
続したハイパスフィルタ３３の伝達関数Ｈｈｐを、　　
Ｈｈｐ＝１−ｚ−１　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　…
（１２）とする。このハイパスフィルタ３３は、ボーレ
ート周期Ｔ離れたサンプル値間の差をとる処理を行うも
のであるから、波形成形フィルタ１４の機能を補足して
、孤立波レスポンスの裾引きを小さくする作用がある。 この裾引きは、極めてゆっくりと振幅が小さくなる状態
であるから、１周期Ｔ前の振幅と現周期の振幅とは殆ど
差がないことになり、従って、１周期前との差をとるこ
とにより、孤立波レスポンスの裾引きは大幅に小さくな
る。

【００４７】前述の裾引きは、ハイブリッド回路１１を
構成するハイブリッドトランスが直流遮断を行うことに
より、伝送符号に直流分が含まれる場合に、図８に示す
ように、孤立波レスポンスは長い時間零にならない為に
生じるもので、２０Ｔ〜４０Ｔ後も無視できない程度の
振幅が残存する場合がある。このような裾引き現象はハ
イブリッドトランスを介して回り込んだエコー成分の孤
立波レスポンスについても同様に生じる。従って、従来
は、エコーキャンセラ２０は例えば３２タップのトラン
スバーサルフィルタと、１次のＩＩＲフィルタ（Ｉｎｆ
ｉｎｉｔｅ　ＩｍｐｕｌｓｅＦｉｌｔｅｒ　）とを用い
て構成し、判定帰還型等化器１７は、例えば、１６タッ
プのトランスバーサルフィルタと、１次のＩＩＲフィル
タとを含む構成とするのが普通であった。この裾引きを
小さくすることにより、エコーキャンセラ２０の前述の
ＩＩＲフィルタは不要となり、更にトランスバーサルフ
ィルタのタップ数も削減することができる利点がある。

【００４８】又この実施例に於いて、（１２）式に示す
伝達関数を有するハイパスフィルタ３３を設けたことに
より、孤立波レスポンスの裾引き部分より前の部分に大
きな影響を与えることになる。例えば、長距離ケーブル
により伝送された信号は、高周波成分が減衰されるので
、ハイパスフィルタ３３によりそれを補償することがで
きるが、短距離ケーブルにより伝送された信号は、高周
波成分の減衰は少ないので、ハイパスフィルタ３３によ
り受信信号は過補償により歪みを受けることになる。 従って、エコーキャンセラ２０によりエコー成分が除去
された後に、ハイパスフィルタ３３の特性を打ち消す処
理が必要となる。

【００４９】そこで、振幅可変等化器１６と遅延時間可
変等化器１９とを統合したこの実施例に於ける伝送特性
可変等化器３２は、伝達関数Ｈａｐ２の分母をｚ−１に
関して１次の関数にして、ハイパスフィルタ３３による
影響を補償する。又この伝達関数Ｈａｐ２の分子は（１
１）式と同じにする。即ち、 　　Ｈａｐ２＝〔Ｃ０　（Ｃ−２＋Ｃ−１・ｚ−１＋ｚ
−２＋Ｃ＋１・ｚ−３＋Ｃ＋２・ｚ−４）〕／　　　　
　　　　　　　　（１−ａ・ｚ−１）　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　…
（１３）とする。係数Ｃ−２，Ｃ−１，Ｃ０　，Ｃ＋１
，Ｃ＋２は、前述の場合と同様に、（１）〜（４）式を
用いて逐次的に算出する。又ａは、長距離ケーブルの場
合は零で良く、短距離ケーブルの場合は１に近い値とす
る。即ち、距離に関連するパラメータである。又Ｃ０　
もケーブル距離により変わるパラメータということがで
きる。従って、初期段階ではａ＝０とし、或る程度の引
込み処理が進行した段階で、Ｃ０　の値を調べて、その
値が大きい場合、即ち、長距離の場合はａ＝０のままと
し、中位の場合、即ち、中距離の場合は、例えばａ＝０
．５０とし、その値が小さい場合、即ち、短距離の場合
は、例えばａ＝０．７５とすることができる。なお、（
１３）式に於ける可変係数は、（６），（７）式に於け
る可変係数とは異なるが、同一符号で表している。

【００５０】又前述の伝送特性可変等化器３２を設けた
ことにより、判定帰還型等化器１７の第１，第２ポスト
カーソルに対応するタップ係数は零にすることができる
。更に、長距離ケーブルの場合にａ＝０とするものであ
るから、裾引きは短くなり、その振幅も小さく、又中距
離ケーブルの場合でもかなり小さくなるから、判定帰還
型等化器１７のＩＩＲフィルタを省略できないが、その
減衰係数を固定とすることができる。例えば、ＩＩＲフ
ィルタは振幅係数と減衰係数との二つのパラメータを持
つが、減衰係数を、例えば０．９２程度に固定しても誤
差は大きくならないことになり、構成を簡単化すること
ができる利点がある。

【００５１】又プリカーソルについて、第１，第２プリ
カーソルのある場合について説明しているが、波形成形
フィルタ１４の関数を工夫するか、又は多少の誤差の増
加を許容できる場合は、第２プリカーソルは無視できる
場合が多くなる。その場合、前述のように、Ｃ−２＝０
とおくことができる。又第１ポストカーソルを含めて、
それ以降の任意数のポストカーソルを含めることも勿論
可能である。又ＡＤ変換器１３のサンプリング・タイミ
ングの調整及び比較器２４からのクロック制御データｃ
ｔによるクロック発生回路の作用等は、前述の第１，第
２の実施例と同様であるから、重複する動作説明は省略
する。

【００５２】

【発明の効果】以上説明したように、本発明は、送信部
と受信部とを２線４線変換を行うハイブリッド回路１を
介してディジタル加入者線等の２線回線と接続したディ
ジタルデータ伝送装置に於いて、等化部４を振幅可変等
化器６と遅延時間可変等化器７とにより構成し、そのパ
ラメータを判定帰還型等化器５からの判定出力信号と誤
差信号とを基に逐次的に求めるものであるから、処理量
が少なくなり、それによってハードウェアの規模を縮小
することができる。又エコーキャンセラ８や判定帰還型
等化器５のタップ係数を求めるハードウェアと共用化で
きることによっても、ハードウェアの縮小を図ることが
できる利点がある。

【００５３】又タイミング調整について、本発明は、遅
延時間可変等化器７により最適タイミング位相からＴ／
ｍ程度離れている場合でも収束することが容易であり、
従って、ＡＤ変換器２に於けるサンプリング・タイミン
グをＴ／ｍ宛ずらすことにより、迅速に最適タイミング
に収束させることができる。なお、遅延時間可変等化器
７を備えていない従来例に於いては、例えば、±Ｔ／６
４程度の位相範囲に調整しないと引込みができないもの
であるから、本発明によれば、収束時間を大幅に短縮で
きる利点がある。

【００５４】又振幅可変等化器６と遅延時間可変等化器
７とを統合した等化部４（図３の伝送特性可変等化器３
１）を設け、プリカーソル，メインカーソル，ポストカ
ーソルに係わるデータを用いて、振幅及び遅延時間を制
御することにより、フィルタの次数を同一として処理量
を削減することができる。又判定帰還型等化器５のタッ
プ数を一つ減らすことが可能となるから、この点からも
処理量を削減し、ハードウェアを縮小することができる
利点がある。

【００５５】又波形成形フィルタ３のボーレート周期Ｔ
の出力系列を入力とするハイパスフィルタを設けたこと
により、孤立波レスポンスの裾引きを小さくして、その
後段に於ける処理量を削減することができる。即ち、エ
コーキャンセラ８に必要とされていたＩＩＲフィルタを
省略することが可能となり、又判定帰還型等化器５のＩ
ＩＲフィルタも減衰係数を固定できることにより、処理
量を削減できる利点がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施例のブロック図である。

【図３】本発明の第２の実施例のブロック図である。

【図４】本発明の第３の実施例のブロック図である。

【図５】データ伝送システムの説明図である。

【図６】従来例のブロック図である。

【図７】従来例のブロック図である。

【図８】孤立波レスポンス説明図である。

【符号の説明】

１　　ハイブリッド回路 ２　　ＡＤ変換器 ３　　波形成形フィルタ ４　　等化部 ５　　判定帰還型等化器 ６　　振幅可変等化器 ７　　遅延時間可変等化器 ８　　エコーキャンセラ

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　送信部と受信部とをハイブリッド回路
   （１）を介して２線回線に接続したディジタルデータ伝
   送装置に於いて、前記受信部は、受信信号をディジタル
   信号に変換するＡＤ変換器（２）と、波形成形フィルタ
   （３）と、等化部（４）と、判定帰還型等化器（５）と
   を縦続接続した構成を有し、前記等化部（４）を、前記
   判定帰還型等化器（５）による判定出力信号と誤差信号
   とを基に、可変係数を適応的に更新する振幅可変等化器
   （６）と遅延時間可変等化器（７）とにより構成したこ
   とを特徴とするディジタルデータ伝送装置。
2. 【請求項２】　　前記振幅可変等化器（６）の伝達関数
   を、 −Ｃ０　（１−Ｃ＋１・ｚ−１） （但し、ｚ−１＝ｅｘｐ（ｊ２πｆＴ），ｆ＝周波数，
   Ｔ＝ボーレート周波数）とし、可変係数Ｃ０　，Ｃ＋１
   について、それぞれメインカーソル，第１ポストカーソ
   ルに関連するタップ係数更新制御により逐次的に算出し
   て制御する構成としたことを特徴とする請求項１のディ
   ジタルデータ伝送装置。
3. 【請求項３】　　前記遅延時間可変等化器（７）の伝達
   関数を、 Ｃ−２＋Ｃ−１・ｚ−１＋ｚ−２＋Ｃｘ　・ｚ−３とし
   、係数Ｃｘ　を任意固定値とし、且つ可変係数Ｃ−２，
   Ｃ−１について、それぞれ第２プリカーソル，第１プリ
   カーソルに関連するタップ係数更新制御により逐次的に
   算出して制御する構成としたことを特徴とする請求項１
   のディジタルデータ伝送装置。
4. 【請求項４】　　前記等化部（４）の伝達関数を、Ｃ０
   　（Ｃ−２＋Ｃ−１・ｚ−１＋ｚ−２＋Ｃ＋１・ｚ−３
   ＋Ｃ＋２・ｚ−４） とし、可変係数Ｃ−２，Ｃ−１，Ｃ０　，Ｃ＋１，Ｃ＋
   ２について、それぞれ第２プリカーソル，第１プリカー
   ソル，メインカーソル，第１ポストカーソル，第２ポス
   トカーソルに関連するタップ係数更新制御により逐次的
   に算出して制御する構成としたことを特徴とする請求項
   １のディジタルデータ伝送装置。
5. 【請求項５】　　前記波形成形フィルタ（３）の後に伝
   達関数が（１−ｚ−１）のハイパスフィルタを接続し、
   該ハイパスフィルタの出力信号に含まれるエコー成分を
   エコーキャンセラ（８）により除去して前記等化部（４
   ）に入力する構成とし、該等化部（４）の伝達関数を、
   〔Ｃ０　（Ｃ−２＋Ｃ−１・ｚ−１＋ｚ−２＋Ｃ＋１・
   ｚ−３＋Ｃ＋２・ｚ−４）〕／（１−ａ・ｚ−１） とし、可変係数Ｃ−２，Ｃ−１，Ｃ０　，Ｃ＋１，Ｃ＋
   ２について、それぞれ第２プリカーソル，第１プリカー
   ソル，メインカーソル，第１ポストカーソル，第２ポス
   トカーソルに関連するタップ係数更新制御により逐次的
   に算出して制御する構成としたことを特徴とする請求項
   １のディジタルデータ伝送装置。
6. 【請求項６】　　前記判定帰還型等化器（５）からの誤
   差信号の絶対値和或いは二乗和と、第１プリカーソルに
   対応する係数Ｃ−１の値とを入力して収束判定を行う収
   束判定部を設け、該収束判定部に於いて収束判定するま
   で、前記ＡＤ変換器（２）に於けるサンプリング・タイ
   ミングをＴ／ｍ（Ｔ＝ボーレート周期，ｍ＝４以上の整
   数）宛ずらす構成としたことを特徴とする請求項１のデ
   ィジタルデータ伝送装置。
7. 【請求項７】　　前記遅延時間可変等化器（７）の第１
   プリカーソルに対応する係数Ｃ−１と一定値ｋａとの差
   を、判定閾値と比較し、クロック位相を制御する構成を
   設けたことを特徴とする請求項１のディジタルデータ伝
   送装置。