JPH07123027A - ディジタル加入者線伝送装置 - Google Patents
ディジタル加入者線伝送装置Info
- Publication number
- JPH07123027A JPH07123027A JP5267148A JP26714893A JPH07123027A JP H07123027 A JPH07123027 A JP H07123027A JP 5267148 A JP5267148 A JP 5267148A JP 26714893 A JP26714893 A JP 26714893A JP H07123027 A JPH07123027 A JP H07123027A
- Authority
- JP
- Japan
- Prior art keywords
- subscriber line
- digital subscriber
- taps
- echo canceller
- decision feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/015—Reducing echo effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 ２Ｂ１Ｑ符号を用いて送受信するディジタル
加入者線伝送装置に関し、演算処理量を削減し、且つ安
定な引込みを可能とする。 【構成】 少なくともエコーキャンセラ１と、ＡＧＣ増
幅器２と、判定帰還型等化器３と、ディジタル加入者線
５に接続されたハイブリッド回路４とを備え、エコーキ
ャンセラ１のトランスバーサルフィルタ７又は判定帰還
型等化器３のトランスバーサルフィルタ６の全タップ中
の少なくとも一部の複数タップについて、隣接する２個
又は３個等の所定数毎の複数タップに対して同一のタッ
プ係数を割当てた構成とする。又タップ係数の更新は、
所定数毎の複数タップの何れかのタップ上のシンボルを
用いて行う構成とする。
加入者線伝送装置に関し、演算処理量を削減し、且つ安
定な引込みを可能とする。 【構成】 少なくともエコーキャンセラ１と、ＡＧＣ増
幅器２と、判定帰還型等化器３と、ディジタル加入者線
５に接続されたハイブリッド回路４とを備え、エコーキ
ャンセラ１のトランスバーサルフィルタ７又は判定帰還
型等化器３のトランスバーサルフィルタ６の全タップ中
の少なくとも一部の複数タップについて、隣接する２個
又は３個等の所定数毎の複数タップに対して同一のタッ
プ係数を割当てた構成とする。又タップ係数の更新は、
所定数毎の複数タップの何れかのタップ上のシンボルを
用いて行う構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、２Ｂ１Ｑ符号を用いて
送受信するディジタル加入者線伝送装置に関する。既存
の電話加入者線と同様のツェステッド・ペアケーブル
（撚線対ケーブル）を用いて、ディジタル信号を伝送す
る為のディジタル加入者線伝送装置（Ｄigital Ｓubsc
riber Ｌoop Ｉnterface Ｕnit ）に於いて、２Ｂ１Ｑ
符号を用いて送受信する場合、伝送路符号シンボルは、
＋３，＋１，−１，−３の４種類のものとなる。又伝送
速度は、例えば、８０ｋＨｚのボーレートが採用されて
いる。このような２Ｂ１Ｑ符号を用いるディジタル加入
者線伝送装置に於いては、エコーキャンセル処理と受信
信号の等化処理とを有効に行うことが必要となる。
送受信するディジタル加入者線伝送装置に関する。既存
の電話加入者線と同様のツェステッド・ペアケーブル
（撚線対ケーブル）を用いて、ディジタル信号を伝送す
る為のディジタル加入者線伝送装置（Ｄigital Ｓubsc
riber Ｌoop Ｉnterface Ｕnit ）に於いて、２Ｂ１Ｑ
符号を用いて送受信する場合、伝送路符号シンボルは、
＋３，＋１，−１，−３の４種類のものとなる。又伝送
速度は、例えば、８０ｋＨｚのボーレートが採用されて
いる。このような２Ｂ１Ｑ符号を用いるディジタル加入
者線伝送装置に於いては、エコーキャンセル処理と受信
信号の等化処理とを有効に行うことが必要となる。
【０００２】
【従来の技術】２Ｂ１Ｑ符号を用いる従来例のディジタ
ル加入者線伝送装置は、例えば、図１１に示す構成を有
するものである。同図に於いて、１０１は加入者線、１
０２はハイブリッド回路（ＨＹＢ）、１０３はＡＤ変換
器（Ａ／Ｄ）、１０４はハイパスフィルタ（ＨＰＦ）、
１０５はＡＧＣ増幅器（ＡＧＣ）、１０６はローパスフ
ィルタ（ＬＰＦ）、１０７は識別器（ＤＥＣ）、１０８
はトランスバーサル等化器（ＥＱＬ）、１０９は判定帰
還型等化器、１１０はドライバ（ＤＶ）、１１１はエコ
ーキャンセラ、１１２はリニアエコーキャンセラ（ＬＥ
Ｃ）、１１３はノンリニアエコーキャンセラ（ＮＥ
Ｃ）、１１４はジッタエコーキャンセラ（ＪＥＣ）、１
１５はＤＡ変換器（Ｄ／Ａ）である。
ル加入者線伝送装置は、例えば、図１１に示す構成を有
するものである。同図に於いて、１０１は加入者線、１
０２はハイブリッド回路（ＨＹＢ）、１０３はＡＤ変換
器（Ａ／Ｄ）、１０４はハイパスフィルタ（ＨＰＦ）、
１０５はＡＧＣ増幅器（ＡＧＣ）、１０６はローパスフ
ィルタ（ＬＰＦ）、１０７は識別器（ＤＥＣ）、１０８
はトランスバーサル等化器（ＥＱＬ）、１０９は判定帰
還型等化器、１１０はドライバ（ＤＶ）、１１１はエコ
ーキャンセラ、１１２はリニアエコーキャンセラ（ＬＥ
Ｃ）、１１３はノンリニアエコーキャンセラ（ＮＥ
Ｃ）、１１４はジッタエコーキャンセラ（ＪＥＣ）、１
１５はＤＡ変換器（Ｄ／Ａ）である。
【０００３】送信信号Ｓ（ｎ）は、ＤＡ変換器１１５に
より振幅値が±３と±１との４値のアナログ信号に変換
され、ドライバ１１０からハイブリッド回路１０２を介
して加入者線１０１に送出される。又加入者線１０１を
介した受信信号は、ハイブリッド回路１０２を介してＡ
Ｄ変換器１０３に加えられ、オーバーサンプリングＡＤ
変換技術等によりディジタル信号に変換される。そし
て、ハイパスフィルタ１０４により波形成形と低周波成
分の除去とが行われる。
より振幅値が±３と±１との４値のアナログ信号に変換
され、ドライバ１１０からハイブリッド回路１０２を介
して加入者線１０１に送出される。又加入者線１０１を
介した受信信号は、ハイブリッド回路１０２を介してＡ
Ｄ変換器１０３に加えられ、オーバーサンプリングＡＤ
変換技術等によりディジタル信号に変換される。そし
て、ハイパスフィルタ１０４により波形成形と低周波成
分の除去とが行われる。
【０００４】又エコーキャンセラ１１１により送信信号
の回り込み成分（エコー成分）の除去が行われ、ＡＧＣ
増幅器１０５により所定のレベルとなるように増幅さ
れ、ローパスフィルタ１０６を介して判定帰還型等化器
（ＤＦＥ）１０９に加えられ、符号間干渉の除去が行わ
れ、データが再生される。
の回り込み成分（エコー成分）の除去が行われ、ＡＧＣ
増幅器１０５により所定のレベルとなるように増幅さ
れ、ローパスフィルタ１０６を介して判定帰還型等化器
（ＤＦＥ）１０９に加えられ、符号間干渉の除去が行わ
れ、データが再生される。
【０００５】判定帰還型等化器１０９は、識別器（ＤＥ
Ｃ）１０７とトランスバーサル等化器（ＥＱＬ）１０８
とから構成された場合を示し、又エコーキャンセラ１１
１は、リニアエコーキャンセラ（ＬＥＣ）１１２と、ノ
ンリニアエコーキャンセラ（ＮＥＣ）１１３と、ジッタ
エコーキャンセラ（ＪＥＣ）１１４とからなる場合を示
す。
Ｃ）１０７とトランスバーサル等化器（ＥＱＬ）１０８
とから構成された場合を示し、又エコーキャンセラ１１
１は、リニアエコーキャンセラ（ＬＥＣ）１１２と、ノ
ンリニアエコーキャンセラ（ＮＥＣ）１１３と、ジッタ
エコーキャンセラ（ＪＥＣ）１１４とからなる場合を示
す。
【０００６】伝送符号としてＡＭＩ（Ａlternate Ｍar
k Ｉnversion）符号等を用いた場合は、直流成分を含ま
ないから、ハイブリッド回路１０２をハイブリッドトラ
ンスにより構成し、そのハイブリッドトランスにより直
流成分を遮断しても、波形歪は生じないことになる。こ
れに対して、２Ｂ１Ｑ符号を用いた場合は、直流成分を
含むから、ハイブリッド回路１０２のハイブリッドトラ
ンスにより直流成分を遮断すると、波形歪を生じて、孤
立波レスポンスは長い裾引き（テイル）を有する特性と
なる。その為に、エコーキャンセラ１１１や判定帰還型
等化器１０９を構成するトランスバーサルフィルタのタ
ップ数を多くする必要がある。このようにタップ数が多
いトランスバーサルフィルタは、回路規模が大きく或い
は演算処理量が多くなり、それに伴って消費電力が増大
することになる。
k Ｉnversion）符号等を用いた場合は、直流成分を含ま
ないから、ハイブリッド回路１０２をハイブリッドトラ
ンスにより構成し、そのハイブリッドトランスにより直
流成分を遮断しても、波形歪は生じないことになる。こ
れに対して、２Ｂ１Ｑ符号を用いた場合は、直流成分を
含むから、ハイブリッド回路１０２のハイブリッドトラ
ンスにより直流成分を遮断すると、波形歪を生じて、孤
立波レスポンスは長い裾引き（テイル）を有する特性と
なる。その為に、エコーキャンセラ１１１や判定帰還型
等化器１０９を構成するトランスバーサルフィルタのタ
ップ数を多くする必要がある。このようにタップ数が多
いトランスバーサルフィルタは、回路規模が大きく或い
は演算処理量が多くなり、それに伴って消費電力が増大
することになる。
【０００７】このような裾引きの問題を低減する為に
は、ハイブリッド回路１０２のハイブリッドトランスの
インダクタンスを大きくして、低周波成分の減衰をでき
るだけ小さくすることが考えられる。しかし、ハイブリ
ッドトランスが大型化することから、容積的にも又コス
ト的にも問題が生じる。
は、ハイブリッド回路１０２のハイブリッドトランスの
インダクタンスを大きくして、低周波成分の減衰をでき
るだけ小さくすることが考えられる。しかし、ハイブリ
ッドトランスが大型化することから、容積的にも又コス
ト的にも問題が生じる。
【０００８】そこで、図１２に示すように、トランスバ
ーサルフィルタに一次のリカーシブフィルタ（ＩＩＲフ
ィルタ；Ｉnfinite Ｉmpulse Ｒesponse Ｆilter ）１
２１を追加した構成が知られている。同図に於いて、Ｄ
はボーレートに相当する遅延時間を有する遅延素子、×
印は乗算器、＋印は加算器、Ｐ（ｎ）〜Ｐ（ｎ−Ｍ−
１）は受信信号のサンプリング時刻ｎ〜ｎ−Ｍ−１に於
けるシンボル、ｙ（ｎ）はサンプリング時刻ｎに於ける
等化出力信号、ＣＥ1 〜ＣＥM+1 はタップ係数を示す。
又１２０は加算器（Σ）、１２１は一次リカーシブフィ
ルタを示す。
ーサルフィルタに一次のリカーシブフィルタ（ＩＩＲフ
ィルタ；Ｉnfinite Ｉmpulse Ｒesponse Ｆilter ）１
２１を追加した構成が知られている。同図に於いて、Ｄ
はボーレートに相当する遅延時間を有する遅延素子、×
印は乗算器、＋印は加算器、Ｐ（ｎ）〜Ｐ（ｎ−Ｍ−
１）は受信信号のサンプリング時刻ｎ〜ｎ−Ｍ−１に於
けるシンボル、ｙ（ｎ）はサンプリング時刻ｎに於ける
等化出力信号、ＣＥ1 〜ＣＥM+1 はタップ係数を示す。
又１２０は加算器（Σ）、１２１は一次リカーシブフィ
ルタを示す。
【０００９】遅延素子Ｄ間のタップの乗算器（×）によ
り、それぞれ時刻ｎ−１〜ｎ−Ｍに於けるシンボルに対
してタップ係数ＣＥ1 〜ＣＥM を乗算し、各乗算出力信
号を加算器１２０により加算し、その加算出力信号に対
して、一次リカーシブフィルタ１２１の出力信号を加算
し、その加算出力を等化出力信号ｙ（ｎ）とするもので
ある。この一次リカーシブフィルタ１２１のパラメータ
は、タップ係数ＣＥM+ 1 と減衰率であり、長い裾引きに
対応する減衰率は、０．９５以上且つ１未満の値とな
る。
り、それぞれ時刻ｎ−１〜ｎ−Ｍに於けるシンボルに対
してタップ係数ＣＥ1 〜ＣＥM を乗算し、各乗算出力信
号を加算器１２０により加算し、その加算出力信号に対
して、一次リカーシブフィルタ１２１の出力信号を加算
し、その加算出力を等化出力信号ｙ（ｎ）とするもので
ある。この一次リカーシブフィルタ１２１のパラメータ
は、タップ係数ＣＥM+ 1 と減衰率であり、長い裾引きに
対応する減衰率は、０．９５以上且つ１未満の値とな
る。
【００１０】図１３は、図１２のトランスバーサルフィ
ルタのタップ係数の更新回路を含む構成を示し、図１２
と同一符号は同一部分を示し、ｋ・ｅ（ｎ）は、サンプ
リング時刻ｎに於ける誤差信号ｅ（ｎ）とステップサイ
ズｋとを乗算した等化誤差信号を示す。サンプリング時
刻ｎに於ける受信信号のシンボルＰ（ｎ）は、縦続接続
された遅延素子Ｄにより順次遅延され、遅延素子Ｄ間の
タップの出力信号に、等化誤差信号を乗算し、１サンプ
リング時刻前のタップ係数と加算して、タップ係数ＣＥ
1 〜ＣＥM とする場合の構成を示す。
ルタのタップ係数の更新回路を含む構成を示し、図１２
と同一符号は同一部分を示し、ｋ・ｅ（ｎ）は、サンプ
リング時刻ｎに於ける誤差信号ｅ（ｎ）とステップサイ
ズｋとを乗算した等化誤差信号を示す。サンプリング時
刻ｎに於ける受信信号のシンボルＰ（ｎ）は、縦続接続
された遅延素子Ｄにより順次遅延され、遅延素子Ｄ間の
タップの出力信号に、等化誤差信号を乗算し、１サンプ
リング時刻前のタップ係数と加算して、タップ係数ＣＥ
1 〜ＣＥM とする場合の構成を示す。
【００１１】図１４は受信信号の孤立波レスポンス説明
図であり、縦軸は振幅、横軸はボーレート時間を示す。
又実線はハイブリッドトランスのインダクタンスが大き
い場合の孤立波レスポンスを示し、又点線はインダクタ
ンスが小さい場合の孤立波レスポンスを示す。ハイブリ
ッドトランスによって直流分が遮断されるから、孤立波
レスポンスの裾引きは長くなるもので、例えば、インダ
クタンスが大きく、実線で示す特性の場合は、１８タッ
プに相当する時間から減衰特性に移行することになる
が、インダクタンスが小さく、点線で示す特性の場合
は、３０タップに相当する時間から減衰特性に移行する
ことになり、孤立波レスポンスの裾引きは長くなる。即
ち、ハイブリッドトランスのインダクタンスが小さくて
直流成分が遮断されると、孤立波レスポンスの裾引きは
長くなる。
図であり、縦軸は振幅、横軸はボーレート時間を示す。
又実線はハイブリッドトランスのインダクタンスが大き
い場合の孤立波レスポンスを示し、又点線はインダクタ
ンスが小さい場合の孤立波レスポンスを示す。ハイブリ
ッドトランスによって直流分が遮断されるから、孤立波
レスポンスの裾引きは長くなるもので、例えば、インダ
クタンスが大きく、実線で示す特性の場合は、１８タッ
プに相当する時間から減衰特性に移行することになる
が、インダクタンスが小さく、点線で示す特性の場合
は、３０タップに相当する時間から減衰特性に移行する
ことになり、孤立波レスポンスの裾引きは長くなる。即
ち、ハイブリッドトランスのインダクタンスが小さくて
直流成分が遮断されると、孤立波レスポンスの裾引きは
長くなる。
【００１２】図１４の点線と実線とで示す孤立波レスポ
ンスから判るように、ハイブリッドトランスのインダク
タンスが小さい場合は、インダクタンスが大きい場合に
比較して、減衰特性に移行する時間が遅くなり、裾引き
が長くなる。又一次リカーシブフィルタ１２１は、指数
関数的に減衰する領域に適用するものであり、従って、
インダクタンスが小さいハイブリッドトランスを用いた
場合、一次リカーシブフィルタ１２１の前段のタップ数
を、インダクタンスが大きいハイブリッドトランスを用
いた場合に比較して、多くする必要がある。
ンスから判るように、ハイブリッドトランスのインダク
タンスが小さい場合は、インダクタンスが大きい場合に
比較して、減衰特性に移行する時間が遅くなり、裾引き
が長くなる。又一次リカーシブフィルタ１２１は、指数
関数的に減衰する領域に適用するものであり、従って、
インダクタンスが小さいハイブリッドトランスを用いた
場合、一次リカーシブフィルタ１２１の前段のタップ数
を、インダクタンスが大きいハイブリッドトランスを用
いた場合に比較して、多くする必要がある。
【００１３】図１５は従来例の判定帰還型等化器の要部
説明図であり、１３０は加算器（Σ）、１３１は識別器
（ＤＥＣ）、Ｄはボーレートに相当する遅延時間を有す
る遅延素子、×印は乗算器、＋印は加算器である。又Ｃ
ｄ0 〜ＣｄN はタップ係数、ｅ（ｎ）は等化誤差信号、
ｋｅ（ｎ）は誤差帰還信号、Ｐ（ｎ）〜Ｐ（ｎ−Ｎ）は
受信シンボル、ｘ（ｎ）は受信信号、ｙ（ｎ）は等化信
号を示す。
説明図であり、１３０は加算器（Σ）、１３１は識別器
（ＤＥＣ）、Ｄはボーレートに相当する遅延時間を有す
る遅延素子、×印は乗算器、＋印は加算器である。又Ｃ
ｄ0 〜ＣｄN はタップ係数、ｅ（ｎ）は等化誤差信号、
ｋｅ（ｎ）は誤差帰還信号、Ｐ（ｎ）〜Ｐ（ｎ−Ｎ）は
受信シンボル、ｘ（ｎ）は受信信号、ｙ（ｎ）は等化信
号を示す。
【００１４】受信シンボルＰ（ｎ−１）〜Ｐ（ｎ−Ｎ）
に対してタップ係数Ｃｄ1 〜ＣｄNを乗算し、各乗算出
力信号を加算器１３０で加算して等化信号ｙ（ｎ）を形
成し、ｘ（ｎ）−ｙ（ｎ）の演算により等化を行って識
別器１３１に入力し、識別結果を受信シンボルＰ（ｎ）
とする。このような判定帰還型等化器は、ディジタル加
入者線伝送装置のみでなく、各種の伝送装置に於いて適
用されている。
に対してタップ係数Ｃｄ1 〜ＣｄNを乗算し、各乗算出
力信号を加算器１３０で加算して等化信号ｙ（ｎ）を形
成し、ｘ（ｎ）−ｙ（ｎ）の演算により等化を行って識
別器１３１に入力し、識別結果を受信シンボルＰ（ｎ）
とする。このような判定帰還型等化器は、ディジタル加
入者線伝送装置のみでなく、各種の伝送装置に於いて適
用されている。
【００１５】又判定帰還型等化器に於いては、シンボル
値（Ａ）とタップ係数（Ｂ）との乗算結果に、或る数
（Ｃ）を加算する処理（Ａ×Ｂ＋Ｃ→Ｄ）を行うことに
なり、その場合に、±３，±１の何れかのシンボル値と
の乗算を行うことになるから、３入力加算器とシフタと
を主要部とした構成により演算処理されている。又ハイ
パスフィルタの処理やローパスフィルタの処理等に於い
て、多ビット構成の受信信号とフィルタ係数とを乗算す
る場合に、フィルタ係数を２の巾乗数として、シフタに
よるシフト処理で乗算を行う構成も知られている。
値（Ａ）とタップ係数（Ｂ）との乗算結果に、或る数
（Ｃ）を加算する処理（Ａ×Ｂ＋Ｃ→Ｄ）を行うことに
なり、その場合に、±３，±１の何れかのシンボル値と
の乗算を行うことになるから、３入力加算器とシフタと
を主要部とした構成により演算処理されている。又ハイ
パスフィルタの処理やローパスフィルタの処理等に於い
て、多ビット構成の受信信号とフィルタ係数とを乗算す
る場合に、フィルタ係数を２の巾乗数として、シフタに
よるシフト処理で乗算を行う構成も知られている。
【００１６】又ディジタル加入者線伝送装置の判定帰還
型等化器とエコーキャンセラとに於けるタップ数は合計
で５０タップ或いはそれ以上となり、タップ対応に前述
の乗算と加算との処理を行う必要があるから、処理量が
多くなる問題があった。そこで、２Ｂ１Ｑ符号の±３，
±１の４種類のシンボル値に対して＋１することによ
り、４，２，０，−２（２2 ，２1 ，０，−２1 ）の４
種類のシンボル値とし、それによって、２入力加算器と
シフタとによりタップ対応の処理を可能とする構成が提
案されている（例えば、米国特許第４，９２６，４７２
号明細書参照）。
型等化器とエコーキャンセラとに於けるタップ数は合計
で５０タップ或いはそれ以上となり、タップ対応に前述
の乗算と加算との処理を行う必要があるから、処理量が
多くなる問題があった。そこで、２Ｂ１Ｑ符号の±３，
±１の４種類のシンボル値に対して＋１することによ
り、４，２，０，−２（２2 ，２1 ，０，−２1 ）の４
種類のシンボル値とし、それによって、２入力加算器と
シフタとによりタップ対応の処理を可能とする構成が提
案されている（例えば、米国特許第４，９２６，４７２
号明細書参照）。
【００１７】図１６は従来例のシンボル値＋１の判定帰
還型等化器の要部説明図であり、図１４と同一符号は同
一部分を示し、１３２はＤＣ補正項である。識別器１３
１により識別した受信シンボルＰ（ｎ）に対して加算器
により「１」を加算して、２Ｂ１Ｑ符号の±３，±１の
シンボル値を、４，２，０，−２のシンボル値に変換し
ている。又ＤＣ補正項（直流分補正項）１３２は、２Ｂ
１Ｑ符号の±３，±１のシンボル値に＋１した４，２，
０，−２のシンボル値を用いて畳込み演算やタップ係数
の更新処理を行った結果と、元のシンボル値を用いた演
算結果との差を補正する為のものである。
還型等化器の要部説明図であり、図１４と同一符号は同
一部分を示し、１３２はＤＣ補正項である。識別器１３
１により識別した受信シンボルＰ（ｎ）に対して加算器
により「１」を加算して、２Ｂ１Ｑ符号の±３，±１の
シンボル値を、４，２，０，−２のシンボル値に変換し
ている。又ＤＣ補正項（直流分補正項）１３２は、２Ｂ
１Ｑ符号の±３，±１のシンボル値に＋１した４，２，
０，−２のシンボル値を用いて畳込み演算やタップ係数
の更新処理を行った結果と、元のシンボル値を用いた演
算結果との差を補正する為のものである。
【００１８】サンプリング時刻ｎに於けるｊ番目のタッ
プ係数をＣｄj （ｎ）、等化誤差信号をｅ（ｎ）、シン
ボル値をＰ（ｎ）とすると、次のサンプリング時刻ｎ＋
１に於けるタップ係数Ｃｄj （ｎ＋１）は、 Ｃｄj （ｎ＋１）＝Ｃｄj （ｎ）＋ｋ・ｅ（ｎ）〔Ｐ（ｎ−ｊ）＋１〕 …（１） となる。これに対して、ＤＣ補正項１３２に於けるタッ
プ係数Ｄｄ（ｎ）は、 Ｄｄ（ｎ＋１）＝Ｄｄ（ｎ）＋ｋ・ｅ（ｎ） …（２） となる。
プ係数をＣｄj （ｎ）、等化誤差信号をｅ（ｎ）、シン
ボル値をＰ（ｎ）とすると、次のサンプリング時刻ｎ＋
１に於けるタップ係数Ｃｄj （ｎ＋１）は、 Ｃｄj （ｎ＋１）＝Ｃｄj （ｎ）＋ｋ・ｅ（ｎ）〔Ｐ（ｎ−ｊ）＋１〕 …（１） となる。これに対して、ＤＣ補正項１３２に於けるタッ
プ係数Ｄｄ（ｎ）は、 Ｄｄ（ｎ＋１）＝Ｄｄ（ｎ）＋ｋ・ｅ（ｎ） …（２） となる。
【００１９】図１７は従来例のジッタエコーキャンセラ
の説明図であり、ハイパスフィルタが３タップ構成の場
合に対応した構成の要部を示し、１４０は加算器
（Σ）、１４１1 〜１４１M はスイッチ、ＣＪ11〜ＣＪ
M3はタップ係数、Ｄは遅延素子、×印は乗算器である。
の説明図であり、ハイパスフィルタが３タップ構成の場
合に対応した構成の要部を示し、１４０は加算器
（Σ）、１４１1 〜１４１M はスイッチ、ＣＪ11〜ＣＪ
M3はタップ係数、Ｄは遅延素子、×印は乗算器である。
【００２０】ジッタエコーキャンセラは、ＤＰＬＬ（デ
ィジタル位相同期ループ）回路に於ける位相同期の為の
パルスの挿入，削除が行われた場合に、受信サンプリン
グ点が変動し、その後、しばらくはエコー波形が変化す
ることに対応する為に設けられており、このサンプリン
グ点の変動による歪を打ち消す為に、ジッタが生じた直
後は、全タップを用いて畳込み演算を行い、その後は畳
込みを行うタップ数を１タップ毎に少なくしていくよう
に、スイッチ１４１1 〜１４１M が制御されるものであ
る。即ち、ジッタが発生する前に出力された送信符号の
エコーは、ジッタが生じた後にも（サンプリング時刻が
ずれた後でも）帰ってくることになるが、ジッタがない
場合に比較して、サンプリング時刻がずれている為に異
なる値となる。この変化分を補正する為に、リニアエコ
ーキャンセラやノンリニアエコーキャンセラに加えて、
ジッタエコーキャンセラを動作させる。
ィジタル位相同期ループ）回路に於ける位相同期の為の
パルスの挿入，削除が行われた場合に、受信サンプリン
グ点が変動し、その後、しばらくはエコー波形が変化す
ることに対応する為に設けられており、このサンプリン
グ点の変動による歪を打ち消す為に、ジッタが生じた直
後は、全タップを用いて畳込み演算を行い、その後は畳
込みを行うタップ数を１タップ毎に少なくしていくよう
に、スイッチ１４１1 〜１４１M が制御されるものであ
る。即ち、ジッタが発生する前に出力された送信符号の
エコーは、ジッタが生じた後にも（サンプリング時刻が
ずれた後でも）帰ってくることになるが、ジッタがない
場合に比較して、サンプリング時刻がずれている為に異
なる値となる。この変化分を補正する為に、リニアエコ
ーキャンセラやノンリニアエコーキャンセラに加えて、
ジッタエコーキャンセラを動作させる。
【００２１】そして、ジッタが発生した後は、新たなサ
ンプリング時刻に従って送信信号が送出されるから、ジ
ッタが生じた後に出力される送信信号によるエコーは、
リニアエコーキャンセラやノンリニアエコーキャンセラ
によってのみ補正することになる。
ンプリング時刻に従って送信信号が送出されるから、ジ
ッタが生じた後に出力される送信信号によるエコーは、
リニアエコーキャンセラやノンリニアエコーキャンセラ
によってのみ補正することになる。
【００２２】又ジッタエコーキャンセラの出力は、送信
符号Ｓ（ｎ）の関数であり、ジッタが生じた時点を基準
にした経過サイクル数Ｉからエコーの孤立波レスポンス
がほぼ一定値となり、サンプリング時刻のずれによる振
幅の変化がなくなる経過サイクル数Ｍまでの畳込みを行
うことにより得られる。従って、ジッタ発生後Ｉサイク
ル後の出力ｙ（Ｉ）は、 ｙ（Ｉ）＝〔Σj=I M ｛ＣＪIj・Ｓ（Ｉ−ｊ）｝〕ｊｄｒ …（３） となる。なお、Σj=I M は、ｊ＝Ｉからｊ＝Ｍまでの加
算、即ち、畳込みを示し、又Ｉ＝１，２，・・・Ｍ、ｊ
ｄｒ＝１又は−１であり、このｊｄｒは、ジッタの向き
を示し、又図示を省略したＤＰＬＬ回路に於いて、サン
プリング位相を進める方向にパルスを挿入するか、反対
にサンプリング位相を遅らせる方向にパルスを削除する
かによって、＋１又は−１の何れかが選択される。又Ｓ
（Ｉ−ｊ）は、送信符号を経過サイクル数Ｉの関数とし
て表したものであり、Ｓ（１）はジッタが発生した直後
の送信符号を示す。
符号Ｓ（ｎ）の関数であり、ジッタが生じた時点を基準
にした経過サイクル数Ｉからエコーの孤立波レスポンス
がほぼ一定値となり、サンプリング時刻のずれによる振
幅の変化がなくなる経過サイクル数Ｍまでの畳込みを行
うことにより得られる。従って、ジッタ発生後Ｉサイク
ル後の出力ｙ（Ｉ）は、 ｙ（Ｉ）＝〔Σj=I M ｛ＣＪIj・Ｓ（Ｉ−ｊ）｝〕ｊｄｒ …（３） となる。なお、Σj=I M は、ｊ＝Ｉからｊ＝Ｍまでの加
算、即ち、畳込みを示し、又Ｉ＝１，２，・・・Ｍ、ｊ
ｄｒ＝１又は−１であり、このｊｄｒは、ジッタの向き
を示し、又図示を省略したＤＰＬＬ回路に於いて、サン
プリング位相を進める方向にパルスを挿入するか、反対
にサンプリング位相を遅らせる方向にパルスを削除する
かによって、＋１又は−１の何れかが選択される。又Ｓ
（Ｉ−ｊ）は、送信符号を経過サイクル数Ｉの関数とし
て表したものであり、Ｓ（１）はジッタが発生した直後
の送信符号を示す。
【００２３】又タップ係数ＣＪIjは、経過サイクル数Ｉ
の関数である。これは、ジッタエコーキャンセラの前段
に、トランスバーサルフィルタ構成のハイパスフィルタ
が設けられているからである。例えば、時刻ｎにジッタ
が生じた場合、Ｓ（ｎ−１）以前の送信符号に係わるエ
コーは、サンプリング時刻の変動の影響を受けるが、そ
のＳ（ｎ−１）以前の送信符号に係わるエコーであって
も、既にハイパスフィルタの中の遅延素子に記憶されて
いる状態の信号は影響を受けないので、この信号がハイ
パスフィルタから出力されるまでの時間は、ジッタエコ
ーキャンセラのタップ係数が一定でなくなり、その後
は、一定値となる。従って、ハイパスフィルタのトラン
スバーサルフィルタのタップ数をＫとすると、タップ係
数ＣＪIjは、Ｉ≧Ｋに於いて一定値となる。
の関数である。これは、ジッタエコーキャンセラの前段
に、トランスバーサルフィルタ構成のハイパスフィルタ
が設けられているからである。例えば、時刻ｎにジッタ
が生じた場合、Ｓ（ｎ−１）以前の送信符号に係わるエ
コーは、サンプリング時刻の変動の影響を受けるが、そ
のＳ（ｎ−１）以前の送信符号に係わるエコーであって
も、既にハイパスフィルタの中の遅延素子に記憶されて
いる状態の信号は影響を受けないので、この信号がハイ
パスフィルタから出力されるまでの時間は、ジッタエコ
ーキャンセラのタップ係数が一定でなくなり、その後
は、一定値となる。従って、ハイパスフィルタのトラン
スバーサルフィルタのタップ数をＫとすると、タップ係
数ＣＪIjは、Ｉ≧Ｋに於いて一定値となる。
【００２４】図１７に示す従来例のジッタエコーキャン
セラは、ハイパスフィルタのタップ係数Ｋを３とした場
合であり、Ｉ＝１に於いてスイッチ１４１1 〜１４１M
は図示の状態に切替えられており、従って、タップ係数
はＣＪ11〜ＣＪM1となる。次のＩ＝２のサイクルでは、
タップ係数はＣＪ22〜ＣＪM2となる。更に次のＩ＝３の
サイクルでは、タップ係数はＣＪ33〜ＣＪM3となる。更
に次のＩ＝４のサイクルでは、タップ係数はＣＪ43〜Ｃ
ＪM3となる。
セラは、ハイパスフィルタのタップ係数Ｋを３とした場
合であり、Ｉ＝１に於いてスイッチ１４１1 〜１４１M
は図示の状態に切替えられており、従って、タップ係数
はＣＪ11〜ＣＪM1となる。次のＩ＝２のサイクルでは、
タップ係数はＣＪ22〜ＣＪM2となる。更に次のＩ＝３の
サイクルでは、タップ係数はＣＪ33〜ＣＪM3となる。更
に次のＩ＝４のサイクルでは、タップ係数はＣＪ43〜Ｃ
ＪM3となる。
【００２５】（３）式に対応するタップ係数の更新式
は、 ＣＪIj（Ｉ＋１）＝ＣＪIj（Ｉ）＋ｋ・ｅ（Ｉ）・Ｓ（Ｉ−ｊ）・ｊｄｒ …（４） となる。そして、ハイパスフィルタのタップ数をＫと
し、Ｉ≧Ｋに於いて、 ＣＪIj＝ＣＪKj …（５） が成立する。
は、 ＣＪIj（Ｉ＋１）＝ＣＪIj（Ｉ）＋ｋ・ｅ（Ｉ）・Ｓ（Ｉ−ｊ）・ｊｄｒ …（４） となる。そして、ハイパスフィルタのタップ数をＫと
し、Ｉ≧Ｋに於いて、 ＣＪIj＝ＣＪKj …（５） が成立する。
【００２６】又図１１に示すディジタル加入者線伝送装
置に於いて、判定帰還型等化器１０９の前段のローパス
フィルタ１０６は、主パルス以降のポストカーソルの部
分の波形を成形するものであり、以下ポストカーソル等
化器と称することにする。このポストカーソル等化器の
伝達関数は、例えば、 １／（１−ａ・ｚ-1） …（６） を用いることができる。そして、フィルタ係数ａは、ケ
ーブル長が最短の時、ａ＝０とし、ケーブル長が最長の
時、ａ＝０．７５としていた。
置に於いて、判定帰還型等化器１０９の前段のローパス
フィルタ１０６は、主パルス以降のポストカーソルの部
分の波形を成形するものであり、以下ポストカーソル等
化器と称することにする。このポストカーソル等化器の
伝達関数は、例えば、 １／（１−ａ・ｚ-1） …（６） を用いることができる。そして、フィルタ係数ａは、ケ
ーブル長が最短の時、ａ＝０とし、ケーブル長が最長の
時、ａ＝０．７５としていた。
【００２７】ケーブル長の長短は、ＡＧＣ増幅器１０５
のゲインに対応して判定できるものである。即ち、ケー
ブル長が長い時は、受信信号は減衰しているから、大き
なゲインにより増幅し、ケーブル長が短い時は、受信信
号は減衰していないから、小さいゲインにより増幅する
ことになる。従って、ＡＧＣ増幅器１０５のゲインに対
応して、ポストカーソル等化器のフィルタ係数ａを切替
えることになる。以上のように動作するポストカーソル
等化器を用いる場合に、ケーブル長が長い場合には、ケ
ーブル長が短い場合に比較して引込みに時間がかかる場
合があるという問題があった。その原因は、ケーブル長
が長い場合には、前述のように、ＡＧＣ増幅器１０５は
大きなゲインになるから、ノイズ成分も大きく増幅さ
れ、このノイズが誤差を大きくし、引込み時間を長くす
ると考えられる。
のゲインに対応して判定できるものである。即ち、ケー
ブル長が長い時は、受信信号は減衰しているから、大き
なゲインにより増幅し、ケーブル長が短い時は、受信信
号は減衰していないから、小さいゲインにより増幅する
ことになる。従って、ＡＧＣ増幅器１０５のゲインに対
応して、ポストカーソル等化器のフィルタ係数ａを切替
えることになる。以上のように動作するポストカーソル
等化器を用いる場合に、ケーブル長が長い場合には、ケ
ーブル長が短い場合に比較して引込みに時間がかかる場
合があるという問題があった。その原因は、ケーブル長
が長い場合には、前述のように、ＡＧＣ増幅器１０５は
大きなゲインになるから、ノイズ成分も大きく増幅さ
れ、このノイズが誤差を大きくし、引込み時間を長くす
ると考えられる。
【００２８】又引込み時間が長くなる原因として、主パ
ルス波形の違いがある。即ち、ローパスフィルタ１０６
の出力でみた孤立波レスポンスは、図１８の（ａ）のよ
うに、ケーブル長が長い場合は、主パルスの半値幅がボ
ーレート周期Ｔよりも大きくなる。又ケーブル長が短い
場合は、図１８の（ｂ）のように、主パルスの半値幅が
ボーレート周期Ｔより小さくなる。ハイパスフィルタ１
０４のパラメータａを変えれば、主パルスの半値幅をボ
ーレート周期Ｔに近づけることができるが、ハイパスフ
ィルタ１０４のパラメータは、主パルスのパルス幅より
も孤立波レスポンスのポストカーソル部分全体が所望の
形になるように（できるだけパルス幅が小さくなるよう
に）設定されるから、前述のように、ケーブル長が長い
時は、孤立波レスポンスの主パルスの半値幅が大きくな
る。
ルス波形の違いがある。即ち、ローパスフィルタ１０６
の出力でみた孤立波レスポンスは、図１８の（ａ）のよ
うに、ケーブル長が長い場合は、主パルスの半値幅がボ
ーレート周期Ｔよりも大きくなる。又ケーブル長が短い
場合は、図１８の（ｂ）のように、主パルスの半値幅が
ボーレート周期Ｔより小さくなる。ハイパスフィルタ１
０４のパラメータａを変えれば、主パルスの半値幅をボ
ーレート周期Ｔに近づけることができるが、ハイパスフ
ィルタ１０４のパラメータは、主パルスのパルス幅より
も孤立波レスポンスのポストカーソル部分全体が所望の
形になるように（できるだけパルス幅が小さくなるよう
に）設定されるから、前述のように、ケーブル長が長い
時は、孤立波レスポンスの主パルスの半値幅が大きくな
る。
【００２９】一般に引込み開始時点に於けるサンプリン
グ位相は一定ではないから、位相抽出回路（図示せず）
に於いて時間軸方向にサンプリング点を移動して最適サ
ンプリング位相を探索するが、判定帰還型等化器のアル
ゴリズムに従うと、メインカーソル（主応答）は、ボー
レート周期Ｔ毎の複数のサンプリング値の中で最大値と
なるサンプリング時刻の振幅であり、プリカーソルはそ
れよりＴだけ前の時刻の振幅で、通常は零となるサンプ
リング位相に選定される。又ポストカーソルは、メイン
カーソルよりＴの整数倍の時間遅れたそれぞれの時刻の
振幅である。例えば、図１７の（ａ），（ｂ）に於い
て、プリカーソルが零で、それから周期Ｔ遅れたサンプ
リング点ａ１，ｂ１が最適位相として引込みが行われ
る。
グ位相は一定ではないから、位相抽出回路（図示せず）
に於いて時間軸方向にサンプリング点を移動して最適サ
ンプリング位相を探索するが、判定帰還型等化器のアル
ゴリズムに従うと、メインカーソル（主応答）は、ボー
レート周期Ｔ毎の複数のサンプリング値の中で最大値と
なるサンプリング時刻の振幅であり、プリカーソルはそ
れよりＴだけ前の時刻の振幅で、通常は零となるサンプ
リング位相に選定される。又ポストカーソルは、メイン
カーソルよりＴの整数倍の時間遅れたそれぞれの時刻の
振幅である。例えば、図１７の（ａ），（ｂ）に於い
て、プリカーソルが零で、それから周期Ｔ遅れたサンプ
リング点ａ１，ｂ１が最適位相として引込みが行われ
る。
【００３０】ここで、ａ１，ａ３は周期Ｔだけ離れ、振
幅は同一となる点であり、ｂ１，ｂ３も同様であるとす
ると、最適サンプリング点ａ１，ｂ１より前のサンプリ
ング点ａ２，ｂ２の位相からスタートした場合、それよ
り周期Ｔ前のサンプリング点は負極性となるから、サン
プリング位相を遅らせるように制御される。又最適サン
プリング点ａ１，ｂ１より後のサンプリング点ａ３，ｂ
３の位相からスタートしたとすると、それより周期Ｔ前
のサンプリング点は正極性となるから、サンプリング位
相を進めるように制御される。従って、何れの場合も最
適サンプリング点ａ１，ｂ１に向かうように、サンプリ
ング位相が制御される。しかし、主パルス幅が広い場合
は、周期Ｔ離れて同一振幅となるサンプリング点ａ２，
ａ３の振幅値と、最適サンプリング点ａ１の振幅値との
差が僅かとなるから、広い区間にわたって二つのサンプ
リング点で大きな振幅となり、そのうちの何れがメイン
の応答か明らかにならず、引込み時間が長くなる。
幅は同一となる点であり、ｂ１，ｂ３も同様であるとす
ると、最適サンプリング点ａ１，ｂ１より前のサンプリ
ング点ａ２，ｂ２の位相からスタートした場合、それよ
り周期Ｔ前のサンプリング点は負極性となるから、サン
プリング位相を遅らせるように制御される。又最適サン
プリング点ａ１，ｂ１より後のサンプリング点ａ３，ｂ
３の位相からスタートしたとすると、それより周期Ｔ前
のサンプリング点は正極性となるから、サンプリング位
相を進めるように制御される。従って、何れの場合も最
適サンプリング点ａ１，ｂ１に向かうように、サンプリ
ング位相が制御される。しかし、主パルス幅が広い場合
は、周期Ｔ離れて同一振幅となるサンプリング点ａ２，
ａ３の振幅値と、最適サンプリング点ａ１の振幅値との
差が僅かとなるから、広い区間にわたって二つのサンプ
リング点で大きな振幅となり、そのうちの何れがメイン
の応答か明らかにならず、引込み時間が長くなる。
【００３１】図１８の（ｂ）の場合には、サンプリング
点ｂ２，ｂ３の振幅がサンプリング点ｂ１に比べて小さ
く、サンプリング点ｂ２，ｂ３を含むサンプリング位相
から少しずれると、一つのサンプリング点での振幅が他
のサンプリング点の振幅に比べて充分に大きくなり、主
パルスに対応するサンプリング点が明確となり、引込み
時間が短い。
点ｂ２，ｂ３の振幅がサンプリング点ｂ１に比べて小さ
く、サンプリング点ｂ２，ｂ３を含むサンプリング位相
から少しずれると、一つのサンプリング点での振幅が他
のサンプリング点の振幅に比べて充分に大きくなり、主
パルスに対応するサンプリング点が明確となり、引込み
時間が短い。
【００３２】以上は、定性的な説明であるが、より具体
的には、ケーブル長が長い場合には、ケーブル長が短い
場合に比較して、引込みの初期段階では判定帰還型等化
器で判定誤りの頻度が高くなり、例えば、（１）式のよ
うな係数更新処理に於いて正しいタップ係数が求まるの
に時間がかかることが原因である。特に、サンプリング
点ａ３からスタートした場合には、ａ１，ａ３間の時間
が長く、サンプリング点ａ２からスタートした場合に比
較して引込み時間が長くなる。
的には、ケーブル長が長い場合には、ケーブル長が短い
場合に比較して、引込みの初期段階では判定帰還型等化
器で判定誤りの頻度が高くなり、例えば、（１）式のよ
うな係数更新処理に於いて正しいタップ係数が求まるの
に時間がかかることが原因である。特に、サンプリング
点ａ３からスタートした場合には、ａ１，ａ３間の時間
が長く、サンプリング点ａ２からスタートした場合に比
較して引込み時間が長くなる。
【００３３】又エコーキャンセラと判定帰還型等化器と
を同時に引込む場合、サンプリング位相の変化を早くす
ると収束しないことが多い。従って、サンプリング位相
は、例えば、最大でも２０４８周期に、Ｔ／１９２だけ
の変化が許容される。このサンプリング位相を９０度、
即ち、Ｔ／４だけ変化させるには、９８３０４周期必要
とする。例えば、ａ２，ａ１間が４５度で、ａ１，ａ３
間が３１５度の場合、ａ３の位相からスタートすると、
３４４０６４周期必要となる。即ち、１８０度の場合に
比較して約１５万周期だけ余計に時間を必要とすること
になる。この場合、ポーレート周期Ｔを８０ｋＨｚとす
ると、１．８４秒余計に時間がかかることになる。
を同時に引込む場合、サンプリング位相の変化を早くす
ると収束しないことが多い。従って、サンプリング位相
は、例えば、最大でも２０４８周期に、Ｔ／１９２だけ
の変化が許容される。このサンプリング位相を９０度、
即ち、Ｔ／４だけ変化させるには、９８３０４周期必要
とする。例えば、ａ２，ａ１間が４５度で、ａ１，ａ３
間が３１５度の場合、ａ３の位相からスタートすると、
３４４０６４周期必要となる。即ち、１８０度の場合に
比較して約１５万周期だけ余計に時間を必要とすること
になる。この場合、ポーレート周期Ｔを８０ｋＨｚとす
ると、１．８４秒余計に時間がかかることになる。
【００３４】
【発明が解決しようとする問題点】従来例のディジタル
加入者線伝送装置は、例えば、図１１に示す構成を有
し、２Ｂ１Ｑ符号を用いて送受信するものであり、又ハ
イブリッド回路１０２は、ハイブリッドトランスにより
構成され、そのインダクタンス及び相手装置のハイブリ
ッドトランスのインダクタンスを含めて考慮する必要が
ある。従って、リカーシブフィルタを用いても、エコー
キャンセラ１１１や判定帰還型等化器１０９のトランス
バーサルフィルタのタップ数は、それぞれ２４タップ以
上の構成とする必要があった。即ち、リカーシブフィル
タは、補助的な役割を果たすに過ぎないものであった。
加入者線伝送装置は、例えば、図１１に示す構成を有
し、２Ｂ１Ｑ符号を用いて送受信するものであり、又ハ
イブリッド回路１０２は、ハイブリッドトランスにより
構成され、そのインダクタンス及び相手装置のハイブリ
ッドトランスのインダクタンスを含めて考慮する必要が
ある。従って、リカーシブフィルタを用いても、エコー
キャンセラ１１１や判定帰還型等化器１０９のトランス
バーサルフィルタのタップ数は、それぞれ２４タップ以
上の構成とする必要があった。即ち、リカーシブフィル
タは、補助的な役割を果たすに過ぎないものであった。
【００３５】又ディジタル加入者線伝送装置の加入者側
では、相手装置へ送出する送信信号を用いてエコーキャ
ンセラ１１１を引込ませた後、そのエコーキャンセラ１
１１のタップを固定し、受信信号を用いて判定帰還型等
化器１０９の引込みを行うことになる。これに対して、
交換局側では、送信タイミングは固定であり、受信サン
プリング位相は受信信号のタイミングに合わせる必要が
あり、従って、エコーの回り込み時間を固定できないこ
とになる。この為、引込み時にもエコーキャンセラ１１
１と判定帰還型等化器１０９とのタップ係数を同時に更
新する必要がある。
では、相手装置へ送出する送信信号を用いてエコーキャ
ンセラ１１１を引込ませた後、そのエコーキャンセラ１
１１のタップを固定し、受信信号を用いて判定帰還型等
化器１０９の引込みを行うことになる。これに対して、
交換局側では、送信タイミングは固定であり、受信サン
プリング位相は受信信号のタイミングに合わせる必要が
あり、従って、エコーの回り込み時間を固定できないこ
とになる。この為、引込み時にもエコーキャンセラ１１
１と判定帰還型等化器１０９とのタップ係数を同時に更
新する必要がある。
【００３６】その場合に、エコーキャンセラ１１１も判
定帰還型等化器１０９も共にシンボル値＋１をシンボル
として、タップ係数の更新を行う場合、引込みができな
い場合が生じる。これは、エコーキャンセラ１１１に於
ける誤差と判定帰還型等化器１０９に於ける誤差とを同
一のものを用いる為である。一般のタップ係数の場合、
（１）式に示すように、シンボルＰ（ｎ−ｊ）＋１と誤
差ｅ（ｎ）との相関によって値が得られる。そして、エ
コーキャンセラの場合は、送信シンボルを用い、判定帰
還型等化器の場合は、受信信号から再生したシンボルを
用いるから、それぞれのタップ係数は独立的に求まるこ
とになる。
定帰還型等化器１０９も共にシンボル値＋１をシンボル
として、タップ係数の更新を行う場合、引込みができな
い場合が生じる。これは、エコーキャンセラ１１１に於
ける誤差と判定帰還型等化器１０９に於ける誤差とを同
一のものを用いる為である。一般のタップ係数の場合、
（１）式に示すように、シンボルＰ（ｎ−ｊ）＋１と誤
差ｅ（ｎ）との相関によって値が得られる。そして、エ
コーキャンセラの場合は、送信シンボルを用い、判定帰
還型等化器の場合は、受信信号から再生したシンボルを
用いるから、それぞれのタップ係数は独立的に求まるこ
とになる。
【００３７】しかし、（２）式によるＤＣ補正項は、誤
差ｅ（ｎ）によってのみ値が求まるものであり、エコー
キャンセラ１１１と判定帰還型等化器１０９とを同時に
引込ませる時に、同一の誤差ｅ（ｎ）を用いると、それ
ぞれＤＣ補正項は同一の補正処理を行うことになり、そ
れぞれ必要とする直流成分の補正を行うとは限らなくな
る。
差ｅ（ｎ）によってのみ値が求まるものであり、エコー
キャンセラ１１１と判定帰還型等化器１０９とを同時に
引込ませる時に、同一の誤差ｅ（ｎ）を用いると、それ
ぞれＤＣ補正項は同一の補正処理を行うことになり、そ
れぞれ必要とする直流成分の補正を行うとは限らなくな
る。
【００３８】又エコーキャンセラ１１１は、ノンリニア
エコーキャンセラ１１３を有し、このノンリニアエコー
キャンセラ１１３は、ＤＣ補正項としての役割を果たす
から、エコーキャンセラ１１１としてＤＣ補正項を設け
なくても良いことになる。一方、判定帰還型等化器１０
９に於いては、直流成分は無視できないので、それを補
正するＤＣ補正項が必要となる。
エコーキャンセラ１１３を有し、このノンリニアエコー
キャンセラ１１３は、ＤＣ補正項としての役割を果たす
から、エコーキャンセラ１１１としてＤＣ補正項を設け
なくても良いことになる。一方、判定帰還型等化器１０
９に於いては、直流成分は無視できないので、それを補
正するＤＣ補正項が必要となる。
【００３９】前述のように、エコーキャンセラ１１１も
判定帰還型等化器１０９も、シンボル値＋１で畳込みと
タップ係数更新とを行う場合に、実質的に、エコーキャ
ンセラ１１１にも、又判定帰還型等化器１０９にもＤＣ
補正項がある状態となり、初期状態やステップサイズの
大きさによっては、本来判定帰還型等化器１０９のＤＣ
補正項で補正すべきものを、ノンリニアエコーキャンセ
ラ１１３のＤＣ補正項で補正するようにタップ係数の更
新が行われ、そのタップ係数が制限値に到達して、本来
の目的の非線形成分の補正を行うことができなくなり、
引込みができない場合が生じる。
判定帰還型等化器１０９も、シンボル値＋１で畳込みと
タップ係数更新とを行う場合に、実質的に、エコーキャ
ンセラ１１１にも、又判定帰還型等化器１０９にもＤＣ
補正項がある状態となり、初期状態やステップサイズの
大きさによっては、本来判定帰還型等化器１０９のＤＣ
補正項で補正すべきものを、ノンリニアエコーキャンセ
ラ１１３のＤＣ補正項で補正するようにタップ係数の更
新が行われ、そのタップ係数が制限値に到達して、本来
の目的の非線形成分の補正を行うことができなくなり、
引込みができない場合が生じる。
【００４０】又判定帰還型等化器１０９のトランスバー
サルフィルタのタップ係数は、孤立波レスポンスのポス
トカーソル部分に対応するが、プリカーソルとメインカ
ーソルとに対応するタップ係数がない。若し、ＤＣ補正
項の値として、ポストカーソルに対応する項に限定した
場合（ＤＣ補正項の値は、ポストカーソル部分だけの係
数の和に等しくなり、零近くの値ではなく、１近くの値
となる）、誤差を計算する時に、〔メインカーソル値×
旧シンボル値Ｐ（ｎ）〕の演算が必要となり、演算回数
を低減することができなくなる。
サルフィルタのタップ係数は、孤立波レスポンスのポス
トカーソル部分に対応するが、プリカーソルとメインカ
ーソルとに対応するタップ係数がない。若し、ＤＣ補正
項の値として、ポストカーソルに対応する項に限定した
場合（ＤＣ補正項の値は、ポストカーソル部分だけの係
数の和に等しくなり、零近くの値ではなく、１近くの値
となる）、誤差を計算する時に、〔メインカーソル値×
旧シンボル値Ｐ（ｎ）〕の演算が必要となり、演算回数
を低減することができなくなる。
【００４１】又ＤＣ補正項の値として、メインカーソル
に対応する項も考慮するならば、ＤＣ補正項の値は零近
くの値になり、誤差ｅ（ｎ）の値を求める演算は、〔メ
インカーソル値Ｃｄ0 ×新シンボル値（Ｐ（ｎ）＋
１）〕の演算で済むことになるから演算回数の増加はな
い。しかし、この場合には、引込み時の制御が複雑とな
る。例えば、判定帰還型等化器１０９のタップ係数の引
込みを行う前に、判定帰還型等化器１０９のポストカー
ソルに対応するタップ係数を零にしたままで、先ずメイ
ンカーソルに対応するタップ係数Ｃｄ0 を算出し、その
値が或る範囲内となるように、ＡＧＣゲインを求めるＡ
ＧＣ処理段階がある。このＡＧＣ処理を行うと、メイン
カーソルに対応する係数値Ｃｄ0 は零でなくなるから、
ＤＣ補正項を零とすることができなくなる。又ＡＧＣ処
理が終了した時点のＤＣ補正項の値は、メインカーソル
値とほぼ同じ値となり、零からかけ離れた値となる。そ
の後に、判定帰還型等化器１０９のタップ係数の引込み
を行うが、ポストカーソルに対応するタップ係数が最終
値に近づくと、ＤＣ補正項は、零に近い値に徐々に変化
する。
に対応する項も考慮するならば、ＤＣ補正項の値は零近
くの値になり、誤差ｅ（ｎ）の値を求める演算は、〔メ
インカーソル値Ｃｄ0 ×新シンボル値（Ｐ（ｎ）＋
１）〕の演算で済むことになるから演算回数の増加はな
い。しかし、この場合には、引込み時の制御が複雑とな
る。例えば、判定帰還型等化器１０９のタップ係数の引
込みを行う前に、判定帰還型等化器１０９のポストカー
ソルに対応するタップ係数を零にしたままで、先ずメイ
ンカーソルに対応するタップ係数Ｃｄ0 を算出し、その
値が或る範囲内となるように、ＡＧＣゲインを求めるＡ
ＧＣ処理段階がある。このＡＧＣ処理を行うと、メイン
カーソルに対応する係数値Ｃｄ0 は零でなくなるから、
ＤＣ補正項を零とすることができなくなる。又ＡＧＣ処
理が終了した時点のＤＣ補正項の値は、メインカーソル
値とほぼ同じ値となり、零からかけ離れた値となる。そ
の後に、判定帰還型等化器１０９のタップ係数の引込み
を行うが、ポストカーソルに対応するタップ係数が最終
値に近づくと、ＤＣ補正項は、零に近い値に徐々に変化
する。
【００４２】前述のように、判定帰還型等化器１０９の
ＤＣ補正項の値は、引込み段階で一旦は大きな値とな
り、その後は零に戻るように変化する。このように、係
数が複雑な変化をすることから、ステップサイズを細か
く制御しなければならず、制御が複雑化し、且つ引込み
時間が長くなる問題があった。
ＤＣ補正項の値は、引込み段階で一旦は大きな値とな
り、その後は零に戻るように変化する。このように、係
数が複雑な変化をすることから、ステップサイズを細か
く制御しなければならず、制御が複雑化し、且つ引込み
時間が長くなる問題があった。
【００４３】又エコーキャンセラ１１１の一部を構成す
るジッタエコーキャンセラ１１４の規模は、リニアエコ
ーキャンセラ１１２の３０タップ前後に比較して、７〜
９タップ程度であるが、畳込み範囲が経過時間と共に変
化し、それによって、タップ係数も一定でないものとな
る。従って、シンボル値＋１の方式を適用した場合、時
間に関して不変のＤＣ補正項では対応できないことにな
る。即ち、従来例のジッタエコーキャンセラ１１４で
は、シンボル値＋１の方式を適用できないものであっ
た。
るジッタエコーキャンセラ１１４の規模は、リニアエコ
ーキャンセラ１１２の３０タップ前後に比較して、７〜
９タップ程度であるが、畳込み範囲が経過時間と共に変
化し、それによって、タップ係数も一定でないものとな
る。従って、シンボル値＋１の方式を適用した場合、時
間に関して不変のＤＣ補正項では対応できないことにな
る。即ち、従来例のジッタエコーキャンセラ１１４で
は、シンボル値＋１の方式を適用できないものであっ
た。
【００４４】又ポストカーソル等化器（ローパスフィル
タ１０６）の特性は、主に孤立波レスポンスのポストカ
ーソル部分、即ち、裾引き部分を所望の形状にすること
を目的として選定されている。この為、ケーブル長が長
い場合に、高周波成分の強調が充分でなく、主パルスの
幅が広くなり、引込み開始直後に於いて判定帰還型等化
器１０９に於ける判定誤りを起こす確率が高くなり、引
込み時間が長くなる問題があった。本発明は、ディジタ
ル加入者線伝送装置に於ける前述の問題点を解決するこ
とを目的とする。
タ１０６）の特性は、主に孤立波レスポンスのポストカ
ーソル部分、即ち、裾引き部分を所望の形状にすること
を目的として選定されている。この為、ケーブル長が長
い場合に、高周波成分の強調が充分でなく、主パルスの
幅が広くなり、引込み開始直後に於いて判定帰還型等化
器１０９に於ける判定誤りを起こす確率が高くなり、引
込み時間が長くなる問題があった。本発明は、ディジタ
ル加入者線伝送装置に於ける前述の問題点を解決するこ
とを目的とする。
【００４５】
【課題を解決するための手段】本発明のディジタル加入
者線伝送装置は、図１を参照して説明すると、（１）少
なくともエコーキャンセラ１と、判定帰還型等化器３
と、ディジタル加入者線５に接続されたハイブリッド回
路（ＨＹＢ）４とを備え、２Ｂ１Ｑ符号によりディジタ
ル加入者線５を介して送受信するディジタル加入者線伝
送装置に於いて、エコーキャンセラ１及び判定帰還型等
化器３は、複数のタップのそれぞれのシンボルに対して
タップ係数を乗算して加算するトランスバーサルフィル
タ（ＴＲＦ）６，７を備え、エコーキャンセラ１と判定
帰還型等化器３との何れか一方又は両方のトランスバー
サルフィルタの全タップの中の少なくとも一部の複数の
タップは、隣接する所定数毎の複数タップに対して同一
のタップ係数を割当てる構成とした。
者線伝送装置は、図１を参照して説明すると、（１）少
なくともエコーキャンセラ１と、判定帰還型等化器３
と、ディジタル加入者線５に接続されたハイブリッド回
路（ＨＹＢ）４とを備え、２Ｂ１Ｑ符号によりディジタ
ル加入者線５を介して送受信するディジタル加入者線伝
送装置に於いて、エコーキャンセラ１及び判定帰還型等
化器３は、複数のタップのそれぞれのシンボルに対して
タップ係数を乗算して加算するトランスバーサルフィル
タ（ＴＲＦ）６，７を備え、エコーキャンセラ１と判定
帰還型等化器３との何れか一方又は両方のトランスバー
サルフィルタの全タップの中の少なくとも一部の複数の
タップは、隣接する所定数毎の複数タップに対して同一
のタップ係数を割当てる構成とした。
【００４６】（２）又トランスバーサルフィルタの複数
のタップの中の隣接する所定数毎の複数タップに対して
同一のタップ係数を割当て、且つタップ係数を、所定数
毎の複数のタップの何れか一つのタップ上のシンボルを
用いて更新処理する構成とすることができる。なお、８
はハイパスフィルタ（ＨＰＦ）、９はローパスフィルタ
（ＬＰＦ）、１０は制御部、１１はドライバ（ＤＶ）、
１２はＤＡ変換器（Ｄ／Ａ）、１３はＡＤ変換器（Ａ／
Ｄ）である。
のタップの中の隣接する所定数毎の複数タップに対して
同一のタップ係数を割当て、且つタップ係数を、所定数
毎の複数のタップの何れか一つのタップ上のシンボルを
用いて更新処理する構成とすることができる。なお、８
はハイパスフィルタ（ＨＰＦ）、９はローパスフィルタ
（ＬＰＦ）、１０は制御部、１１はドライバ（ＤＶ）、
１２はＤＡ変換器（Ｄ／Ａ）、１３はＡＤ変換器（Ａ／
Ｄ）である。
【００４７】（３）又トランスバーサルフィルタの複数
のタップの中の隣接する所定数毎の複数のタップ上のシ
ンボルを畳込み演算するシフタと加算器とからなる演算
論理回路を設けることができる。
のタップの中の隣接する所定数毎の複数のタップ上のシ
ンボルを畳込み演算するシフタと加算器とからなる演算
論理回路を設けることができる。
【００４８】（４）又少なくともエコーキャンセラ１
と、ＡＧＣ増幅器２と、判定帰還型等化器３と、ディジ
タル加入者線５に接続されたハイブリッド回路４とを備
え、２Ｂ１Ｑ符号によりディジタル加入者線５を介して
送受信するディジタル加入者線伝送装置に於いて、エコ
ーキャンセラ１は、２Ｂ１Ｑ符号のシンボル値に＋１し
た値を用いてエコーキャンセル処理を行う構成とし、判
定帰還型等化器３は、引込み時に、全体のタップ数の中
の一部を用い且つ２Ｂ１Ｑ符号のシンボル値を用いて等
化処理し、引込み後は、全体のタップ数を用いると共
に、２Ｂ１Ｑ符号のシンボル値に＋１した値を用いて等
化処理するように切替える構成とすることができる。
と、ＡＧＣ増幅器２と、判定帰還型等化器３と、ディジ
タル加入者線５に接続されたハイブリッド回路４とを備
え、２Ｂ１Ｑ符号によりディジタル加入者線５を介して
送受信するディジタル加入者線伝送装置に於いて、エコ
ーキャンセラ１は、２Ｂ１Ｑ符号のシンボル値に＋１し
た値を用いてエコーキャンセル処理を行う構成とし、判
定帰還型等化器３は、引込み時に、全体のタップ数の中
の一部を用い且つ２Ｂ１Ｑ符号のシンボル値を用いて等
化処理し、引込み後は、全体のタップ数を用いると共
に、２Ｂ１Ｑ符号のシンボル値に＋１した値を用いて等
化処理するように切替える構成とすることができる。
【００４９】（５）又少なくともエコーキャンセラ１
と、ＡＧＣ増幅器２と、判定帰還型等化器３と、ディジ
タル加入者線５に接続されたハイブリッド回路４とを備
え、２Ｂ１Ｑ符号によりディジタル加入者線５を介して
送受信するディジタル加入者線伝送装置に於いて、エコ
ーキャンセラ１は、少なくともジッタによるエコー成分
を除去する為のジッタエコーキャンセラを備え、このジ
ッタエコーキャンセラは、２Ｂ１Ｑ符号のシンボル値に
＋１した値を用いて畳込み処理し、ジッタ発生からの経
過に従ってタップ係数を切替える構成と、入力が常に１
で且つジッタ発生からの経過に従ってタップ係数を切替
える直流分補正項とを備えた構成とすることができる。
と、ＡＧＣ増幅器２と、判定帰還型等化器３と、ディジ
タル加入者線５に接続されたハイブリッド回路４とを備
え、２Ｂ１Ｑ符号によりディジタル加入者線５を介して
送受信するディジタル加入者線伝送装置に於いて、エコ
ーキャンセラ１は、少なくともジッタによるエコー成分
を除去する為のジッタエコーキャンセラを備え、このジ
ッタエコーキャンセラは、２Ｂ１Ｑ符号のシンボル値に
＋１した値を用いて畳込み処理し、ジッタ発生からの経
過に従ってタップ係数を切替える構成と、入力が常に１
で且つジッタ発生からの経過に従ってタップ係数を切替
える直流分補正項とを備えた構成とすることができる。
【００５０】（６）又少なくともエコーキャンセラ１
と、ＡＧＣ増幅器２と、判定帰還型等化器３と、ディジ
タル加入者線５に接続されたハイブリッド回路４と、波
形成形ハイパスフィルタ（ＨＰＦ）８と、フィルタ係数
を切替える構成のローパスフィルタ（ＬＰＦ）９とを備
え、２Ｂ１Ｑ符号によりディジタル加入者線５を介して
送受信するディジタル加入者線伝送装置に於いて、ロー
パスフィルタ９は、ディジタル加入者線５の長さに対応
してフィルタ係数を切替えると共に、判定帰還型等化器
３の引込み時と、引込み後とに於いてフィルタ係数を切
替える構成とすることができる。
と、ＡＧＣ増幅器２と、判定帰還型等化器３と、ディジ
タル加入者線５に接続されたハイブリッド回路４と、波
形成形ハイパスフィルタ（ＨＰＦ）８と、フィルタ係数
を切替える構成のローパスフィルタ（ＬＰＦ）９とを備
え、２Ｂ１Ｑ符号によりディジタル加入者線５を介して
送受信するディジタル加入者線伝送装置に於いて、ロー
パスフィルタ９は、ディジタル加入者線５の長さに対応
してフィルタ係数を切替えると共に、判定帰還型等化器
３の引込み時と、引込み後とに於いてフィルタ係数を切
替える構成とすることができる。
【００５１】（７）又ローパスフィルタ９は、判定帰還
型等化器３の引込み開始から引込み完了までの間に、フ
ィルタ係数を複数段階に切替える構成とすることができ
る。
型等化器３の引込み開始から引込み完了までの間に、フ
ィルタ係数を複数段階に切替える構成とすることができ
る。
【００５２】（８）又ローパスフィルタ９のフィルタ係
数を２の巾乗数の和に選定することができる。
数を２の巾乗数の和に選定することができる。
【００５３】
【作用】（１）ディジタル加入者線５を介して２Ｂ１Ｑ
符号を用いて送受信するディジタル加入者線伝送装置に
於いて、エコーキャンセラ１と判定帰還型等化器３と
は、それぞれトランスバーサルフィルタ６，７を含む構
成とし、エコーキャンセラ１は、送信信号の回り込みを
打ち消す為のエコーレプリカを形成し、又判定帰還型等
化器３は、受信信号の符号間干渉を打ち消すように等化
処理する。その時に、トランスバーサルフィルタの裾引
き部分に対応するタップについては、隣接する所定数毎
数のタップに対して同一のタップ係数を割当てる。
符号を用いて送受信するディジタル加入者線伝送装置に
於いて、エコーキャンセラ１と判定帰還型等化器３と
は、それぞれトランスバーサルフィルタ６，７を含む構
成とし、エコーキャンセラ１は、送信信号の回り込みを
打ち消す為のエコーレプリカを形成し、又判定帰還型等
化器３は、受信信号の符号間干渉を打ち消すように等化
処理する。その時に、トランスバーサルフィルタの裾引
き部分に対応するタップについては、隣接する所定数毎
数のタップに対して同一のタップ係数を割当てる。
【００５４】（２）又トランスバーサルフィルタの複数
の中の隣接する所定数毎の複数タップ、例えば、３タッ
プ毎に同一のタップ係数を割当てる。そのタップ係数の
更新処理を、３タップの中の何れか一つのタップ上のシ
ンボルを用いて行う。この場合、３タップ上の何れのシ
ンボルを用いてタップ係数の更新処理を行っても、同一
の結果が得られる。
の中の隣接する所定数毎の複数タップ、例えば、３タッ
プ毎に同一のタップ係数を割当てる。そのタップ係数の
更新処理を、３タップの中の何れか一つのタップ上のシ
ンボルを用いて行う。この場合、３タップ上の何れのシ
ンボルを用いてタップ係数の更新処理を行っても、同一
の結果が得られる。
【００５５】（３）又隣接する所定数毎の複数のタップ
上のシンボルを畳込み演算する場合、例えば、所定数を
３とすると、隣接する３タップ上の２Ｂ１Ｑ符号による
シンボルを加算した時、±９，±７，±５，±３，±１
の１０種類の中の何れか一つとなる。これらは、±（２
3 ＋２0 ），±（２3 −２0 ），±（２2 ＋２0 ），±
（２1 ＋２0 ），±（２1 −２0 ）と表すことができ
る。従って、３入力加算器とシフタとにより演算論理回
路を構成して、複数タップについての畳込み演算を１マ
シンサイクルで実行することができる。
上のシンボルを畳込み演算する場合、例えば、所定数を
３とすると、隣接する３タップ上の２Ｂ１Ｑ符号による
シンボルを加算した時、±９，±７，±５，±３，±１
の１０種類の中の何れか一つとなる。これらは、±（２
3 ＋２0 ），±（２3 −２0 ），±（２2 ＋２0 ），±
（２1 ＋２0 ），±（２1 −２0 ）と表すことができ
る。従って、３入力加算器とシフタとにより演算論理回
路を構成して、複数タップについての畳込み演算を１マ
シンサイクルで実行することができる。
【００５６】（４）又判定帰還型等化器３は、引込み時
に２Ｂ１Ｑ符号のシンボルを用い且つタップ数を１／２
以下にする。その場合、直流分補正項の処理は省略でき
ると共に、演算量の削減を図ることができる。又引込み
後は、シンボル値＋１の方式に移行し、且つ全タップを
用いる。その時点では、エコーキャンセラ１は定常状態
に移行しているから、直流分補正項に対応するノンリニ
アエコーキャンセラに於けるタップ係数の更新は極めて
緩慢か或いは停止状態となっている。一方判定帰還型等
化器３もメインカーソルを含む主要なタップは既に引込
んでおり、新たに加えた直流補正項を含むタップ係数
は、変則的な動きをすることなく、本来補正すべき値に
収束することができる。
に２Ｂ１Ｑ符号のシンボルを用い且つタップ数を１／２
以下にする。その場合、直流分補正項の処理は省略でき
ると共に、演算量の削減を図ることができる。又引込み
後は、シンボル値＋１の方式に移行し、且つ全タップを
用いる。その時点では、エコーキャンセラ１は定常状態
に移行しているから、直流分補正項に対応するノンリニ
アエコーキャンセラに於けるタップ係数の更新は極めて
緩慢か或いは停止状態となっている。一方判定帰還型等
化器３もメインカーソルを含む主要なタップは既に引込
んでおり、新たに加えた直流補正項を含むタップ係数
は、変則的な動きをすることなく、本来補正すべき値に
収束することができる。
【００５７】（５）又エコーキャンセラ１の一部を構成
するジッタエコーキャンセラは、ジッタ発生からの時間
の経過に従って畳込みの範囲が変化する。それによっ
て、タップ係数も変化させる必要がある。従って、２Ｂ
１Ｑ符号のシンボル値＋１とした値を用いた場合の直流
分補正項に於いても、入力が常に１のタップのタップ係
数をジッタ発生からの時間の経過に従って切替える。
するジッタエコーキャンセラは、ジッタ発生からの時間
の経過に従って畳込みの範囲が変化する。それによっ
て、タップ係数も変化させる必要がある。従って、２Ｂ
１Ｑ符号のシンボル値＋１とした値を用いた場合の直流
分補正項に於いても、入力が常に１のタップのタップ係
数をジッタ発生からの時間の経過に従って切替える。
【００５８】（６）又ローパスフィルタ９は、ＡＧＣ増
幅器２のゲイン等に従ってフィルタ係数を切替えて、孤
立波レスポンスのポストカーソル特性を最適化するもの
であるが、判定帰還型等化器３の引込み時に、孤立波レ
スポンスの主応答特性を制御するようにフィルタ係数を
切替える。即ち、メインカーソルのパルス幅を狭くする
ようにフィルタ係数を切替える。それによって、判定帰
還型等化器３は、最適サンプリング位相への引込みを高
速化することができる。このようなフィルタ係数の切替
えは、制御部１０によるシーケンス制御によって行うこ
とができる。
幅器２のゲイン等に従ってフィルタ係数を切替えて、孤
立波レスポンスのポストカーソル特性を最適化するもの
であるが、判定帰還型等化器３の引込み時に、孤立波レ
スポンスの主応答特性を制御するようにフィルタ係数を
切替える。即ち、メインカーソルのパルス幅を狭くする
ようにフィルタ係数を切替える。それによって、判定帰
還型等化器３は、最適サンプリング位相への引込みを高
速化することができる。このようなフィルタ係数の切替
えは、制御部１０によるシーケンス制御によって行うこ
とができる。
【００５９】（７）又ローパスフィルタ９のフィルタ係
数を切替える時に、切替え前の値との差が大きいと、判
定帰還型等化器３の再引込みに要する時間が長くなる。
しかし、フィルタ係数を複数段階に切替えることによ
り、切替え前の値との差が小さくなるから、判定帰還型
等化器３の再引込みに要する時間が短くなる。
数を切替える時に、切替え前の値との差が大きいと、判
定帰還型等化器３の再引込みに要する時間が長くなる。
しかし、フィルタ係数を複数段階に切替えることによ
り、切替え前の値との差が小さくなるから、判定帰還型
等化器３の再引込みに要する時間が短くなる。
【００６０】（８）又ローパスフィルタ９のフィルタ係
数を、少数の２の巾乗数の和となるように切替えること
により、フィルタ演算に於ける乗算をシフタと加算器と
により実行することができる。
数を、少数の２の巾乗数の和となるように切替えること
により、フィルタ演算に於ける乗算をシフタと加算器と
により実行することができる。
【００６１】
【実施例】図２は本発明の第１の実施例の説明図であ
り、図１に示すディジタル加入者線伝送装置のエコーキ
ャンセラ１又は判定帰還型等化器３を構成するトランス
バーサルフィルタ６，７の要部を示す。同図に於いて、
２０は加算器（Σ）、２１は遅延素子（Ｄ）、２２は乗
算器（×）、２３は加算器（＋）、Ｐ（ｎ）はサンプリ
ング時刻ｎの受信信号シンボル、ｙ（ｎ）はサンプリン
グ時刻ｎに於ける等化出力信号、ＣＥ1 〜ＣＥM+1 ，Ｃ
Ｆ1 〜ＣＦK はタップ係数を示す。
り、図１に示すディジタル加入者線伝送装置のエコーキ
ャンセラ１又は判定帰還型等化器３を構成するトランス
バーサルフィルタ６，７の要部を示す。同図に於いて、
２０は加算器（Σ）、２１は遅延素子（Ｄ）、２２は乗
算器（×）、２３は加算器（＋）、Ｐ（ｎ）はサンプリ
ング時刻ｎの受信信号シンボル、ｙ（ｎ）はサンプリン
グ時刻ｎに於ける等化出力信号、ＣＥ1 〜ＣＥM+1 ，Ｃ
Ｆ1 〜ＣＦK はタップ係数を示す。
【００６２】例えば、タップ毎にタップ係数を割当てた
タップ数をＭ個、又Ｌ個のタップ毎に同一のタップ係数
を割当てたタップ数をＬ×Ｋ個とすると、全体のタップ
数はＭ＋Ｌ×Ｋ個となる。図２に於いては、Ｌ＝３の場
合を示している。
タップ数をＭ個、又Ｌ個のタップ毎に同一のタップ係数
を割当てたタップ数をＬ×Ｋ個とすると、全体のタップ
数はＭ＋Ｌ×Ｋ個となる。図２に於いては、Ｌ＝３の場
合を示している。
【００６３】従って、等化出力信号ｙ（ｎ）は、 ｙ（ｎ）＝ΣM i=1 〔ＣＥi ・Ｐ（ｎ−ｉ）〕 ＋ΣK j=1 〔ＣＦj ｛Ｐ（ｎ−Ｍ−３ｊ＋２） ＋Ｐ（ｎ−Ｍ−３ｊ＋１）＋Ｐ（ｎ−Ｍ−３ｊ）｝〕 …（７） と表すことができる。なお、ΣM i=1 はｉ＝１からｉ＝
Ｍまでの加算を示し、又ΣK j=1 はｊ＝１からｊ＝Ｋま
での加算を示す。
Ｍまでの加算を示し、又ΣK j=1 はｊ＝１からｊ＝Ｋま
での加算を示す。
【００６４】即ち、Ｍタップまでは従来例と同様な処理
であり、Ｍ＋１タップからは、Ｌ＝３タップ毎に同一の
タップ係数ＣＦj を乗算して加算することになる。この
場合、Ｌ個のシンボルを加算してからタップ係数ＣＦj
を乗算し、その乗算出力を加算器２０に加えて加算する
ことと等価である。
であり、Ｍ＋１タップからは、Ｌ＝３タップ毎に同一の
タップ係数ＣＦj を乗算して加算することになる。この
場合、Ｌ個のシンボルを加算してからタップ係数ＣＦj
を乗算し、その乗算出力を加算器２０に加えて加算する
ことと等価である。
【００６５】実際の畳込み処理に於いて、２Ｂ１Ｑ符号
の±３，±１を用いる場合、３入力加算器により１マシ
ンサイクルで加算される。この畳込み処理は、積和演算
であるから、１番目の入力端子に累積値を入力し、２番
目の入力端子にタップ係数ＣＥi を入力し、３番目の入
力端子に２ＣＥi 即ち、タップ係数ＣＥi を１ビット左
へシフトした値を入力し、更に、２番目と３番目との入
力端子に、入力を反転するか否か、又は０とするか否か
を選択するスイッチを設けることにより、１マシンサイ
クル毎に１タップ分の畳込み処理が実行される。
の±３，±１を用いる場合、３入力加算器により１マシ
ンサイクルで加算される。この畳込み処理は、積和演算
であるから、１番目の入力端子に累積値を入力し、２番
目の入力端子にタップ係数ＣＥi を入力し、３番目の入
力端子に２ＣＥi 即ち、タップ係数ＣＥi を１ビット左
へシフトした値を入力し、更に、２番目と３番目との入
力端子に、入力を反転するか否か、又は０とするか否か
を選択するスイッチを設けることにより、１マシンサイ
クル毎に１タップ分の畳込み処理が実行される。
【００６６】又Ｌ個のタップ毎に同一のタップ係数ＣＦ
j を乗算して加算する場合も、前述の各タップ対応にタ
ップ係数ＣＥi を乗算して加算する場合と同様な処理と
することができるが、先にシンボル加算を行うことによ
り、Ｌ個のタップの畳込み処理を１マシンサイクルで実
行することができる。
j を乗算して加算する場合も、前述の各タップ対応にタ
ップ係数ＣＥi を乗算して加算する場合と同様な処理と
することができるが、先にシンボル加算を行うことによ
り、Ｌ個のタップの畳込み処理を１マシンサイクルで実
行することができる。
【００６７】即ち、シンボルは±３，±１の何れかであ
るから、それらをＬ個加算した場合の最大値又は最小値
は、Ｌ個のシンボルが全て＋３又は−３の時であり、±
３Ｌの値となる。又Ｌ個の中の１個だけ±１の場合は、
２だけ少なくなる。従って、Ｌ個のシンボルを加算した
結果は、±３Ｌ，±（３Ｌ−２），±（３Ｌ−４），±
（３Ｌ−６），・・・の何れかの値となる。
るから、それらをＬ個加算した場合の最大値又は最小値
は、Ｌ個のシンボルが全て＋３又は−３の時であり、±
３Ｌの値となる。又Ｌ個の中の１個だけ±１の場合は、
２だけ少なくなる。従って、Ｌ個のシンボルを加算した
結果は、±３Ｌ，±（３Ｌ−２），±（３Ｌ−４），±
（３Ｌ−６），・・・の何れかの値となる。
【００６８】例えば、Ｌ＝２，３，４の場合について示
すと、 Ｌ＝２の時、±６，±４，±２，±０， Ｌ＝３の時、±９，±７，±５，±３，±１， Ｌ＝４の時、±１２，±１０，±８，±６，±４，±
２，±０， となる。更に、Ｌ＝２，３の場合について書き直すと、 Ｌ＝２の時、±（２2 ＋２1 ），±２2 ，±２1 ，±
０， Ｌ＝３の時、±（２3 ＋２0 ），±（２3 −２0 ），±
（２2 ＋２0 ），±（２1 ＋２0 ），±（２1 −
２0 ）， となる。即ち、何れも２の巾乗数又は２の巾乗数の和で
表される。従って、入力されたシンボルに対して、シフ
ト数と符号とに変換する論理回路を設けることにより、
畳込み演算は、３入力加算器とシフタとを用いて１マシ
ンサイクルで処理することができる。
すと、 Ｌ＝２の時、±６，±４，±２，±０， Ｌ＝３の時、±９，±７，±５，±３，±１， Ｌ＝４の時、±１２，±１０，±８，±６，±４，±
２，±０， となる。更に、Ｌ＝２，３の場合について書き直すと、 Ｌ＝２の時、±（２2 ＋２1 ），±２2 ，±２1 ，±
０， Ｌ＝３の時、±（２3 ＋２0 ），±（２3 −２0 ），±
（２2 ＋２0 ），±（２1 ＋２0 ），±（２1 −
２0 ）， となる。即ち、何れも２の巾乗数又は２の巾乗数の和で
表される。従って、入力されたシンボルに対して、シフ
ト数と符号とに変換する論理回路を設けることにより、
畳込み演算は、３入力加算器とシフタとを用いて１マシ
ンサイクルで処理することができる。
【００６９】例えば、Ｌ＝３の場合に、３個の連続する
シンボルが、＋３，＋１，＋３の場合、その合計は＋７
となり、（２3 −２0 ）と表すことができるから、３入
力加算器の２番目の入力端子に接続されたシフタは、２
3 であるから３ビット左へシフトして反転無しとし、３
番目の入力端子に接続されたシフタは、−２0 であるか
らシフト無しで反転有りとする変換論理となる。このよ
うな変換論理の回路規模は数１０ゲート程度で済むもの
で、順序回路を含むものではないから、Ｌ個のタップに
ついての畳込み演算をＭタップまでの各タップと同一時
間内で処理できることになる。
シンボルが、＋３，＋１，＋３の場合、その合計は＋７
となり、（２3 −２0 ）と表すことができるから、３入
力加算器の２番目の入力端子に接続されたシフタは、２
3 であるから３ビット左へシフトして反転無しとし、３
番目の入力端子に接続されたシフタは、−２0 であるか
らシフト無しで反転有りとする変換論理となる。このよ
うな変換論理の回路規模は数１０ゲート程度で済むもの
で、順序回路を含むものではないから、Ｌ個のタップに
ついての畳込み演算をＭタップまでの各タップと同一時
間内で処理できることになる。
【００７０】図３は３入力加算器の説明図であり、
（Ａ）は３入力加算器の機能ブロックを示し、（Ｂ）は
変換論理回路の変換論理の一例を示す。符号ビットを含
む３ビット構成の３個のデータＡ，Ｂ，Ｃが入力され、
データＡ，Ｂが３ビット加算器２３ａにより加算され、
その加算出力データＤは４ビット構成となり、このデー
タＤとデータＣとが４ビット加算器２３ｂにより加算さ
れる。従って、（Ａ＋Ｂ＋Ｃ）＝Ｓ，ａ３，ａ２，ａ
１，ａ０となる。この５ビット構成の加算出力データ
（Ｓ，ａ３，ａ２，ａ１，ａ０）は、前述のように、±
９，±７，±５，±３，±１の何れかを示すものとなる
から、これを変換論理回路２３ｃにより、Ｓ２，Ｂ１，
Ｂ２，Ｓ３に変換する。即ち、±（２3 ＋２0 ），±
（２3 −２0 ），±（２2 ＋２0 ），±（２1 ＋
２0 ），±（２1 −２0 ）の表現形式に変換する。
（Ａ）は３入力加算器の機能ブロックを示し、（Ｂ）は
変換論理回路の変換論理の一例を示す。符号ビットを含
む３ビット構成の３個のデータＡ，Ｂ，Ｃが入力され、
データＡ，Ｂが３ビット加算器２３ａにより加算され、
その加算出力データＤは４ビット構成となり、このデー
タＤとデータＣとが４ビット加算器２３ｂにより加算さ
れる。従って、（Ａ＋Ｂ＋Ｃ）＝Ｓ，ａ３，ａ２，ａ
１，ａ０となる。この５ビット構成の加算出力データ
（Ｓ，ａ３，ａ２，ａ１，ａ０）は、前述のように、±
９，±７，±５，±３，±１の何れかを示すものとなる
から、これを変換論理回路２３ｃにより、Ｓ２，Ｂ１，
Ｂ２，Ｓ３に変換する。即ち、±（２3 ＋２0 ），±
（２3 −２0 ），±（２2 ＋２0 ），±（２1 ＋
２0 ），±（２1 −２0 ）の表現形式に変換する。
【００７１】変換論理回路２３ｃの出力データＳ２，Ｂ
１，Ｂ２，Ｓ３の先頭のＳ２は、加算出力データの符号
ビットＳと同一であり、２の巾乗表現による括弧前の符
号を示し、又最後尾のＳ３は、括弧内の符号を示し、加
算出力データが±９，±５，±３の場合に＋となり、又
±７，±１の場合に−となる。又Ｂ１，Ｂ２の２ビット
により２3 ，２2 ，２1 の２の巾乗数を示す。従って、
変換論理回路２３ｃは比較的簡単な論理構成で実現でき
ることになる。又係数との乗算処理に於いては、２ビッ
トＢ１，Ｂ２によるシフト数だけシフトすれば乗算結果
が得られることになる。又括弧内の第２項は２0 である
から、シフト数は０となる。
１，Ｂ２，Ｓ３の先頭のＳ２は、加算出力データの符号
ビットＳと同一であり、２の巾乗表現による括弧前の符
号を示し、又最後尾のＳ３は、括弧内の符号を示し、加
算出力データが±９，±５，±３の場合に＋となり、又
±７，±１の場合に−となる。又Ｂ１，Ｂ２の２ビット
により２3 ，２2 ，２1 の２の巾乗数を示す。従って、
変換論理回路２３ｃは比較的簡単な論理構成で実現でき
ることになる。又係数との乗算処理に於いては、２ビッ
トＢ１，Ｂ２によるシフト数だけシフトすれば乗算結果
が得られることになる。又括弧内の第２項は２0 である
から、シフト数は０となる。
【００７２】例えば、４ビット加算器２３ｂの加算出力
データが＋７＝“００１１１”の場合、＋７＝＋（２3
−２0 ）であるから、変換論理回路２３ｃは、Ｓ２，Ｂ
１，Ｂ２，Ｓ３＝“０１１１”に変換する。この場合、
Ｂ１，Ｂ２は“１１”であるから、括弧内の第１項の２
3 と係数との乗算に於いては、係数を３ビットシフト
し、又括弧内の第２項の２0 と係数との乗算に於いて
は、係数をシフトしないで符号を負として、加算すれば
良いことになる。同様に、４ビット加算器２３ｂの加算
出力データが−５＝“１１０１１”の場合、−５＝−
（２2 ＋２0 ）であるから、変換論理回路２３ｃは、
“１１０１”に変換する。この場合、２ビットＢ１，Ｂ
２は２ビットシフトを示すことになり、係数との乗算に
於いては、係数を２ビットシフトした値と、係数をシフ
トしない値とを加算して、符号を−とすれば良いことに
なる。
データが＋７＝“００１１１”の場合、＋７＝＋（２3
−２0 ）であるから、変換論理回路２３ｃは、Ｓ２，Ｂ
１，Ｂ２，Ｓ３＝“０１１１”に変換する。この場合、
Ｂ１，Ｂ２は“１１”であるから、括弧内の第１項の２
3 と係数との乗算に於いては、係数を３ビットシフト
し、又括弧内の第２項の２0 と係数との乗算に於いて
は、係数をシフトしないで符号を負として、加算すれば
良いことになる。同様に、４ビット加算器２３ｂの加算
出力データが−５＝“１１０１１”の場合、−５＝−
（２2 ＋２0 ）であるから、変換論理回路２３ｃは、
“１１０１”に変換する。この場合、２ビットＢ１，Ｂ
２は２ビットシフトを示すことになり、係数との乗算に
於いては、係数を２ビットシフトした値と、係数をシフ
トしない値とを加算して、符号を−とすれば良いことに
なる。
【００７３】図４は本発明の第２の実施例の説明図であ
り、図２と同一符号は同一部分を示し、２４は乗算器
（×）、２５は加算器（＋）、２６は遅延素子（Ｄ）で
ある。この実施例は、図２に示す構成にタップ係数更新
の構成を付加した場合を示し、タップ係数ＣＥi の更新
は、乗算器２４と加算器２５と遅延素子２６とにより行
われるものであり、ｉ＝１〜Ｍとして、 ＣＥi （ｎ＋１）＝ＣＥi （ｎ）＋ｋ・ｅ（ｎ）・Ｐ（ｎ−ｉ） …（８） となる。ここで、ｋはステップサイズ、ｅ（ｎ）は係数
更新の為の誤差信号である。この場合のｋ・ｅ（ｎ）を
予め計算しておけば、（８）式は、Ａ×（シンボル）＋
Ｃ→Ｄの積和演算であるから、３入力加算器により１マ
シンサイクルで処理できる。
り、図２と同一符号は同一部分を示し、２４は乗算器
（×）、２５は加算器（＋）、２６は遅延素子（Ｄ）で
ある。この実施例は、図２に示す構成にタップ係数更新
の構成を付加した場合を示し、タップ係数ＣＥi の更新
は、乗算器２４と加算器２５と遅延素子２６とにより行
われるものであり、ｉ＝１〜Ｍとして、 ＣＥi （ｎ＋１）＝ＣＥi （ｎ）＋ｋ・ｅ（ｎ）・Ｐ（ｎ−ｉ） …（８） となる。ここで、ｋはステップサイズ、ｅ（ｎ）は係数
更新の為の誤差信号である。この場合のｋ・ｅ（ｎ）を
予め計算しておけば、（８）式は、Ａ×（シンボル）＋
Ｃ→Ｄの積和演算であるから、３入力加算器により１マ
シンサイクルで処理できる。
【００７４】又タップ係数ＣＦj の更新処理は、Ｌ個の
シンボルの何れか一つを用いて実行できるもので、図３
に於いては、Ｌ＝３として２番目のシンボルを用いる場
合を示す。例えば、１番目のシンボルをＰ（ｎ−Ｍ−
１）とすると、２番目のシンボルはＰ（ｎ−Ｍ−２）と
なり、この２番目のシンボルＰ（ｎ−Ｍ−２）を用いて
タップ係数ＣＦ1 の更新処理を行うことになる。従っ
て、タップ係数ＣＦj の更新は、ｊ＝１〜Ｋとして、 ＣＦj （ｎ＋１）＝ＣＦj （ｎ）＋ｋ・ｅ（ｎ）・Ｐ（ｎ−Ｍ−３ｊ＋１） …（９） となる。この（９）式は（８）式と同様であるから、Ｌ
個のタップに対して同一のタップ係数ＣＦj を割当てた
場合も、そのタップ係数ＣＦj の更新処理を１マシンサ
イクルで実行可能となる。
シンボルの何れか一つを用いて実行できるもので、図３
に於いては、Ｌ＝３として２番目のシンボルを用いる場
合を示す。例えば、１番目のシンボルをＰ（ｎ−Ｍ−
１）とすると、２番目のシンボルはＰ（ｎ−Ｍ−２）と
なり、この２番目のシンボルＰ（ｎ−Ｍ−２）を用いて
タップ係数ＣＦ1 の更新処理を行うことになる。従っ
て、タップ係数ＣＦj の更新は、ｊ＝１〜Ｋとして、 ＣＦj （ｎ＋１）＝ＣＦj （ｎ）＋ｋ・ｅ（ｎ）・Ｐ（ｎ−Ｍ−３ｊ＋１） …（９） となる。この（９）式は（８）式と同様であるから、Ｌ
個のタップに対して同一のタップ係数ＣＦj を割当てた
場合も、そのタップ係数ＣＦj の更新処理を１マシンサ
イクルで実行可能となる。
【００７５】図５は本発明の第３の実施例の説明図であ
り、図３と同一符号は同一部分を示し、２７は識別器、
２８，２９は加算器（＋）、３０は乗算器（×）であ
る。この実施例は、図１に於ける判定帰還型等化器３に
適用した場合を示す。従って、入力ｘ（ｎ）は、エコー
キャンセラ１によってエコー成分が除去された信号であ
り、この入力ｘ（ｎ）と、トランスバーサルフィルタと
しての出力信号ｙ（ｎ）とを加算器２８に加えて差分を
求め、その差分値を識別器２７に入力し、識別したシン
ボルＰ（ｎ）を出力する。
り、図３と同一符号は同一部分を示し、２７は識別器、
２８，２９は加算器（＋）、３０は乗算器（×）であ
る。この実施例は、図１に於ける判定帰還型等化器３に
適用した場合を示す。従って、入力ｘ（ｎ）は、エコー
キャンセラ１によってエコー成分が除去された信号であ
り、この入力ｘ（ｎ）と、トランスバーサルフィルタと
しての出力信号ｙ（ｎ）とを加算器２８に加えて差分を
求め、その差分値を識別器２７に入力し、識別したシン
ボルＰ（ｎ）を出力する。
【００７６】Ｌ＝３の場合に、連続する３個のシンボル
（３×２ビット）から、３入力加算器の２番目の入力端
子に接続されたシフタのシフト量（１，２又は３ビット
分のシフト量を示す２ビット）と符号（＋又は−を示す
１ビット）と、３番目の入力端子への符号（１ビット）
とを求める変換論理回路を構成する。例えば、７＝＋
（２3 −２0 ）の場合、２番目の入力端子に接続された
シフタのシフト量は３ビット、符号は＋となり、３番目
の入力端子への符号は−となる。
（３×２ビット）から、３入力加算器の２番目の入力端
子に接続されたシフタのシフト量（１，２又は３ビット
分のシフト量を示す２ビット）と符号（＋又は−を示す
１ビット）と、３番目の入力端子への符号（１ビット）
とを求める変換論理回路を構成する。例えば、７＝＋
（２3 −２0 ）の場合、２番目の入力端子に接続された
シフタのシフト量は３ビット、符号は＋となり、３番目
の入力端子への符号は−となる。
【００７７】具体的な実施例として、エコーキャンセラ
に於いて、Ｍ＝１８，Ｌ＝３，Ｋ＝４のトランスバーサ
ルフィルタを用い、判定帰還型等化器に於いて、Ｍ＝１
６，Ｌ＝３，Ｋ＝４のトランスバーサルフィルタを用い
て、Ｓ／Ｎを評価したところ次のような結果が得られ
た。ハイブリッドトランスのインダクタンス８０ｍＨの
時、２２．８２ｄＢ，ハイブリッドトランスのインダク
タンス１５ｍＨの時、２２．３５ｄＢ，なお、この場
合、エコーキャンセラと判定帰還型等化器とには、リカ
ーシブフィルタを設けていないものである。
に於いて、Ｍ＝１８，Ｌ＝３，Ｋ＝４のトランスバーサ
ルフィルタを用い、判定帰還型等化器に於いて、Ｍ＝１
６，Ｌ＝３，Ｋ＝４のトランスバーサルフィルタを用い
て、Ｓ／Ｎを評価したところ次のような結果が得られ
た。ハイブリッドトランスのインダクタンス８０ｍＨの
時、２２．８２ｄＢ，ハイブリッドトランスのインダク
タンス１５ｍＨの時、２２．３５ｄＢ，なお、この場
合、エコーキャンセラと判定帰還型等化器とには、リカ
ーシブフィルタを設けていないものである。
【００７８】前述のようなＳ／Ｎを従来例の構成で得る
為には、トランスバーサルフィルタは２４タップの構成
とし、且つリカーシブフィルタを設ける必要があり、演
算量からみた等価タップ数は２６タップとなる。これに
対して、前述の実施例に於けるエコーキャンセラは２２
タップ、判定帰還型等化器は２０タップであり、且つリ
カーシブフィルタを設けないで済むから、従来例に比較
して演算量からみた等価タップ数を低減することが可能
となり、演算量の削減を図ることができるから、低消費
電力を実現できる。
為には、トランスバーサルフィルタは２４タップの構成
とし、且つリカーシブフィルタを設ける必要があり、演
算量からみた等価タップ数は２６タップとなる。これに
対して、前述の実施例に於けるエコーキャンセラは２２
タップ、判定帰還型等化器は２０タップであり、且つリ
カーシブフィルタを設けないで済むから、従来例に比較
して演算量からみた等価タップ数を低減することが可能
となり、演算量の削減を図ることができるから、低消費
電力を実現できる。
【００７９】図６は本発明の第４の実施例の説明図であ
り、図１の判定帰還型等化器３に適用した場合を示し、
エコーキャンセラ１は、シンボル値＋１を用いて処理
し、判定帰還型等化器３は、引込み時にはタップ数を少
なくし、且つシンボル値をそのまま用いて処理し、引込
み後はタップ数を多くし、且つシンボル値＋１を用いて
処理するものである。図５に於いて、３１，３６は遅延
素子（Ｄ）、３７は識別器（ＤＥＣ）、４０Ａ，４０Ｂ
は加算器（Σ）、４１はＤＣ補正項、４３，４４はスイ
ッチ、３２，３４，４６は乗算器（×）、３３，３５，
３８，３９，４２，４５は加算器（＋）、Ｃｄ0 〜Ｃｄ
N ，Ｄｄはタップ係数である。
り、図１の判定帰還型等化器３に適用した場合を示し、
エコーキャンセラ１は、シンボル値＋１を用いて処理
し、判定帰還型等化器３は、引込み時にはタップ数を少
なくし、且つシンボル値をそのまま用いて処理し、引込
み後はタップ数を多くし、且つシンボル値＋１を用いて
処理するものである。図５に於いて、３１，３６は遅延
素子（Ｄ）、３７は識別器（ＤＥＣ）、４０Ａ，４０Ｂ
は加算器（Σ）、４１はＤＣ補正項、４３，４４はスイ
ッチ、３２，３４，４６は乗算器（×）、３３，３５，
３８，３９，４２，４５は加算器（＋）、Ｃｄ0 〜Ｃｄ
N ，Ｄｄはタップ係数である。
【００８０】トランスバーサルフィルタの加算器を２分
割し、加算器４０Ａに接続されるタップ数ｍを、全体の
タップ数Ｎの１／２以下とし、加算器４０Ｂに接続され
るタップ数を、ＤＣ補正項４１を含めてＮ−ｍ＋１とす
る。又スイッチ４３，４４は、引込み時に図示位置と
し、引込み後は、スイッチ４４を０から１へ切替え、又
スイッチ４３をオンとする。
割し、加算器４０Ａに接続されるタップ数ｍを、全体の
タップ数Ｎの１／２以下とし、加算器４０Ｂに接続され
るタップ数を、ＤＣ補正項４１を含めてＮ−ｍ＋１とす
る。又スイッチ４３，４４は、引込み時に図示位置と
し、引込み後は、スイッチ４４を０から１へ切替え、又
スイッチ４３をオンとする。
【００８１】ローパスフィルタ９（図１参照）の出力信
号ｘ（ｎ）が判定帰還型等化器の加算器３８に入力さ
れ、トランスバーサルフィルタの出力信号ｙ（ｎ）との
差分が求められ、その差分値が識別器３７に入力され、
識別出力のシンボルＰ（ｎ）が出力される。
号ｘ（ｎ）が判定帰還型等化器の加算器３８に入力さ
れ、トランスバーサルフィルタの出力信号ｙ（ｎ）との
差分が求められ、その差分値が識別器３７に入力され、
識別出力のシンボルＰ（ｎ）が出力される。
【００８２】引込み時は、スイッチ４３は図示のように
オフ状態であるから、加算器４０Ｂは動作しないことに
なり、加算器４０Ａを含む構成により、ｍタップまでの
タップ係数Ｃｄ0 〜Ｃｄm の更新と畳込み処理が行われ
る。即ち、 Ｃｄj （ｎ＋１）＝Ｃｄj （ｎ）＋ｋ・ｅ（ｎ）・Ｐ（ｎ−ｊ） …（１０） 但し、ｊ＝０，１，２，・・ｍを示す。 ｙ（ｎ）＝Σm j=1 〔Ｃｄj ・Ｐ（ｎ−ｊ）〕 …（１１） となる。但し、Σm j=1 はｊ＝１からｍまでの加算を示
す。又ｋはステップサイズ、ｅ（ｎ）は誤差信号、Ｐ
（ｎ−ｊ）は時刻ｎ−ｊの出力シンボルを示す。又加算
器３９の出力の誤差信号ｅ（ｎ）は、 ｅ（ｎ）＝ｘ（ｎ）−ｙ（ｎ）−Ｃｄ0 ・Ｐ（ｎ） …（１２） となり、この誤差信号ｅ（ｎ）に、乗算器４６に於いて
ステップサイズｋが乗算される。
オフ状態であるから、加算器４０Ｂは動作しないことに
なり、加算器４０Ａを含む構成により、ｍタップまでの
タップ係数Ｃｄ0 〜Ｃｄm の更新と畳込み処理が行われ
る。即ち、 Ｃｄj （ｎ＋１）＝Ｃｄj （ｎ）＋ｋ・ｅ（ｎ）・Ｐ（ｎ−ｊ） …（１０） 但し、ｊ＝０，１，２，・・ｍを示す。 ｙ（ｎ）＝Σm j=1 〔Ｃｄj ・Ｐ（ｎ−ｊ）〕 …（１１） となる。但し、Σm j=1 はｊ＝１からｍまでの加算を示
す。又ｋはステップサイズ、ｅ（ｎ）は誤差信号、Ｐ
（ｎ−ｊ）は時刻ｎ−ｊの出力シンボルを示す。又加算
器３９の出力の誤差信号ｅ（ｎ）は、 ｅ（ｎ）＝ｘ（ｎ）−ｙ（ｎ）−Ｃｄ0 ・Ｐ（ｎ） …（１２） となり、この誤差信号ｅ（ｎ）に、乗算器４６に於いて
ステップサイズｋが乗算される。
【００８３】シンボルＰ（ｎ−ｊ）は、±３，±１の何
れかの値であり、±３の時に、２入力加算器を用いた場
合と、３入力加算器を用いた場合とに於いては、演算回
数に差が生じる。例えば、２入力加算器を用いた場合、
（１０）式による演算回数は２ｍ＋２、（１１）式によ
る演算回数は２ｍ−１、（１２）式による演算回数は３
となるから、合計で４ｍ＋４となる。これに対して、３
入力加算器を用いた場合、（１０）式による演算回数は
ｍ＋１、（１１）式による演算回数はｍ−１、（１２）
式による演算回数は２となるから、合計で２ｍ＋２とな
る。なお、ｋ・ｅ（ｎ）の演算は、ｋを２の巾乗数とし
て、ｅ（ｎ）をシフトすることにより行うことができる
ので、演算回数は零としている。
れかの値であり、±３の時に、２入力加算器を用いた場
合と、３入力加算器を用いた場合とに於いては、演算回
数に差が生じる。例えば、２入力加算器を用いた場合、
（１０）式による演算回数は２ｍ＋２、（１１）式によ
る演算回数は２ｍ−１、（１２）式による演算回数は３
となるから、合計で４ｍ＋４となる。これに対して、３
入力加算器を用いた場合、（１０）式による演算回数は
ｍ＋１、（１１）式による演算回数はｍ−１、（１２）
式による演算回数は２となるから、合計で２ｍ＋２とな
る。なお、ｋ・ｅ（ｎ）の演算は、ｋを２の巾乗数とし
て、ｅ（ｎ）をシフトすることにより行うことができる
ので、演算回数は零としている。
【００８４】判定帰還型等化器の引込み後は、スイッチ
４３をオン、スイッチ４４を０から１に切替えるもの
で、それにより、タップ係数等は、 Ｃｄj （ｎ＋１）＝Ｃｄj ＋ｋ・ｅ（ｎ）・〔Ｐ（ｎ−ｊ）＋１〕…（１３） Ｄｄ（ｎ＋１）＝Ｄｄ（ｎ）＋ｋ・ｅ（ｎ） …（１４） ｙ（ｎ）＝ΣN j=1 〔Ｃｄj ・｛Ｐ（ｎ−ｊ）＋１｝〕 …（１５） ｅ（ｎ）＝ｘ（ｎ）−ｙ（ｎ）−Ｃｄ0 ・〔Ｐ（ｎ）＋１〕 …（１６） となる。
４３をオン、スイッチ４４を０から１に切替えるもの
で、それにより、タップ係数等は、 Ｃｄj （ｎ＋１）＝Ｃｄj ＋ｋ・ｅ（ｎ）・〔Ｐ（ｎ−ｊ）＋１〕…（１３） Ｄｄ（ｎ＋１）＝Ｄｄ（ｎ）＋ｋ・ｅ（ｎ） …（１４） ｙ（ｎ）＝ΣN j=1 〔Ｃｄj ・｛Ｐ（ｎ−ｊ）＋１｝〕 …（１５） ｅ（ｎ）＝ｘ（ｎ）−ｙ（ｎ）−Ｃｄ0 ・〔Ｐ（ｎ）＋１〕 …（１６） となる。
【００８５】この場合、シンボルＰ（ｎ−ｊ）＋１，Ｐ
（ｎ）＋１は、±３，±１に＋１することにより、４，
２，０，−２の何れかの値となるから、２入力加算器と
シフタとを用いた場合、（１３），（１４）式による演
算回数はＮ＋２、（１５）式による演算回数はＮ−１、
（１６）式による演算回数は２となり、合計は２Ｎ＋３
となる。従って、４ｍ＋４≦２Ｎ＋２、即ち、ｍ＜Ｎ／
２であれば、２入力加算器とシフタとを用いて、引込み
時にはシンボル値のままで演算し、引込み後は、シンボ
ル値＋１に移行しても演算回数の増加がないことが判
る。なお、シンボルＰ（ｎ−ｊ）＋１又はＰ（ｎ−ｊ）
を求める為に、加算器４２に於いてスイッチ４４を介し
た１又は０を加算する構成を示すが、パラメータの制御
により、＋１して出力するか又はスルーで出力するかを
切替えるようにすることができる。従って、前述の演算
回数に含める必要がないことが判る。
（ｎ）＋１は、±３，±１に＋１することにより、４，
２，０，−２の何れかの値となるから、２入力加算器と
シフタとを用いた場合、（１３），（１４）式による演
算回数はＮ＋２、（１５）式による演算回数はＮ−１、
（１６）式による演算回数は２となり、合計は２Ｎ＋３
となる。従って、４ｍ＋４≦２Ｎ＋２、即ち、ｍ＜Ｎ／
２であれば、２入力加算器とシフタとを用いて、引込み
時にはシンボル値のままで演算し、引込み後は、シンボ
ル値＋１に移行しても演算回数の増加がないことが判
る。なお、シンボルＰ（ｎ−ｊ）＋１又はＰ（ｎ−ｊ）
を求める為に、加算器４２に於いてスイッチ４４を介し
た１又は０を加算する構成を示すが、パラメータの制御
により、＋１して出力するか又はスルーで出力するかを
切替えるようにすることができる。従って、前述の演算
回数に含める必要がないことが判る。
【００８６】図７及び図８は、本発明の第４の実施例の
引込み過程のＳ／Ｎ特性説明図及び位相特性説明図であ
り、加入者側のディジタル加入者伝送装置のシミュレー
ション結果を示す。又図６の縦軸はＳ／Ｎ〔ｄＢ〕、図
７の縦軸は位相〔度〕を示し、各図の横軸は引込み開始
からのサイクル数を示す。又引込み時のタップ数を８と
し、引込み後のタップ数を２４とした場合を示す。
引込み過程のＳ／Ｎ特性説明図及び位相特性説明図であ
り、加入者側のディジタル加入者伝送装置のシミュレー
ション結果を示す。又図６の縦軸はＳ／Ｎ〔ｄＢ〕、図
７の縦軸は位相〔度〕を示し、各図の横軸は引込み開始
からのサイクル数を示す。又引込み時のタップ数を８と
し、引込み後のタップ数を２４とした場合を示す。
【００８７】０〜２３０００サイクルの間は、エコーキ
ャンセラの引込みを行い、その引込みによるタップ係数
を固定して、２３０００〜３０５００サイクルの間は、
判定帰還型等化器のタップ数を８とし、且つ２Ｂ１Ｑ符
号の±３，±１のシンボルを用いてタップ係数の更新処
理や畳込み処理を行い、その後、判定帰還型等化器のタ
ップ数を２４とし、シンボル値＋１としてタップ係数の
更新処理や畳込み処理を行い、３５０００サイクル以降
はエコーキャンセラも動作させる。
ャンセラの引込みを行い、その引込みによるタップ係数
を固定して、２３０００〜３０５００サイクルの間は、
判定帰還型等化器のタップ数を８とし、且つ２Ｂ１Ｑ符
号の±３，±１のシンボルを用いてタップ係数の更新処
理や畳込み処理を行い、その後、判定帰還型等化器のタ
ップ数を２４とし、シンボル値＋１としてタップ係数の
更新処理や畳込み処理を行い、３５０００サイクル以降
はエコーキャンセラも動作させる。
【００８８】判定帰還型等化器のタップ数を８として引
込みを行った時に、図７からも判るように、残差は僅か
に大きいが、確実にサンプリング位相に引込み、その後
は安定にサンプリング位相を維持することができた。即
ち、シンボル値＋１を用いて処理する場合に、判定帰還
型等化器の引込みが容易でない問題を、演算量を増加す
ることなく解決することができる。
込みを行った時に、図７からも判るように、残差は僅か
に大きいが、確実にサンプリング位相に引込み、その後
は安定にサンプリング位相を維持することができた。即
ち、シンボル値＋１を用いて処理する場合に、判定帰還
型等化器の引込みが容易でない問題を、演算量を増加す
ることなく解決することができる。
【００８９】図９は本発明の第５の実施例の説明図であ
り、図１に於けるエコーキャンセラ１は、前述のよう
に、リニアエコーキャンセラとノンリニアエコーキャン
セラとジッタエコーキャンセラとから構成されており、
この実施例は、シンボル値＋１を用いて処理するジッタ
エコーキャンセラに適用した場合を示す。同図に於い
て、５０は加算器（Σ）、５１1 〜５１M ，５１D はス
イッチ、５２は遅延素子（Ｄ）、５３はＤＣ補正項であ
る。又×印は乗算器、ＣＪ11〜ＣＪMKはタップ係数、Ｄ
Ｊ1 〜ＤＪM はＤＣ補正項のタップ係数である。
り、図１に於けるエコーキャンセラ１は、前述のよう
に、リニアエコーキャンセラとノンリニアエコーキャン
セラとジッタエコーキャンセラとから構成されており、
この実施例は、シンボル値＋１を用いて処理するジッタ
エコーキャンセラに適用した場合を示す。同図に於い
て、５０は加算器（Σ）、５１1 〜５１M ，５１D はス
イッチ、５２は遅延素子（Ｄ）、５３はＤＣ補正項であ
る。又×印は乗算器、ＣＪ11〜ＣＪMKはタップ係数、Ｄ
Ｊ1 〜ＤＪM はＤＣ補正項のタップ係数である。
【００９０】シンボル値＋１を用いた場合、ジッタエコ
ーキャンセラに於いては、ジッタが生じた後の時間の経
過に従って畳込み範囲が変化することから、タップ係数
の和も変化し、ＤＣ補正項５３のタップ係数も変化させ
る必要がある。この場合、ジッタエコーキャンセラを動
作させるサイクル数Ｍに等しい数のタップ係数ＤＪ1〜
ＤＪM を用いる場合を示す。
ーキャンセラに於いては、ジッタが生じた後の時間の経
過に従って畳込み範囲が変化することから、タップ係数
の和も変化し、ＤＣ補正項５３のタップ係数も変化させ
る必要がある。この場合、ジッタエコーキャンセラを動
作させるサイクル数Ｍに等しい数のタップ係数ＤＪ1〜
ＤＪM を用いる場合を示す。
【００９１】ジッタ発生時点からの経過サイクル数をＩ
とすると、Ｉ＝１に於いては、スイッチ５１1 〜５
１M ，５１D は図示状態であるから、タップ係数ＣＪ11
〜ＤＪM1とＤＣ補正項５３のタップ係数ＤＪ1 とが選択
される。次のＩ＝２のサイクルでは、スイッチ５１1 〜
５１M ，５１D は、左側から２番目の接点に切替えら
れ、スイッチ５１1 により０が選択され、スイッチ５１
2 〜５１M ，５１D によりタップ係数ＣＪ22〜ＣＪM2と
ＤＣ補正項５３のタップ係数ＤＪ2 とが選択される。同
様に、Ｉ＝Ｋのサイクルでは、スイッチ５１1 〜５１
K-1 により０が選択され、スイッチ５１K 〜５１M によ
りタップ係数ＣＪKK〜ＣＪMKが選択され、スイッチ５１
D によりタップ係数ＤＪK が選択される。
とすると、Ｉ＝１に於いては、スイッチ５１1 〜５
１M ，５１D は図示状態であるから、タップ係数ＣＪ11
〜ＤＪM1とＤＣ補正項５３のタップ係数ＤＪ1 とが選択
される。次のＩ＝２のサイクルでは、スイッチ５１1 〜
５１M ，５１D は、左側から２番目の接点に切替えら
れ、スイッチ５１1 により０が選択され、スイッチ５１
2 〜５１M ，５１D によりタップ係数ＣＪ22〜ＣＪM2と
ＤＣ補正項５３のタップ係数ＤＪ2 とが選択される。同
様に、Ｉ＝Ｋのサイクルでは、スイッチ５１1 〜５１
K-1 により０が選択され、スイッチ５１K 〜５１M によ
りタップ係数ＣＪKK〜ＣＪMKが選択され、スイッチ５１
D によりタップ係数ＤＪK が選択される。
【００９２】又Ｉ＝Ｌのサイクルでは、スイッチ５１1
〜５１L-1 により０が選択され、スイッチ５１L 〜５１
M によりタップ係数ＣＪLK〜ＣＪMKが選択され、スイッ
チ５１D によりタップ係数ＤＪL が選択される。又Ｉ＝
Ｍのサイクルでは、スイッチ５１1 〜５１M-1 により０
が選択され、スイッチ５１M によりタップ係数ＣＪMKが
選択され、スイッチ５１D によりタップ係数ＤＪM が選
択される。
〜５１L-1 により０が選択され、スイッチ５１L 〜５１
M によりタップ係数ＣＪLK〜ＣＪMKが選択され、スイッ
チ５１D によりタップ係数ＤＪL が選択される。又Ｉ＝
Ｍのサイクルでは、スイッチ５１1 〜５１M-1 により０
が選択され、スイッチ５１M によりタップ係数ＣＪMKが
選択され、スイッチ５１D によりタップ係数ＤＪM が選
択される。
【００９３】従って、畳込み演算は、 ｙ（Ｉ）＝〔ΣM j=I ｛ＣＪIj・[ Ｓ（Ｉ−ｊ）+1] ｝−ＤＪI 〕ｊｄｒ …（１７） となる。但し、ΣM j=I はｊ＝Ｉからｊ＝Ｍまでの加算
を示し、又Ｉ＝１，２，・・・Ｍ、ｊｄｒ＝１又は−１
である。但し、Ｉ＝１の時は、ｙ（Ｉ）は微小である
為、Ｉ＝２，３，・・Ｍとすることもできる。又Ｓ（Ｉ
−ｊ）は送信符号を経過サイクル数Ｉの関数として書き
改めたものであり、Ｓ（１）はジッタが発生した直後の
送信符号を表す。
を示し、又Ｉ＝１，２，・・・Ｍ、ｊｄｒ＝１又は−１
である。但し、Ｉ＝１の時は、ｙ（Ｉ）は微小である
為、Ｉ＝２，３，・・Ｍとすることもできる。又Ｓ（Ｉ
−ｊ）は送信符号を経過サイクル数Ｉの関数として書き
改めたものであり、Ｓ（１）はジッタが発生した直後の
送信符号を表す。
【００９４】又タップ係数ＣＪIjに関する更新は、 ＣＪIj（Ｉ＋１）＝ＣＪIj（Ｉ）＋ｋ・ｅ（Ｉ）[ Ｓ（Ｉ−ｊ）+1] ｊｄｒ …（１８） となる。又ＤＣ補正項５３のタップ係数ＤＪ1 〜ＤＪM
の更新式は、 ＤＪI （Ｉ＋１）＝ＤＪI （Ｉ）＋ｋ・ｅ（Ｉ）・ｊｄｒ …（１９） となる。
の更新式は、 ＤＪI （Ｉ＋１）＝ＤＪI （Ｉ）＋ｋ・ｅ（Ｉ）・ｊｄｒ …（１９） となる。
【００９５】従来例のジッタエコーキャンセラの係数は
メモリに記憶され、各タップの演算毎にメモリから読出
して乗算及び畳込み処理を行うと共に係数の更新が行わ
れるものであり、前述の実施例に於いても、ほぼ同様な
構成とすることができる。その場合、ＤＣ補正項の係数
を記憶するメモリが必要となるが、後述のように、この
メモリの容量を低減することができる。
メモリに記憶され、各タップの演算毎にメモリから読出
して乗算及び畳込み処理を行うと共に係数の更新が行わ
れるものであり、前述の実施例に於いても、ほぼ同様な
構成とすることができる。その場合、ＤＣ補正項の係数
を記憶するメモリが必要となるが、後述のように、この
メモリの容量を低減することができる。
【００９６】即ち、前述の（３）式と（１７）式とを比
較すると、次式が成立する。 ＤＪI ＝ΣM j=I ＣＪIj …（２０） この（２０）式は、ＤＣ補正項がジッタエコーキャンセ
ラの一般タップ係数の総和になることを示す式であり、
この（２０）式から次のことが言える。
較すると、次式が成立する。 ＤＪI ＝ΣM j=I ＣＪIj …（２０） この（２０）式は、ＤＣ補正項がジッタエコーキャンセ
ラの一般タップ係数の総和になることを示す式であり、
この（２０）式から次のことが言える。
【００９７】ジッタエコーキャンセラの畳込み区間のタ
ップ係数の総和が常に大きくない場合は、ＤＣ補正項の
タップ係数は大きくならないものであり、ジッタエコー
キャンセラが作動を開始した直後のサイクルは、ジッタ
が生じた直後のＩ＝１からジッタの影響が小さくなるＩ
＝Ｍまでの全区間について加算するから、ＤＣ補正項の
タップ係数は小さくて済むことになり、零としても特性
に与える影響は少ないものとなる。
ップ係数の総和が常に大きくない場合は、ＤＣ補正項の
タップ係数は大きくならないものであり、ジッタエコー
キャンセラが作動を開始した直後のサイクルは、ジッタ
が生じた直後のＩ＝１からジッタの影響が小さくなるＩ
＝Ｍまでの全区間について加算するから、ＤＣ補正項の
タップ係数は小さくて済むことになり、零としても特性
に与える影響は少ないものとなる。
【００９８】又ジッタエコーキャンセラの動作を停止す
る前の数サイクルに於いてもタップ係数が小さく且つ加
算回数も少なくなるから、ＤＣ補正項のタップ係数を零
としても、特性に与える影響は軽微である。従って、ジ
ッタエコーキャンセラのＤＣ補正項のタップ係数は、経
過時間に応じて別々のものを用いるのが原則であるが、
常に零又は零に近い値を用いることができる区間もある
から、実用的には、ＤＣ補正項のタップ係数を記憶する
為のメモリ容量は、ジッタエコーキャンセラのタップ数
Ｍの１／２程度で済むことになる。
る前の数サイクルに於いてもタップ係数が小さく且つ加
算回数も少なくなるから、ＤＣ補正項のタップ係数を零
としても、特性に与える影響は軽微である。従って、ジ
ッタエコーキャンセラのＤＣ補正項のタップ係数は、経
過時間に応じて別々のものを用いるのが原則であるが、
常に零又は零に近い値を用いることができる区間もある
から、実用的には、ＤＣ補正項のタップ係数を記憶する
為のメモリ容量は、ジッタエコーキャンセラのタップ数
Ｍの１／２程度で済むことになる。
【００９９】前述のように、ＤＣ補正項のタップ係数
を、ジッタ発生からの経過時間に対応した畳込みの範囲
の変化に応じて更新することにより、シンボル値＋１を
用いて処理することができる。
を、ジッタ発生からの経過時間に対応した畳込みの範囲
の変化に応じて更新することにより、シンボル値＋１を
用いて処理することができる。
【０１００】図１０は本発明の第６の実施例の説明図で
あり、６１はエコーキャンセラ（ＥＣ）、６２はＡＧＣ
増幅器（ＡＧＣ）、６３は判定帰還型等化器、６４はハ
イブリッド回路（ＨＹＢ）、６５はディジタル加入者
線、６８はハイパスフィルタ（ＨＰＦ）、６９はローパ
スフィルタ（ＬＰＦ）、７０は制御部、７１はドライバ
（ＤＶ）、７２はＤＡ変換器（Ｄ／Ａ）、７３はＡＤ変
換器（Ａ／Ｄ）、７４は遅延素子（Ｄ）、７５は係数
器、７６は加算器である。このディジタル加入者線伝送
装置のエコーキャンセラ６１や判定帰還型等化器６３等
は、前述の各実施例を適用できるものであり、重複する
構成並びに作用の説明は省略する。
あり、６１はエコーキャンセラ（ＥＣ）、６２はＡＧＣ
増幅器（ＡＧＣ）、６３は判定帰還型等化器、６４はハ
イブリッド回路（ＨＹＢ）、６５はディジタル加入者
線、６８はハイパスフィルタ（ＨＰＦ）、６９はローパ
スフィルタ（ＬＰＦ）、７０は制御部、７１はドライバ
（ＤＶ）、７２はＤＡ変換器（Ｄ／Ａ）、７３はＡＤ変
換器（Ａ／Ｄ）、７４は遅延素子（Ｄ）、７５は係数
器、７６は加算器である。このディジタル加入者線伝送
装置のエコーキャンセラ６１や判定帰還型等化器６３等
は、前述の各実施例を適用できるものであり、重複する
構成並びに作用の説明は省略する。
【０１０１】ローパスフィルタ６９は、前述の（６）式
に従った遅延素子７４と係数器７５と加算器７６とから
なる一次ローパスフィルタの場合を示し、係数器７５の
係数ａは制御部７０によって制御される。このローパス
フィルタ６９は、前述のように、ポストカーソル等化器
に相当し、孤立波レスポンスの裾引き部分を等化するも
のである。又判定帰還型等化器６３は、例えば、１６タ
ップ程度の構成であるから、ポストカーソルは１６Ｔま
でしか等化できないことになる。又判定帰還型等化器６
３は、例え判定誤りがあっても続けて誤動作が生じない
ようにする為に、ポストカーソルの振幅がメインカーソ
ルの振幅の１／２以下であることが要求される。
に従った遅延素子７４と係数器７５と加算器７６とから
なる一次ローパスフィルタの場合を示し、係数器７５の
係数ａは制御部７０によって制御される。このローパス
フィルタ６９は、前述のように、ポストカーソル等化器
に相当し、孤立波レスポンスの裾引き部分を等化するも
のである。又判定帰還型等化器６３は、例えば、１６タ
ップ程度の構成であるから、ポストカーソルは１６Ｔま
でしか等化できないことになる。又判定帰還型等化器６
３は、例え判定誤りがあっても続けて誤動作が生じない
ようにする為に、ポストカーソルの振幅がメインカーソ
ルの振幅の１／２以下であることが要求される。
【０１０２】このような点からローパスフィルタ６９の
フィルタ係数が設定される。又パルス幅に注目するもの
ではないから、ケーブル長が長い場合には、孤立波レス
ポンスのパルス幅は広くなる傾向がある。しかし、引込
み時には、ポストカーソル特性よりも、主応答特性が重
要である。そこで、引込み開始時にはパルス幅が広くな
らないような周波数特性とし、引込み後は、ポストカー
ソル特性が所望の特性となるような周波数特性とするも
のである。
フィルタ係数が設定される。又パルス幅に注目するもの
ではないから、ケーブル長が長い場合には、孤立波レス
ポンスのパルス幅は広くなる傾向がある。しかし、引込
み時には、ポストカーソル特性よりも、主応答特性が重
要である。そこで、引込み開始時にはパルス幅が広くな
らないような周波数特性とし、引込み後は、ポストカー
ソル特性が所望の特性となるような周波数特性とするも
のである。
【０１０３】その為に、制御部７０は、ＡＧＣ増幅器６
２のゲイン情報と引込み開始からのシーケンスとに従っ
て、ローパスフィルタ６９のフィルタ係数ａを、ケーブ
ル長に対応した値とすると共に、引込み開始時点から引
込み後までの間で切替えるものである。例えば、ケーブ
ル長が長い場合の孤立波レスポンスは、前述の図１７の
（ａ）に示すものとなるが、フィルタ係数ａを選定し
て、図１７の（ｃ）に示すように、パルス幅が狭くなる
ような周波数特性とし、それによりポストカーソルがあ
る程度大きくなるが、判定帰還型等化器６３の引込みが
容易となる。又引込み後は、ポストカーソルが所望の大
きさとなるような周波数特性に切替えるものである。
２のゲイン情報と引込み開始からのシーケンスとに従っ
て、ローパスフィルタ６９のフィルタ係数ａを、ケーブ
ル長に対応した値とすると共に、引込み開始時点から引
込み後までの間で切替えるものである。例えば、ケーブ
ル長が長い場合の孤立波レスポンスは、前述の図１７の
（ａ）に示すものとなるが、フィルタ係数ａを選定し
て、図１７の（ｃ）に示すように、パルス幅が狭くなる
ような周波数特性とし、それによりポストカーソルがあ
る程度大きくなるが、判定帰還型等化器６３の引込みが
容易となる。又引込み後は、ポストカーソルが所望の大
きさとなるような周波数特性に切替えるものである。
【０１０４】従来例に於いても、ケーブル長に対応して
ローパスフィルタのフィルタ係数を切替えるもので、例
えば、ケーブル長が最も長い時は０、最も短い時は０．
７５とし、それらの中間の長さに於いては、０．２５，
０．５０の値が用いられていた。この実施例に於いて
は、更に、引込み開始からの時間の経過に従ってフィル
タ係数ａを切替えるもので、例えば、 ケーブル長 引込み開始時 収束中 収束後 最短 ０．７５ ０．７５ ０．７５ 短い ０．２５ ０．３７５ ０．５０ 長い ０．００ ０．１２５ ０．２５ 最長 −０．２５ −０．１２５ ０．００ とすることができる。そして、通信中は、収束後の値が
フィルタ係数ａとして設定される。
ローパスフィルタのフィルタ係数を切替えるもので、例
えば、ケーブル長が最も長い時は０、最も短い時は０．
７５とし、それらの中間の長さに於いては、０．２５，
０．５０の値が用いられていた。この実施例に於いて
は、更に、引込み開始からの時間の経過に従ってフィル
タ係数ａを切替えるもので、例えば、 ケーブル長 引込み開始時 収束中 収束後 最短 ０．７５ ０．７５ ０．７５ 短い ０．２５ ０．３７５ ０．５０ 長い ０．００ ０．１２５ ０．２５ 最長 −０．２５ −０．１２５ ０．００ とすることができる。そして、通信中は、収束後の値が
フィルタ係数ａとして設定される。
【０１０５】前述のようにフィルタ係数ａを切替えた時
に、判定帰還型等化器６３に於いては再引込みを行うこ
とになるが、５０００サイクル数程度で新たなフィルタ
係数に追従することができる。従って、前述のように、
収束中と収束後とにフィルタ係数ａを切替えることによ
り、従来例の引込み開始時点でフィルタ係数ａを設定し
たままとする場合に比較して、１００００サイクル数程
度多くなる。しかし、引込みに要する数１０万サイクル
に比較して充分に短い時間で済むから問題にならない。
又孤立波レスポンスを図１７の（ａ）から（ｃ）のよう
に主パルス幅を狭くできるから、判定帰還型等化器６３
に於いて引込みができないような事態は発生しないこと
になる。
に、判定帰還型等化器６３に於いては再引込みを行うこ
とになるが、５０００サイクル数程度で新たなフィルタ
係数に追従することができる。従って、前述のように、
収束中と収束後とにフィルタ係数ａを切替えることによ
り、従来例の引込み開始時点でフィルタ係数ａを設定し
たままとする場合に比較して、１００００サイクル数程
度多くなる。しかし、引込みに要する数１０万サイクル
に比較して充分に短い時間で済むから問題にならない。
又孤立波レスポンスを図１７の（ａ）から（ｃ）のよう
に主パルス幅を狭くできるから、判定帰還型等化器６３
に於いて引込みができないような事態は発生しないこと
になる。
【０１０６】又ローパスフィルタ６９は、ＡＧＣ増幅器
６２の後段に接続した場合を示すが、このローパスフィ
ルタ６９は、原理的には、エコーキャンセラ６１と判定
帰還型等化器６３との間に接続されるものであるから、
ＡＧＣ増幅器６２の前段に接続することも可能である。
又フィルタ係数ａを、０．１２５（＝２-3）の倍数とし
た場合を示し、これにより、フィルタ演算に於ける乗算
をシフト処理で実行することができる。又フィルタ係数
ａの切替えの回数を更に多くすることも可能である。
６２の後段に接続した場合を示すが、このローパスフィ
ルタ６９は、原理的には、エコーキャンセラ６１と判定
帰還型等化器６３との間に接続されるものであるから、
ＡＧＣ増幅器６２の前段に接続することも可能である。
又フィルタ係数ａを、０．１２５（＝２-3）の倍数とし
た場合を示し、これにより、フィルタ演算に於ける乗算
をシフト処理で実行することができる。又フィルタ係数
ａの切替えの回数を更に多くすることも可能である。
【０１０７】前述のように、孤立波レスポンスのポスト
カーソル特性を成形する為のローパスフィルタ（ポスト
カーソル等化器）６９は、ケーブル長に対応してフィル
タ係数ａを設定すると共に、引込み開始から時間の経過
に従ってフィルタ係数ａを切替えることにより、引込み
時の主パルス幅を狭くして引込みを容易にすることがで
きる。
カーソル特性を成形する為のローパスフィルタ（ポスト
カーソル等化器）６９は、ケーブル長に対応してフィル
タ係数ａを設定すると共に、引込み開始から時間の経過
に従ってフィルタ係数ａを切替えることにより、引込み
時の主パルス幅を狭くして引込みを容易にすることがで
きる。
【０１０８】
【発明の効果】以上説明したように、本発明のディジタ
ル加入者線伝送装置は、エコーキャンセラ１，ＡＧＣ増
幅器２，判定帰還型等化器３，ハイブリッド回路４等を
備え、２Ｂ１Ｑ符号によりディジタル加入者線５を介し
て送受信するものであり、トランスバーサルフィルタ
６，７の隣接する所定数毎の複数タップに対して同一の
タップ係数を割当てた構成とすることにより、実質的な
タップ数を増加することなく、エコーキャンセラ１や判
定帰還型等化器３の特性を改善することができる利点が
ある。
ル加入者線伝送装置は、エコーキャンセラ１，ＡＧＣ増
幅器２，判定帰還型等化器３，ハイブリッド回路４等を
備え、２Ｂ１Ｑ符号によりディジタル加入者線５を介し
て送受信するものであり、トランスバーサルフィルタ
６，７の隣接する所定数毎の複数タップに対して同一の
タップ係数を割当てた構成とすることにより、実質的な
タップ数を増加することなく、エコーキャンセラ１や判
定帰還型等化器３の特性を改善することができる利点が
ある。
【０１０９】又エコーキャンセラ１は、シンボル値＋１
を用いて処理し、判定帰還型等化器３は、引込み時に一
部のタップを用いると共にシンボル値のままで処理し、
引込み後は、全タップを用いると共にシンボル値＋１を
用いて処理することにより、判定帰還型等化器３の引込
みを容易し、且つシンボル値＋１を用いることにより、
演算を容易にすることができる。
を用いて処理し、判定帰還型等化器３は、引込み時に一
部のタップを用いると共にシンボル値のままで処理し、
引込み後は、全タップを用いると共にシンボル値＋１を
用いて処理することにより、判定帰還型等化器３の引込
みを容易し、且つシンボル値＋１を用いることにより、
演算を容易にすることができる。
【０１１０】又エコーキャンセラ１の一部のジッタエコ
ーキャンセラは、ジッタ発生からの経過時間に従って直
流分補正項のタップ係数を切替えることにより、シンボ
ル値＋１を用いてエコーキャンセル処理を行う場合、ジ
ッタエコーキャンセラに於いてもシンボル値＋１を用い
て処理することが可能となる。
ーキャンセラは、ジッタ発生からの経過時間に従って直
流分補正項のタップ係数を切替えることにより、シンボ
ル値＋１を用いてエコーキャンセル処理を行う場合、ジ
ッタエコーキャンセラに於いてもシンボル値＋１を用い
て処理することが可能となる。
【０１１１】又ローパスフィルタ９のフィルタ係数を、
ケーブル長に対応して設定すると共に、引込み開始から
の時間経過に従って切替えることにより、ケーブル長が
長い場合でも判定帰還型等化器３に於ける引込みを容易
にすることができる。
ケーブル長に対応して設定すると共に、引込み開始から
の時間経過に従って切替えることにより、ケーブル長が
長い場合でも判定帰還型等化器３に於ける引込みを容易
にすることができる。
【０１１２】又前述の本発明の各実施例は、〔シンボル
値〕又は〔シンボル値＋１〕を用いた場合を示すが、
〔シンボル値＋１〕の代わりに、〔シンボル値−１〕を
用いることも可能である。即ち、±３，±１は、〔シン
ボル値−１〕を用いることにより、２，０，−２，−４
のとなり、これは、２1 ，２0 ，−２1 ，−２2 に相当
する。従って、〔シンボル値＋１〕を用いた場合と同様
に処理することができる。但し、直流分についてはその
極性を考慮する必要がある。
値〕又は〔シンボル値＋１〕を用いた場合を示すが、
〔シンボル値＋１〕の代わりに、〔シンボル値−１〕を
用いることも可能である。即ち、±３，±１は、〔シン
ボル値−１〕を用いることにより、２，０，−２，−４
のとなり、これは、２1 ，２0 ，−２1 ，−２2 に相当
する。従って、〔シンボル値＋１〕を用いた場合と同様
に処理することができる。但し、直流分についてはその
極性を考慮する必要がある。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施例の説明図である。
【図３】３入力加算器の説明図である。
【図４】本発明の第２の実施例の説明図である。
【図５】本発明の第３の実施例の説明図である。
【図６】本発明の第４の実施例の説明図である。
【図７】本発明の第４の実施例の引込み過程のＳ／Ｎ特
性説明図である。
性説明図である。
【図８】本発明の第４の実施例の引込み過程の位相特性
説明図である。
説明図である。
【図９】本発明の第５の実施例の説明図である。
【図１０】本発明の第６の実施例の説明図である。
【図１１】従来例のディジタル加入者線伝送装置の説明
図である。
図である。
【図１２】従来例のトランスバーサルフィルタの要部説
明図である。
明図である。
【図１３】従来例のトランスバーサルフィルタのタップ
係数の更新回路を含む説明図である。
係数の更新回路を含む説明図である。
【図１４】受信信号の孤立波レスポンス説明図である。
【図１５】従来例の判定帰還型等化器の要部説明図であ
る。
る。
【図１６】従来例のシンボル値＋１の判定帰還型等化器
の要部説明図である。
の要部説明図である。
【図１７】従来例のジッタエコーキャンセラの説明図で
ある。
ある。
【図１８】孤立波レスポンスの説明図である。
１ エコーキャンセラ（ＥＣ） ２ ＡＧＣ増幅器（ＡＧＣ） ３ 判定帰還型等化器（ＤＦＥ） ４ ハイブリッド回路（ＨＹＢ） ５ ディジタル加入者線 ６，７ トランスバーサルフィルタ（ＴＲＦ） ８ ハイパスフィルタ（ＨＰＦ） ９ ローパスフィルタ（ＬＰＦ） １０ 制御部
Claims (8)
- 【請求項１】 少なくともエコーキャンセラ（１）と、
判定帰還型等化器（３）と、ディジタル加入者線（５）
に接続されたハイブリッド回路（４）とを備え、２Ｂ１
Ｑ符号により前記ディジタル加入者線（５）を介して送
受信するディジタル加入者線伝送装置に於いて、 前記エコーキャンセラ（１）及び前記判定帰還型等化器
（３）は、複数のタップのそれぞれのシンボルに対して
タップ係数を乗算して加算するトランスバーサルフィル
タを備え、 前記エコーキャンセラ（１）と前記判定帰還型等化器
（３）との何れか一方又は両方の前記トランスバーサル
フィルタの全タップの中の少なくとも一部の複数のタッ
プは、隣接する所定数毎の複数タップに対して同一のタ
ップ係数を割当てる構成としたことを特徴とするディジ
タル加入者線伝送装置。 - 【請求項２】 前記トランスバーサルフィルタの複数の
タップの中の隣接する所定数毎の複数タップに対して同
一のタップ係数を割当て、且つ該タップ係数を、前記所
定数毎の複数タップの何れか一つのタップ上のシンボル
を用いて更新処理する構成としたことを特徴とする請求
項１記載のディジタル加入者線伝送装置。 - 【請求項３】 前記トランスバーサルフィルタの複数の
タップの中の隣接する所定数毎の複数タップ上のシンボ
ルを畳込み演算するシフタと加算器とからなる演算論理
回路を設けたことを特徴とする請求項１記載のディジタ
ル加入者線伝送装置。 - 【請求項４】 少なくともエコーキャンセラ（１）と、
判定帰還型等化器（３）と、ディジタル加入者線（５）
に接続されたハイブリッド回路（４）とを備え、２Ｂ１
Ｑ符号により前記ディジタル加入者線（５）を介して送
受信するディジタル加入者線伝送装置に於いて、 前記エコーキャンセラ（１）は、前記２Ｂ１Ｑ符号のシ
ンボル値に＋１した値を用いてエコーキャンセル処理を
行う構成とし、 前記判定帰還型等化器（３）は、引込時に、全体のタッ
プ数の中の一部を用い且つ前記２Ｂ１Ｑ符号のシンボル
値を用いて等化処理し、引込後は、全体のタップ数を用
いると共に、前記２Ｂ１Ｑ符号のシンボル値に＋１した
値を用いて等化処理するように切替える構成としたこと
を特徴とするディジタル加入者線伝送装置。 - 【請求項５】 少なくともエコーキャンセラ（１）と、
判定帰還型等化器（３）と、ディジタル加入者線（５）
に接続されたハイブリッド回路（４）とを備え、２Ｂ１
Ｑ符号により前記ディジタル加入者線（５）を介して送
受信するディジタル加入者線伝送装置に於いて、 前記エコーキャンセラ（１）は、少なくともジッタによ
るエコー成分を除去する為のジッタエコーキャンセラを
備え、 該ジッタエコーキャンセラは、前記２Ｂ１Ｑ符号のシン
ボル値に＋１した値を用いて畳込み処理し、ジッタ発生
からの経過に従ってタップ係数を切替える構成と、入力
が常に１で且つ前記ジッタ発生からの経過に従ってタッ
プ係数を切替える直流分補正項とを有することを特徴と
するディジタル加入者線伝送装置。 - 【請求項６】 少なくともエコーキャンセラ（１）と、
判定帰還型等化器（３）と、ディジタル加入者線（５）
に接続されたハイブリッド回路（４）と、波形成形ハイ
パスフィルタ（８）と、フィルタ係数を切替えるローパ
スフィルタ（９）とを備え、２Ｂ１Ｑ符号により前記デ
ィジタル加入者線（５）を介して送受信するディジタル
加入者線伝送装置に於いて、 前記ローパスフィルタ（９）は、前記ディジタル加入者
線（５）の長さに対応して前記フィルタ係数を切替える
と共に、前記判定帰還型等化器（３）の引込み時と、引
込み後とに於いて前記フィルタ係数を切替える構成とし
たことを特徴とするディジタル加入者線伝送装置。 - 【請求項７】 前記ローパスフィルタ（９）は、前記判
定帰還型等化器（３）の引込み開始から引込み完了まで
の間に、前記フィルタ係数を複数段階に切替える構成と
したことを特徴とする請求項６記載のディジタル加入者
線伝送装置。 - 【請求項８】 前記ローパスフィルタ（９）の前記フィ
ルタ係数を２の巾乗数の和に選定したことを特徴とする
請求項６記載のディジタル加入者線伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5267148A JPH07123027A (ja) | 1993-10-26 | 1993-10-26 | ディジタル加入者線伝送装置 |
| US08/288,358 US5617450A (en) | 1993-10-26 | 1994-08-10 | Digital subscriber loop interface unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5267148A JPH07123027A (ja) | 1993-10-26 | 1993-10-26 | ディジタル加入者線伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07123027A true JPH07123027A (ja) | 1995-05-12 |
Family
ID=17440759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5267148A Withdrawn JPH07123027A (ja) | 1993-10-26 | 1993-10-26 | ディジタル加入者線伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5617450A (ja) |
| JP (1) | JPH07123027A (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326729A (ja) * | 1996-06-03 | 1997-12-16 | Fujitsu Ltd | 加入者線終端回路 |
| US5930299A (en) * | 1996-08-08 | 1999-07-27 | Motorola, Inc. | Digital modulator with compensation and method therefor |
| US7187686B1 (en) * | 1996-11-01 | 2007-03-06 | Sbc Properties, B.P. | Telecommunication system, method and subscriber unit for use therein |
| WO1998020702A1 (en) * | 1996-11-01 | 1998-05-14 | Ameritech Corporation | Method and apparatus for providing a derived digital telephone voice channel |
| US6370149B1 (en) * | 1998-07-20 | 2002-04-09 | Ameritech Corporation | Telecommunication system, method and subscriber unit for use therein |
| US5949763A (en) * | 1997-07-17 | 1999-09-07 | Ameritech Corporation | Method and apparatus for providing broadband access conferencing services |
| US6289046B1 (en) * | 1997-08-04 | 2001-09-11 | Mitsubishi Denki Kabushiki Kaisha | Adaptive equalization method |
| US6141356A (en) | 1997-11-10 | 2000-10-31 | Ameritech Corporation | System and method for distributing voice and data information over wireless and wireline networks |
| US6178198B1 (en) * | 1997-11-14 | 2001-01-23 | Broadcom Corproation | Apparatus for, and method of, processing signals transmitted over a local area network |
| US6115418A (en) * | 1998-02-09 | 2000-09-05 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
| US6546063B1 (en) * | 1998-02-10 | 2003-04-08 | Agere Systems Inc. | Asynchronous clock for adaptive equalization |
| US6304598B1 (en) * | 1998-08-28 | 2001-10-16 | Broadcom Corporation | Apparatus for, and method of, reducing power dissipation in a communications system |
| US6304621B1 (en) | 1998-05-13 | 2001-10-16 | Broadcom Corporation | Multi-mode variable rate digital cable receiver |
| US6028867A (en) * | 1998-06-15 | 2000-02-22 | Covad Communications Group, Inc. | System, method, and network for providing high speed remote access from any location connected by a local loop to a central office |
| US6289047B1 (en) | 1998-08-28 | 2001-09-11 | Broadcom Corporation | Dynamic regulation of power consumption of a high-speed communication system |
| US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
| US6807228B2 (en) | 1998-11-13 | 2004-10-19 | Broadcom Corporation | Dynamic regulation of power consumption of a high-speed communication system |
| US6928106B1 (en) * | 1998-08-28 | 2005-08-09 | Broadcom Corporation | Phy control module for a multi-pair gigabit transceiver |
| US6415003B1 (en) | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
| US6438163B1 (en) | 1998-09-25 | 2002-08-20 | National Semiconductor Corporation | Cable length and quality indicator |
| US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
| US6853647B1 (en) | 1999-02-17 | 2005-02-08 | Covad Communications Group, Inc. | System method and network for providing high speed remote access from any location connected by a local loop to a central office |
| US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
| US6285671B1 (en) | 1999-04-22 | 2001-09-04 | Ameritech Corporation | Method and system for providing facsimile service over a digital subscriber line |
| ATE368344T1 (de) * | 1999-04-22 | 2007-08-15 | Broadcom Corp | Gigabit-ethernt mit zeitverschiebungen zwischen verdrillten leitungspaaren |
| US6335936B1 (en) * | 1999-04-22 | 2002-01-01 | Ameritech Corporation | Wide area communication networking |
| US6690754B1 (en) * | 1999-06-04 | 2004-02-10 | Agere Systems Inc. | Method and apparatus for reducing the computational complexity and relaxing the critical path of reduced state sequence estimation (RSSE) techniques |
| WO2001076204A2 (en) * | 2000-03-31 | 2001-10-11 | Spirent Communications | Method and apparatus for monitoring access to a communications circuit |
| US7142619B2 (en) * | 2000-04-26 | 2006-11-28 | Symmetricom, Inc. | Long subscriber loops using automatic gain control mid-span extender unit |
| US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
| US7050517B1 (en) | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
| US6870881B1 (en) | 2000-08-24 | 2005-03-22 | Marvell International Ltd. | Feedforward equalizer for DFE based detector |
| JP2002094318A (ja) * | 2000-09-14 | 2002-03-29 | Ntt Docomo Inc | 無線通信システムにおける信号抽出方法及び装置 |
| US7424053B2 (en) * | 2001-08-02 | 2008-09-09 | Agere Systems Inc. | Channel equalization in data receivers |
| US20030206579A1 (en) * | 2001-10-01 | 2003-11-06 | Bryant Paul Henry | Multistage nonlinear echo-canceller for digital communication systems with or without frequency division duplexing |
| DE10155179B4 (de) * | 2001-11-12 | 2006-11-23 | Andrew Wireless Systems Gmbh | Digitaler Repeater mit Bandpassfilterung, adaptiver Vorentzerrung und Unterdrückung der Eigenschwingung |
| US7801244B2 (en) * | 2002-05-16 | 2010-09-21 | Rf Micro Devices, Inc. | Am to AM correction system for polar modulator |
| US7991071B2 (en) * | 2002-05-16 | 2011-08-02 | Rf Micro Devices, Inc. | AM to PM correction system for polar modulator |
| JP4259042B2 (ja) * | 2002-06-10 | 2009-04-30 | 日本電気株式会社 | 等化装置及び等化方法並びに伝送装置 |
| US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| JP2004061617A (ja) * | 2002-07-25 | 2004-02-26 | Fujitsu Ltd | 受話音声処理装置 |
| US7339989B1 (en) * | 2003-04-07 | 2008-03-04 | Pmc-Sierra, Inc. | In-phase and quadrature decision feedback equalizer |
| US8315379B2 (en) * | 2004-11-10 | 2012-11-20 | Matech, Inc. | Single transducer full duplex talking circuit |
| US8224265B1 (en) | 2005-06-13 | 2012-07-17 | Rf Micro Devices, Inc. | Method for optimizing AM/AM and AM/PM predistortion in a mobile terminal |
| US8073148B2 (en) * | 2005-07-11 | 2011-12-06 | Samsung Electronics Co., Ltd. | Sound processing apparatus and method |
| US7877060B1 (en) | 2006-02-06 | 2011-01-25 | Rf Micro Devices, Inc. | Fast calibration of AM/PM pre-distortion |
| JP4688701B2 (ja) * | 2006-03-09 | 2011-05-25 | 富士通東芝モバイルコミュニケーションズ株式会社 | 通信端末 |
| US7962108B1 (en) | 2006-03-29 | 2011-06-14 | Rf Micro Devices, Inc. | Adaptive AM/PM compensation |
| US7912151B1 (en) | 2006-03-31 | 2011-03-22 | Pmc-Sierra, Inc. | Post-distortion filter for reducing sensitivity to receiver nonlinearities |
| US8009762B1 (en) | 2007-04-17 | 2011-08-30 | Rf Micro Devices, Inc. | Method for calibrating a phase distortion compensated polar modulated radio frequency transmitter |
| US8428113B1 (en) | 2009-01-23 | 2013-04-23 | Pmc-Sierra, Inc. | Equalizer for heavily clipped or compressed communications signals |
| JP5298894B2 (ja) * | 2009-01-30 | 2013-09-25 | 富士通株式会社 | 歪み補償装置，光受信装置及び光送受信システム |
| US8489042B1 (en) | 2009-10-08 | 2013-07-16 | Rf Micro Devices, Inc. | Polar feedback linearization |
| US8644369B1 (en) | 2009-12-01 | 2014-02-04 | Pmc-Sierra, Inc. | Equalizer adaptation for heavily compressed or clipped communications signals |
| US8891607B2 (en) | 2012-09-06 | 2014-11-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Feed forward equalizer tap weight adaptation based on channel estimation |
| US8964827B2 (en) | 2013-03-07 | 2015-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptation of equalizer settings using error signals sampled at several different phases |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029167A (en) * | 1989-09-13 | 1991-07-02 | Northern Telecom Limited | Coefficient storage reduction in adaptive filters in echo cancellers or decision feedback equalizers |
| JP3135902B2 (ja) * | 1990-05-11 | 2001-02-19 | 株式会社日立製作所 | 自動等化器及び半導体集積回路 |
| US5481564A (en) * | 1990-07-20 | 1996-01-02 | Fujitsu Limited | Received data adjusting device |
| EP0511698B1 (fr) * | 1991-04-23 | 1998-07-08 | Laboratoires D'electronique Philips S.A.S. | Egaliseur adaptatif semi-récursif |
-
1993
- 1993-10-26 JP JP5267148A patent/JPH07123027A/ja not_active Withdrawn
-
1994
- 1994-08-10 US US08/288,358 patent/US5617450A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5617450A (en) | 1997-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617450A (en) | Digital subscriber loop interface unit | |
| GB2247812A (en) | Equalizer for linear modulated signal on radio channel | |
| JPH11508113A (ja) | ディジタル伝送装置における受信機のための拡張されたチャンネル推定付きイコライザ | |
| US4633482A (en) | Method of and arrangement for determining the optimum position of the reference tap of an adaptive equalizer | |
| WO1999023796A1 (en) | Error filtering in a decision feedback equalizer | |
| JPH11196137A (ja) | デジタル通信レシーバー用改良型検知 | |
| JP3099745B2 (ja) | 自動等化器 | |
| US4982428A (en) | Arrangement for canceling interference in transmission systems | |
| CN101106386B (zh) | 时域自适应均衡器 | |
| JPH04271508A (ja) | 自動等化器 | |
| JPH04223708A (ja) | 等化器におけるｆｉｒフィルタ係数の決定方法 | |
| US4964118A (en) | Apparatus and method for echo cancellation | |
| CA2076997C (en) | Apparatus and method for adaptively filtering a time-varying signal using multiple filtering algorithms | |
| JP4717557B2 (ja) | 通信システムおよび送受信装置 | |
| US5995544A (en) | Adaptive equalization for PRIV transmission systems | |
| US5602872A (en) | Method and system for controlling an adaptive, blind, fractionally spaced equalizer | |
| JP3424723B2 (ja) | 適応等化器 | |
| US20040120394A1 (en) | Decision-feedback equalizer | |
| US20060240795A1 (en) | Noise whitening | |
| JP3292165B2 (ja) | 線路等化器及びその等化方法 | |
| CN101521643A (zh) | 干扰信号的处理方法和系统 | |
| US6704355B1 (en) | Method and apparatus to enhance timing recovery during level learning in a data communication system | |
| JP3049624B2 (ja) | 波形成形フィルタおよび波形成形高域通過フィルタ | |
| JP3108812B2 (ja) | 自動利得制御回路及びトレーニング方法 | |
| CN111107025B (zh) | Gfsk接收机中的自适应均衡器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |