JPH04249453A - タイムスロット指示チェック処理方式 - Google Patents
タイムスロット指示チェック処理方式Info
- Publication number
- JPH04249453A JPH04249453A JP3035527A JP3552791A JPH04249453A JP H04249453 A JPH04249453 A JP H04249453A JP 3035527 A JP3035527 A JP 3035527A JP 3552791 A JP3552791 A JP 3552791A JP H04249453 A JPH04249453 A JP H04249453A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- section
- line
- line address
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、タイムスロット指示チ
ェック処理方式に関し、特に、タイムスロット制御の正
当性を敏速にチェックできるタイムスロット指示チェッ
ク処理方式に関する。
ェック処理方式に関し、特に、タイムスロット制御の正
当性を敏速にチェックできるタイムスロット指示チェッ
ク処理方式に関する。
【０００２】近年の通信制御処理装置（ＣＣＰ）におい
ては、無停止システムの要求に伴い、あらゆる障害要因
を想定し、その障害に敏速かつ確実に対処することが要
求されている。従って、障害の検出についても、敏速か
つ確実に行う必要がある。
ては、無停止システムの要求に伴い、あらゆる障害要因
を想定し、その障害に敏速かつ確実に対処することが要
求されている。従って、障害の検出についても、敏速か
つ確実に行う必要がある。
【０００３】
【従来の技術】ＣＣＰにおける障害の１つに、タイムス
ロット制御の異常による送受信データの破壊がある。こ
の障害の検出は、従来、パリティチェック方式により行
われていた。図４に、従来のパリティチェック方式によ
る障害検出について示す。
ロット制御の異常による送受信データの破壊がある。こ
の障害の検出は、従来、パリティチェック方式により行
われていた。図４に、従来のパリティチェック方式によ
る障害検出について示す。
【０００４】図４において、回線アドレスレジスタ部１
０は、各タイムスロットに対応するレジスタからなる。 ＭＰＵ６（及びソフトウェア）は、回線アドレスレジス
タ部１０に各タイムスロットの使用する回線アドレス及
びそのパリティをセットする。回線アドレスマルチプレ
クサ部１１は、回線アドレスレジスタ部１０から出力さ
れた回線アドレス及びそのパリティを、タイムスロット
ナンバに基づいて、切り替えて出力する。
０は、各タイムスロットに対応するレジスタからなる。 ＭＰＵ６（及びソフトウェア）は、回線アドレスレジス
タ部１０に各タイムスロットの使用する回線アドレス及
びそのパリティをセットする。回線アドレスマルチプレ
クサ部１１は、回線アドレスレジスタ部１０から出力さ
れた回線アドレス及びそのパリティを、タイムスロット
ナンバに基づいて、切り替えて出力する。
【０００５】回線アドレスデコーダ部１２は、出力され
た回線アドレスをデコードし、その結果を出力する。即
ち、１つの回線を選択する。シリアル−パラレル変換部
１３は、各回線に対応して設けられ、選択されたアドレ
スの回線に対応するシリアル−パラレル変換部１３は、
送受信データのシリアル−パラレル変換を行う。即ち、
パラレルデータである送信データをシリアルデータに変
換してフレーム同期部１５へ送出する。また、フレーム
同期部１５からのシリアルデータである受信データをパ
ラレルデータに変換してシステムバス上に送出する。
た回線アドレスをデコードし、その結果を出力する。即
ち、１つの回線を選択する。シリアル−パラレル変換部
１３は、各回線に対応して設けられ、選択されたアドレ
スの回線に対応するシリアル−パラレル変換部１３は、
送受信データのシリアル−パラレル変換を行う。即ち、
パラレルデータである送信データをシリアルデータに変
換してフレーム同期部１５へ送出する。また、フレーム
同期部１５からのシリアルデータである受信データをパ
ラレルデータに変換してシステムバス上に送出する。
【０００６】一方、パリティチェック部１９は、出力さ
れた回線アドレス及びパリティを用いて、この出力につ
いてのパリティチェックを行う。そして、パリティエラ
ーがある場合（例えば、この出力が奇数個のビット数だ
け反転していない場合）、割込み等によりＭＰＵ６に障
害発生を通知する。
れた回線アドレス及びパリティを用いて、この出力につ
いてのパリティチェックを行う。そして、パリティエラ
ーがある場合（例えば、この出力が奇数個のビット数だ
け反転していない場合）、割込み等によりＭＰＵ６に障
害発生を通知する。
【０００７】
【発明が解決しようとする課題】前述の従来技術によれ
ば、タイムスロット制御についての障害検出は、回線ア
ドレスレジスタ部１０（実際は回線アドレスマルチプレ
クサ部１１）からの出力により生成したパリティを用い
てこの出力の正当性を検証するというパリティチェック
方式によっている。この方式によれば、回線アドレスレ
ジスタ部１０及び回線アドレスマルチプレクサ部１１に
おけるハードウェア故障に起因する障害は、検出可能で
ある。しかし、例えば、回線アドレスデコーダ部１２に
おけるハードウェア故障に起因する障害は、検出できな
い。
ば、タイムスロット制御についての障害検出は、回線ア
ドレスレジスタ部１０（実際は回線アドレスマルチプレ
クサ部１１）からの出力により生成したパリティを用い
てこの出力の正当性を検証するというパリティチェック
方式によっている。この方式によれば、回線アドレスレ
ジスタ部１０及び回線アドレスマルチプレクサ部１１に
おけるハードウェア故障に起因する障害は、検出可能で
ある。しかし、例えば、回線アドレスデコーダ部１２に
おけるハードウェア故障に起因する障害は、検出できな
い。
【０００８】従って、回線アドレスデコーダ部１２の故
障の場合、又は、ＭＰＵ６及びソフトウェアの指示が不
適当な場合等において、パリティチェックの時点では、
障害を発見できない。この結果、正しい（予め定義され
た）タイムスロット制御と異なった制御が行われてしま
い、送受信データの破壊によって障害が検出されること
になる。このように、従来は、障害の検出が遅く、より
優れた無停止システムの実現の支障となっていた。
障の場合、又は、ＭＰＵ６及びソフトウェアの指示が不
適当な場合等において、パリティチェックの時点では、
障害を発見できない。この結果、正しい（予め定義され
た）タイムスロット制御と異なった制御が行われてしま
い、送受信データの破壊によって障害が検出されること
になる。このように、従来は、障害の検出が遅く、より
優れた無停止システムの実現の支障となっていた。
【０００９】本発明は、パリティチェック方式では検出
できないタイムスロット制御での障害についても敏速に
チェックできるタイムスロット指示チェック処理方式を
提供することを目的とする。
できないタイムスロット制御での障害についても敏速に
チェックできるタイムスロット指示チェック処理方式を
提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は、本発明の原理構
成図であり、本発明による通信制御処理装置（ＣＣＰ）
の要部を示す。このＣＣＰにおいて、回線アドレスレジ
スタ部１０は、データの送受信の際に各タイムスロット
（又はチャネル）が使用する回線アドレスを保持する。 回線アドレスマルチプレクサ部１１は、送受信されてい
るタイムスロットの番号（タイムスロットナンバ）によ
って、回線アドレスレジスタ部１０の出力を切り替えて
出力する。回線アドレスマルチプレクサ部１１からの出
力は、回線アドレスデコーダ部１２によってデコードさ
れ、１つの回線アドレスが選択される。
成図であり、本発明による通信制御処理装置（ＣＣＰ）
の要部を示す。このＣＣＰにおいて、回線アドレスレジ
スタ部１０は、データの送受信の際に各タイムスロット
（又はチャネル）が使用する回線アドレスを保持する。 回線アドレスマルチプレクサ部１１は、送受信されてい
るタイムスロットの番号（タイムスロットナンバ）によ
って、回線アドレスレジスタ部１０の出力を切り替えて
出力する。回線アドレスマルチプレクサ部１１からの出
力は、回線アドレスデコーダ部１２によってデコードさ
れ、１つの回線アドレスが選択される。
【００１１】回線アドレスデコーダ部１２の出力は、タ
イムスロット制御におけるエラーチェック（障害検出）
のためのエラーチェック部１４に送られる。エラーチェ
ック部１４において、タイムスロットカウンタレジスタ
部１６は、各回線について、これを使用するタイムスロ
ットの数を保持する。タイムスロットカウンタ部１７は
、所定の期間において、各回線について、これを使用し
ている（使用した）タイムスロットの数をカウントする
。コンパレータ部１８は、所定のタイミングで、タイム
スロットカウンタレジスタ部１６とタイムスロットカウ
ンタ部１７との内容を比較する。
イムスロット制御におけるエラーチェック（障害検出）
のためのエラーチェック部１４に送られる。エラーチェ
ック部１４において、タイムスロットカウンタレジスタ
部１６は、各回線について、これを使用するタイムスロ
ットの数を保持する。タイムスロットカウンタ部１７は
、所定の期間において、各回線について、これを使用し
ている（使用した）タイムスロットの数をカウントする
。コンパレータ部１８は、所定のタイミングで、タイム
スロットカウンタレジスタ部１６とタイムスロットカウ
ンタ部１７との内容を比較する。
【００１２】
【作用】データの送受信の際、当該ＣＣＰのＭＰＵ６に
よって、タイムスロットカウンタレジスタ部１６へタイ
ムスロット数が格納される（書き込まれ、回線が活性状
態とされる）。また、これに先立って、ＭＰＵ６によっ
て、回線アドレスレジスタ部１０に回線アドレスが書き
込まれる。タイムスロット数は、この送受信の所定の期
間、例えば１フレームにおいて、各回線毎に、これを使
用するタイムスロットの数を表すものであり、予め定ま
る。回線アドレスは、この送受信の所定の期間において
、各タイムスロット毎に、これが使用する回線アドレス
を表す。
よって、タイムスロットカウンタレジスタ部１６へタイ
ムスロット数が格納される（書き込まれ、回線が活性状
態とされる）。また、これに先立って、ＭＰＵ６によっ
て、回線アドレスレジスタ部１０に回線アドレスが書き
込まれる。タイムスロット数は、この送受信の所定の期
間、例えば１フレームにおいて、各回線毎に、これを使
用するタイムスロットの数を表すものであり、予め定ま
る。回線アドレスは、この送受信の所定の期間において
、各タイムスロット毎に、これが使用する回線アドレス
を表す。
【００１３】回線が活性状態とされ送受信が開始される
と、タイムスロットカウンタ部は、所定の期間において
、各回線毎に、その回線が何回回線アドレスデコーダ部
１２から選択出力されたか（何個のタイムスロットによ
り選択され使用されたか）をカウントする。そして、コ
ンパレータ部１８は、所定の期間の後所定のタイミング
で前述の比較を行う。タイムスロット制御が正常であれ
ば、比較の結果は一致するはずである。そこで、コンパ
レータ部１８は、両者が一致及び不一致の場合、各々、
タイムスロット制御が正常及び異常とする。
と、タイムスロットカウンタ部は、所定の期間において
、各回線毎に、その回線が何回回線アドレスデコーダ部
１２から選択出力されたか（何個のタイムスロットによ
り選択され使用されたか）をカウントする。そして、コ
ンパレータ部１８は、所定の期間の後所定のタイミング
で前述の比較を行う。タイムスロット制御が正常であれ
ば、比較の結果は一致するはずである。そこで、コンパ
レータ部１８は、両者が一致及び不一致の場合、各々、
タイムスロット制御が正常及び異常とする。
【００１４】従って、例えば、回線アドレスデコーダ部
１２の故障の場合やＭＰＵ６及びソフトウェアのタイム
スロット制御（指示）が不当な場合においても、コンパ
レータ部１８において、障害を敏速に検出できる。
１２の故障の場合やＭＰＵ６及びソフトウェアのタイム
スロット制御（指示）が不当な場合においても、コンパ
レータ部１８において、障害を敏速に検出できる。
【００１５】
【実施例】図２は実施例構成図である。計算機１又はＣ
ＰＵ（中央処理装置）は、ＩＳＤＮ等の網３を介して、
他の計算機や端末との間でデータの送受信を行う。計算
機１は、本発明に従うＣＣＰ２を介して網３に接続され
る。ＣＣＰ２は、通信制御処理、例えば、回線の状態監
視、誤りの検出等を行う。ＣＣＰ２は、回線制御部４及
び回線対応部５からなる。
ＰＵ（中央処理装置）は、ＩＳＤＮ等の網３を介して、
他の計算機や端末との間でデータの送受信を行う。計算
機１は、本発明に従うＣＣＰ２を介して網３に接続され
る。ＣＣＰ２は、通信制御処理、例えば、回線の状態監
視、誤りの検出等を行う。ＣＣＰ２は、回線制御部４及
び回線対応部５からなる。
【００１６】図３は実施例構成図であり、ＣＣＰ２の構
成を示す。回線制御部４は、ＭＰＵ（マイクロプロセッ
サユニット）６、ＲＯＭ（読出し専用メモリ）７、ＲＡ
Ｍ（読出し／書込みメモリ）８及び外部インタフェース
部９からなる。回線対応部５は、回線アドレスレジスタ
部（レジスタ部）１０、回線アドレスマルチプレクサ部
（マルチプレクサ部）１１、回線アドレスデコーダ部（
デコーダ部）１２、シリアル−パラレル変換部（変換部
）１３、エラーチェック部１４及びフレーム同期部１５
からなる。
成を示す。回線制御部４は、ＭＰＵ（マイクロプロセッ
サユニット）６、ＲＯＭ（読出し専用メモリ）７、ＲＡ
Ｍ（読出し／書込みメモリ）８及び外部インタフェース
部９からなる。回線対応部５は、回線アドレスレジスタ
部（レジスタ部）１０、回線アドレスマルチプレクサ部
（マルチプレクサ部）１１、回線アドレスデコーダ部（
デコーダ部）１２、シリアル−パラレル変換部（変換部
）１３、エラーチェック部１４及びフレーム同期部１５
からなる。
【００１７】回線制御部４において、ＭＰＵ６は、ＲＯ
Ｍ７及びＲＡＭ８上のソフトウェア（各種のプログラム
）と共に、タイムスロット制御を含む通信制御のための
各種の処理を行う。外部インタフェース部９は、上位装
置、例えば、図２に示した計算機１との間でのデータの
送受信を行う。この送受信は、例えば、ＬＡＮ（ローカ
ルエリアネットワーク）を介して行われる。
Ｍ７及びＲＡＭ８上のソフトウェア（各種のプログラム
）と共に、タイムスロット制御を含む通信制御のための
各種の処理を行う。外部インタフェース部９は、上位装
置、例えば、図２に示した計算機１との間でのデータの
送受信を行う。この送受信は、例えば、ＬＡＮ（ローカ
ルエリアネットワーク）を介して行われる。
【００１８】回線対応部５において、フレーム同期部１
５は、図２に示したＩＳＤＮ等の網３との間で、データ
の送受信を（ＨＤＬＣ手順の）フレームの形式によりフ
レーム同期をとりつつ行う。また、フレーム同期部１５
は、マルチプレクサ部１１に、送受信されるタイムスロ
ットのフレーム内におけるタイムスロットナンバを供給
する。更に、フレーム同期部１５は、本来フレーム同期
のために形成したフレーム同期信号を、タイムスロット
制御（チェック）のためにエラーチェック部１４に供給
する。従って、タイムスロット制御のチェックは、１フ
レームを単位として、フレーム毎に行われる。
５は、図２に示したＩＳＤＮ等の網３との間で、データ
の送受信を（ＨＤＬＣ手順の）フレームの形式によりフ
レーム同期をとりつつ行う。また、フレーム同期部１５
は、マルチプレクサ部１１に、送受信されるタイムスロ
ットのフレーム内におけるタイムスロットナンバを供給
する。更に、フレーム同期部１５は、本来フレーム同期
のために形成したフレーム同期信号を、タイムスロット
制御（チェック）のためにエラーチェック部１４に供給
する。従って、タイムスロット制御のチェックは、１フ
レームを単位として、フレーム毎に行われる。
【００１９】レジスタ部１０は、１フレ−ムのタイムス
ロットの各々に対応するレジスタからなる。各レジスタ
には、ＭＰＵ６によって、各対応するタイムスロットが
使用する回線アドレスがセットされ保持される。ここで
、レジスタ部１０には、図４との比較から判るように、
回線アドレスのパリティはセットされない。従って、パ
リティ生成のためのハードウェア及びソフトウェアの負
担を無くすことができ、また、レジスタ部１０のサイズ
を小さくすることができる。
ロットの各々に対応するレジスタからなる。各レジスタ
には、ＭＰＵ６によって、各対応するタイムスロットが
使用する回線アドレスがセットされ保持される。ここで
、レジスタ部１０には、図４との比較から判るように、
回線アドレスのパリティはセットされない。従って、パ
リティ生成のためのハードウェア及びソフトウェアの負
担を無くすことができ、また、レジスタ部１０のサイズ
を小さくすることができる。
【００２０】マルチプレクサ部１１には、レジスタ部１
０から各タイムスロットの使用する各回線アドレスが入
力される。マルチプレクサ部１１は、供給されたタイム
スロットナンバに基づいて、当該ナンバのタイムスロッ
トが使用する回線アドレスを選択して出力する。即ち、
送受信されるタイムスロットのための回線アドレスが出
力される。
０から各タイムスロットの使用する各回線アドレスが入
力される。マルチプレクサ部１１は、供給されたタイム
スロットナンバに基づいて、当該ナンバのタイムスロッ
トが使用する回線アドレスを選択して出力する。即ち、
送受信されるタイムスロットのための回線アドレスが出
力される。
【００２１】デコーダ部１２は、出力された回線アドレ
スをデコードし、これに従って、当該アドレスの１つの
回線を選択する。この選択出力は、変換部１３及びエラ
ーチェック部１４に送出される。
スをデコードし、これに従って、当該アドレスの１つの
回線を選択する。この選択出力は、変換部１３及びエラ
ーチェック部１４に送出される。
【００２２】変換部１３は、回線の各々に対応して設け
られる。選択された回線に対応する変換部１３は、送受
信データのシリアル−パラレル変換を行う。即ち、パラ
レルデータをフレーム送信のためにシリアルデータに変
換してフレーム同期部１５へ送出する。また、フレーム
受信したフレーム同期部１５からのシリアルデータをパ
ラレルデータに変換してシステムバス上に送出する。
られる。選択された回線に対応する変換部１３は、送受
信データのシリアル−パラレル変換を行う。即ち、パラ
レルデータをフレーム送信のためにシリアルデータに変
換してフレーム同期部１５へ送出する。また、フレーム
受信したフレーム同期部１５からのシリアルデータをパ
ラレルデータに変換してシステムバス上に送出する。
【００２３】エラーチェック部１４は、回線の各々に対
応して設けられ、その詳細の構成は、図１に示した如き
である。エラーチェック部１４は、１フレームにおいて
、対応する回線を実際に使用したタイムスロット数をカ
ウントし、これと当該回線を使用するはずのタイムスロ
ット数（予め求めることができる）とを比較することに
よって、エラーチェックを行う。このタイミング信号と
して、フレーム同期信号が用いられる。
応して設けられ、その詳細の構成は、図１に示した如き
である。エラーチェック部１４は、１フレームにおいて
、対応する回線を実際に使用したタイムスロット数をカ
ウントし、これと当該回線を使用するはずのタイムスロ
ット数（予め求めることができる）とを比較することに
よって、エラーチェックを行う。このタイミング信号と
して、フレーム同期信号が用いられる。
【００２４】タイムスロットカウンタレジスタ部（ＴＳ
レジスタ部）１６には、当該アドレスの回線が何回タイ
ムスロットによって使用されるかが書き込まれる。この
書き込みは、１フレーム毎に各回線について行われる。
レジスタ部）１６には、当該アドレスの回線が何回タイ
ムスロットによって使用されるかが書き込まれる。この
書き込みは、１フレーム毎に各回線について行われる。
【００２５】タイムスロットカウンタ部（ＴＳカウンタ
部）１７は、ある１つのフレーム同期信号を受けると、
デコーダ部１２の出力についてのカウントを開始し、次
のフレーム同期信号を受けると、当該フレームについて
のカウントを終了する。このカウントは、当該ＴＳカウ
ンタ部１７の対応する回線がデコーダ部１２の出力とさ
れた時に、「＋１」されるように行われる。
部）１７は、ある１つのフレーム同期信号を受けると、
デコーダ部１２の出力についてのカウントを開始し、次
のフレーム同期信号を受けると、当該フレームについて
のカウントを終了する。このカウントは、当該ＴＳカウ
ンタ部１７の対応する回線がデコーダ部１２の出力とさ
れた時に、「＋１」されるように行われる。
【００２６】コンパレータ部１８は、前述の「次のフレ
ーム同期信号」を受けると、このタイミングで、ＴＳレ
ジスタ部１６の内容とＴＳカウンタ部１７の内容を取り
込み、比較する。そして、両者が一致する場合、タイム
スロット制御は正常と判断し、ＭＰＵ６への通知は行わ
ない。一方、両者が不一致である場合、タイムスロット
制御は異常であると判断し、ＭＰＵ６に対してこれを通
知する。この通知は、例えば、ＭＰＵ６への割り込み通
知による。従って、ＭＰＵ６は、この時点でタイムスロ
ット制御の異常を知り、所定の異常処理を行うことがで
きる。
ーム同期信号」を受けると、このタイミングで、ＴＳレ
ジスタ部１６の内容とＴＳカウンタ部１７の内容を取り
込み、比較する。そして、両者が一致する場合、タイム
スロット制御は正常と判断し、ＭＰＵ６への通知は行わ
ない。一方、両者が不一致である場合、タイムスロット
制御は異常であると判断し、ＭＰＵ６に対してこれを通
知する。この通知は、例えば、ＭＰＵ６への割り込み通
知による。従って、ＭＰＵ６は、この時点でタイムスロ
ット制御の異常を知り、所定の異常処理を行うことがで
きる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
タイムスロット制御の正当性をチェックするタイムスロ
ット指示チェック処理において、回線を実際に使用した
タイムスロット数と回線を使用するはずの予め定まった
タイムスロット数との比較によりタイムスロット制御に
おける障害の検出を行っているので、回線アドレスデコ
ーダ部の故障やソフトウェアのタイムスロット制御指示
が不当の場合にもこれらに起因する障害を敏速に検出す
ることができ、より優れた無停止システムの実現に寄与
し得る。
タイムスロット制御の正当性をチェックするタイムスロ
ット指示チェック処理において、回線を実際に使用した
タイムスロット数と回線を使用するはずの予め定まった
タイムスロット数との比較によりタイムスロット制御に
おける障害の検出を行っているので、回線アドレスデコ
ーダ部の故障やソフトウェアのタイムスロット制御指示
が不当の場合にもこれらに起因する障害を敏速に検出す
ることができ、より優れた無停止システムの実現に寄与
し得る。
【図１】本発明の原理構成図である。
【図２】実施例構成図である。
【図３】実施例構成図である。
【図４】従来技術説明図である。
１ 計算機
２ ＣＣＰ
３ 網
４ 回線制御部
５ 回線対応部
６ ＭＰＵ
７ ＲＯＭ
８ ＲＡＭ
９ 外部インタフェース部
１０ 回線アドレスレジスタ部
１１ 回線アドレスマルチプレクサ部１２ 回線ア
ドレスデコーダ部 １３ シリアル−パラレル変換部 １４ エラーチェック部 １５ フレーム同期部 １６ タイムスロットカウンタレジスタ部１７ タ
イムスロットカウンタ部 １８ コンパレータ部 １９ パリティチェック部
ドレスデコーダ部 １３ シリアル−パラレル変換部 １４ エラーチェック部 １５ フレーム同期部 １６ タイムスロットカウンタレジスタ部１７ タ
イムスロットカウンタ部 １８ コンパレータ部 １９ パリティチェック部
Claims (3)
- 【請求項１】 各タイムスロットが使用する回線アド
レスを保持する回線アドレスレジスタ部（１０）と、送
受信されているタイムスロットの番号によって前記回線
アドレスレジスタ部（１０）の出力を切り替える回線ア
ドレスマルチプレクサ部（１１）と、前記回線アドレス
マルチプレクサ部（１１）からの出力をデコードする回
線アドレスデコーダ部（１２）とを備えた通信制御処理
装置において、各回線についてこれを使用するタイムス
ロットの数を保持するタイムスロットカウンタレジスタ
部（１６）と、所定の期間において各回線についてこれ
を使用したタイムスロットの数をカウントするタイムス
ロットカウンタ部（１７）と、所定のタイミングで前記
タイムスロットカウンタレジスタ部（１６）とタイムス
ロットカウンタ部（１７）との内容を比較するコンパレ
ータ部（１８）とを設け、前記コンパレータ部（１８）
が、前記比較の結果、両者が一致及び不一致の場合に、
各々、タイムスロット制御が正常及び異常とすることを
特徴とするタイムスロット指示チェック処理方式。 - 【請求項２】データの送受信をフレームの形式によりフ
レーム同期をとりつつ行うフレーム同期部（１５）を備
え、前記フレーム同期部（１５）が、前記タイムスロッ
トカウンタ部（１７）及びコンパレータ部（１８）にフ
レーム同期信号を供給し、前記タイムスロットカウンタ
部（１７）が、１つのフレーム同期信号から次のフレー
ム同期信号までの期間に前記カウントを行い、前記コン
パレータ部（１８）が、前記次のフレーム同期信号のタ
イミングで前記比較を行うことを特徴とする請求項１記
載のタイムスロット指示チェック処理方式。 - 【請求項３】前記フレーム同期部（１５）が、前記回線
アドレスマルチプレクサ部（１１）に前記タイムスロッ
トの番号を供給することを特徴とする請求項２記載のタ
イムスロット指示チェック処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035527A JP2600021B2 (ja) | 1991-02-05 | 1991-02-05 | タイムスロット指示チェック処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035527A JP2600021B2 (ja) | 1991-02-05 | 1991-02-05 | タイムスロット指示チェック処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249453A true JPH04249453A (ja) | 1992-09-04 |
| JP2600021B2 JP2600021B2 (ja) | 1997-04-16 |
Family
ID=12444215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3035527A Expired - Fee Related JP2600021B2 (ja) | 1991-02-05 | 1991-02-05 | タイムスロット指示チェック処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600021B2 (ja) |
-
1991
- 1991-02-05 JP JP3035527A patent/JP2600021B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600021B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7877647B2 (en) | Correcting a target address in parallel with determining whether the target address was received in error | |
| EP1224548B1 (en) | System and method improving fault isolation and diagnosis in computers | |
| US20040221195A1 (en) | Information processing apparatus | |
| JP2600021B2 (ja) | タイムスロット指示チェック処理方式 | |
| JP5145860B2 (ja) | メモリ二重化システム及び情報処理装置 | |
| US6507612B1 (en) | Bus access controller | |
| JPH0535616A (ja) | データ転送システム | |
| EP3404547B1 (en) | Method for supervising and initializing ports | |
| JPH10117193A (ja) | データ伝送システム | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| SU849221A1 (ru) | Процессор ввода-вывода с коррек-циЕй ОшибОК | |
| JPH08272752A (ja) | 並列プロセッサ | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JP2605781B2 (ja) | パリティ回路の自動診断装置 | |
| JP2919366B2 (ja) | バス障害処理方式 | |
| JPH07281961A (ja) | メモリ故障検出装置及び計算機 | |
| JP2002244879A (ja) | プロセッサ二重化方式の情報処理装置 | |
| JPH04255031A (ja) | マイクロコンピュータ | |
| JPH05224968A (ja) | データチェック方式 | |
| JPS61255441A (ja) | 情報処理装置 | |
| JPH05158843A (ja) | 通信インタフェースの障害切り分け方式 | |
| JPH04347752A (ja) | 入出力制御装置のバスパリティエラー発生位置検出方式 | |
| JPH03190333A (ja) | 並列データ通信のデータ異常検出方法 | |
| JPH1174869A (ja) | 転送制御システム | |
| JPH0575136B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |