JPH04249464A - 加入者回路の給電定電流値設定回路 - Google Patents
加入者回路の給電定電流値設定回路Info
- Publication number
- JPH04249464A JPH04249464A JP3014631A JP1463191A JPH04249464A JP H04249464 A JPH04249464 A JP H04249464A JP 3014631 A JP3014631 A JP 3014631A JP 1463191 A JP1463191 A JP 1463191A JP H04249464 A JPH04249464 A JP H04249464A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- current value
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は加入者回路の給電回路に
関し、特にその定電流値を決定する回路構成に関する。
関し、特にその定電流値を決定する回路構成に関する。
【０００２】
【従来の技術】第３図は従来の加入者回路における給電
回路の構成を示すブロック図である。一端が加入者回路
のＴｉｐとＲｉｎｇ端子に相当する出力端子ＶＴＲに接
続された抵抗ＲＦ と、この抵抗ＲＦ の他端が出力に
接続された利得“１”の増幅器Ａ１ と、出力端子ＶＴ
Ｒの信号を検出し、増幅器Ａ１ の入力へ加算する手段
と、入力が増幅器Ａ１ の出力に接続された減衰器Ａｔ
ｔと、第１の入力が減衰器Ａｔｔの出力に接続され、か
つ出力信号が増幅器Ａ１ の入力で減算される電圧弁別
回路Ａ２ と、一端が接地電位ＧＮＤに接続された抵抗
Ｒ１ と、一端が抵抗Ｒ１ の他端と上述の電圧弁別回
路Ａ２ の第２の入力に共通接続される抵抗Ｒ２ と、
この抵抗Ｒ２ の他端に接続された定電圧源ＶＲＥＦ
とから構成されている。そしてこれらを構成する集積回
路（ＩＣ）内には上述の抵抗Ｒ１ ，Ｒ２ 以外のもの
が内蔵され、外付けの抵抗Ｒ１ ，Ｒ２ の抵抗比を変
えることによって出力端子ＶＴＲに流れる定電流給電値
ＩＬ を変えるようにしたものである。
回路の構成を示すブロック図である。一端が加入者回路
のＴｉｐとＲｉｎｇ端子に相当する出力端子ＶＴＲに接
続された抵抗ＲＦ と、この抵抗ＲＦ の他端が出力に
接続された利得“１”の増幅器Ａ１ と、出力端子ＶＴ
Ｒの信号を検出し、増幅器Ａ１ の入力へ加算する手段
と、入力が増幅器Ａ１ の出力に接続された減衰器Ａｔ
ｔと、第１の入力が減衰器Ａｔｔの出力に接続され、か
つ出力信号が増幅器Ａ１ の入力で減算される電圧弁別
回路Ａ２ と、一端が接地電位ＧＮＤに接続された抵抗
Ｒ１ と、一端が抵抗Ｒ１ の他端と上述の電圧弁別回
路Ａ２ の第２の入力に共通接続される抵抗Ｒ２ と、
この抵抗Ｒ２ の他端に接続された定電圧源ＶＲＥＦ
とから構成されている。そしてこれらを構成する集積回
路（ＩＣ）内には上述の抵抗Ｒ１ ，Ｒ２ 以外のもの
が内蔵され、外付けの抵抗Ｒ１ ，Ｒ２ の抵抗比を変
えることによって出力端子ＶＴＲに流れる定電流給電値
ＩＬ を変えるようにしたものである。
【０００３】次に、動作について数式で説明する。減衰
器Ａｔｔの入出力の利得を“Ｋ”とすると、出力端子Ｖ
ＴＲから中をみた等価抵抗Ｒ０ は
器Ａｔｔの入出力の利得を“Ｋ”とすると、出力端子Ｖ
ＴＲから中をみた等価抵抗Ｒ０ は
【０００４】
【０００５】となる。ここで出力端子ＶＴＲと電源ＶＢ
Ｂとの間に負荷抵抗ＲＬ が接続されているものとする
。電圧弁別回路Ａ２ は第１と第２の入力電圧の内高い
方の電圧が出力される。従ってこの電圧弁別回路Ａ２
の出力電圧ＶＯＭは
Ｂとの間に負荷抵抗ＲＬ が接続されているものとする
。電圧弁別回路Ａ２ は第１と第２の入力電圧の内高い
方の電圧が出力される。従ってこの電圧弁別回路Ａ２
の出力電圧ＶＯＭは
【０００６】
【０００７】となる。従って（２）式の条件の時の負荷
抵抗ＲＬ に流れる電流ＩＬ は
抵抗ＲＬ に流れる電流ＩＬ は
【０００８】
【０００９】となる。又（３）式の条件の時、増幅器Ａ
１ の出力から増幅器Ａ１ の入力への帰還ループは切
れ
１ の出力から増幅器Ａ１ の入力への帰還ループは切
れ
【００１０】
【００１１】となり、負荷抵抗ＲＬ に無関係に式（５
）となる。すなわち定電流となり、抵抗Ｒ１ と抵抗Ｒ
２ との抵抗比で決まる。これらのことを図示すると、
図４のようになる。
）となる。すなわち定電流となり、抵抗Ｒ１ と抵抗Ｒ
２ との抵抗比で決まる。これらのことを図示すると、
図４のようになる。
【００１２】
【発明が解決しようとする課題】この従来の加入者回路
における給電回路では、定電流値を可変にしたい場合、
抵抗Ｒ１ ，Ｒ２ の抵抗比を変えることによって対応
していた。この加入者回路を集積回路（ＩＣ）化した場
合、抵抗Ｒ１ とＲ２ を内蔵してしまうと、この定電
流値が固定となってしまう。一般的には加入者回路の給
電の定電流値はユーザーによって異なるため、可変とす
ることが求められている。従ってやむをえず抵抗Ｒ１
と抵抗Ｒ２ とは外付けとなり、その分製造原価高とな
るだけではなく、この抵抗のための領域をＩＣ使用装置
に必要となり、ＩＣチップ使用装置が大きくなる欠点が
あった。更に、この抵抗Ｒ１ ，Ｒ２ の外付けのため
に必要なＩＣチップ上の端子も基準電圧Ｖｒｅｆ 端子
と、抵抗Ｒ１ ，Ｒ２ の中点電位を入力するための端
子の２端子を必要とする欠点もあった。
における給電回路では、定電流値を可変にしたい場合、
抵抗Ｒ１ ，Ｒ２ の抵抗比を変えることによって対応
していた。この加入者回路を集積回路（ＩＣ）化した場
合、抵抗Ｒ１ とＲ２ を内蔵してしまうと、この定電
流値が固定となってしまう。一般的には加入者回路の給
電の定電流値はユーザーによって異なるため、可変とす
ることが求められている。従ってやむをえず抵抗Ｒ１
と抵抗Ｒ２ とは外付けとなり、その分製造原価高とな
るだけではなく、この抵抗のための領域をＩＣ使用装置
に必要となり、ＩＣチップ使用装置が大きくなる欠点が
あった。更に、この抵抗Ｒ１ ，Ｒ２ の外付けのため
に必要なＩＣチップ上の端子も基準電圧Ｖｒｅｆ 端子
と、抵抗Ｒ１ ，Ｒ２ の中点電位を入力するための端
子の２端子を必要とする欠点もあった。
【００１３】
【課題を解決するための手段】本発明によれば、一端が
出力端子に接続された第１の抵抗と、この第１の抵抗の
他端が出力に接続された利得“１”の増幅器と、増幅器
の出力に接続された減衰器と、第１の入力が減衰器の出
力に接続され、かつ出力信号が増幅器の入力で減算する
電圧弁別回路と、一端が制御端子に接続された第２の抵
抗と、一端がこの第２の抵抗の他端と電圧弁別回路の第
２の入力端子とに共通接続された第３の抵抗と、第２の
抵抗の他端に接続された基準電圧源とを備え、制御端子
に加える電位によって定電流値を設定する加入者回路の
定電流値設定回路を得る。
出力端子に接続された第１の抵抗と、この第１の抵抗の
他端が出力に接続された利得“１”の増幅器と、増幅器
の出力に接続された減衰器と、第１の入力が減衰器の出
力に接続され、かつ出力信号が増幅器の入力で減算する
電圧弁別回路と、一端が制御端子に接続された第２の抵
抗と、一端がこの第２の抵抗の他端と電圧弁別回路の第
２の入力端子とに共通接続された第３の抵抗と、第２の
抵抗の他端に接続された基準電圧源とを備え、制御端子
に加える電位によって定電流値を設定する加入者回路の
定電流値設定回路を得る。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１５】図１は本発明の一実施例を示す加入者回路
における給電系のブロック図を示すものである。一端が
加入者回路のＴｉｐとＲｉｎｇ端子に相当する出力端子
ＶＴＲに接続された抵抗ＲＦ と、この抵抗ＲＦ の他
端が出力に接続された利得“１”の増幅器Ａ１ と、出
力端子１の信号を検出し、増幅器Ａ１ の入力へ加算す
る手段と、入力が増幅器Ａ１ の出力に接続された減衰
器Ａｔｔと、第１の入力がこの減衰器Ａｔｔの出力に接
続され、かつ出力信号が増幅器Ａ１ の入力で減算をす
る電圧弁別回路Ａ２ と、一端が制御端子ＶＣに接続さ
れた抵抗Ｒ１ と、一端がこの抵抗Ｒ１ の他端と電圧
弁別回路Ａ２ の第２の入力端子とに共通接続された抵
抗Ｒ２ と、この抵抗Ｒ２ の他端に接続された基準電
圧源ＶＲＥＦ とから構成されている。そして制御端子
ＶＣ を解放、又は接地電位、又は定電圧源ＶＲＥＦ
というように選択することにより加入者回路の定電流値
を制御することができる。ここで出力端子ＶＴＲに負荷
として他端が電源ＶＢＢに接続された抵抗ＲＬ が接続
されている。
における給電系のブロック図を示すものである。一端が
加入者回路のＴｉｐとＲｉｎｇ端子に相当する出力端子
ＶＴＲに接続された抵抗ＲＦ と、この抵抗ＲＦ の他
端が出力に接続された利得“１”の増幅器Ａ１ と、出
力端子１の信号を検出し、増幅器Ａ１ の入力へ加算す
る手段と、入力が増幅器Ａ１ の出力に接続された減衰
器Ａｔｔと、第１の入力がこの減衰器Ａｔｔの出力に接
続され、かつ出力信号が増幅器Ａ１ の入力で減算をす
る電圧弁別回路Ａ２ と、一端が制御端子ＶＣに接続さ
れた抵抗Ｒ１ と、一端がこの抵抗Ｒ１ の他端と電圧
弁別回路Ａ２ の第２の入力端子とに共通接続された抵
抗Ｒ２ と、この抵抗Ｒ２ の他端に接続された基準電
圧源ＶＲＥＦ とから構成されている。そして制御端子
ＶＣ を解放、又は接地電位、又は定電圧源ＶＲＥＦ
というように選択することにより加入者回路の定電流値
を制御することができる。ここで出力端子ＶＴＲに負荷
として他端が電源ＶＢＢに接続された抵抗ＲＬ が接続
されている。
【００１６】回路全体の動作は従来例で示したのと同様
なので、その説明は省略する。従来例と異なっている点
は、本実施例の回路を集積回路（ＩＣ）化した時、抵抗
Ｒ１ と抵抗Ｒ２ とが集積回路チップ内に内蔵されて
いて、かつ抵抗Ｒ１ の一端が基準電位ＧＮＤではなく
、集積回路チップの端子としてこの制御端子ＶＣ を出
力している点にある。一般的な加入者回路の給電定電流
値ＩＬ（ＭＡＸ）として代表的なものに３５ｍＡと４５
ｍＡと７５ｍＡ以上の３つがある。そこで、この制御端
子ＶＣ を以下のように設定できるように基準電圧Ｖｒ
ｅｆ と抵抗Ｒ１とＲ２ との比とが設定できればよい
。すなわち制御端子ＶＣ を解放の時→定電流値ＩＬ（
ＭＡＸ）は７５ｍＡ以上 制御端子ＶＣ がＧＮＤ電位の時→定電流値ＩＬ（ＭＡ
Ｘ）は４５ｍＡ 制御端子ＶＣ が２．４Ｖの時→定電流値ＩＬ（ＭＡＸ
）は３５ｍＡ（２．４Ｖという値は、単電源ＩＣにおけ
る代表的なアナログＧＮＤ電位である。）となれば、使
用上便利である。ここで制御端子ＶＣ を解放した時は
抵抗Ｒ１ ，Ｒ２ には電流が流れないので、電圧弁別
回路の第２の入力電圧は基準電圧Ｖｒｅｆ そのものと
なる。従ってこの時の定電流値ＩＬ（ＭＡＸ）は ＩＬ（ＭＡＸ）＝Ｖｒｅｆ ／ＲＦ ……（６）と
なる。また、制御端子ＶＣ がＧＮＤ電位の時は、従来
例の場合と同様にして定電流値ＩＬ（ＭＡＸ）を求める
と ＩＬ（ＭＡＸ）＝Ｒ１ ・Ｖｒｅｆ ／ＲＦ （
Ｒ１ ＋Ｒ２ ） ……（７）となる。更に、制御端
子ＶＣ が２．４Ｖの時の定電流値ＩＬ（ＭＡＸ）は
なので、その説明は省略する。従来例と異なっている点
は、本実施例の回路を集積回路（ＩＣ）化した時、抵抗
Ｒ１ と抵抗Ｒ２ とが集積回路チップ内に内蔵されて
いて、かつ抵抗Ｒ１ の一端が基準電位ＧＮＤではなく
、集積回路チップの端子としてこの制御端子ＶＣ を出
力している点にある。一般的な加入者回路の給電定電流
値ＩＬ（ＭＡＸ）として代表的なものに３５ｍＡと４５
ｍＡと７５ｍＡ以上の３つがある。そこで、この制御端
子ＶＣ を以下のように設定できるように基準電圧Ｖｒ
ｅｆ と抵抗Ｒ１とＲ２ との比とが設定できればよい
。すなわち制御端子ＶＣ を解放の時→定電流値ＩＬ（
ＭＡＸ）は７５ｍＡ以上 制御端子ＶＣ がＧＮＤ電位の時→定電流値ＩＬ（ＭＡ
Ｘ）は４５ｍＡ 制御端子ＶＣ が２．４Ｖの時→定電流値ＩＬ（ＭＡＸ
）は３５ｍＡ（２．４Ｖという値は、単電源ＩＣにおけ
る代表的なアナログＧＮＤ電位である。）となれば、使
用上便利である。ここで制御端子ＶＣ を解放した時は
抵抗Ｒ１ ，Ｒ２ には電流が流れないので、電圧弁別
回路の第２の入力電圧は基準電圧Ｖｒｅｆ そのものと
なる。従ってこの時の定電流値ＩＬ（ＭＡＸ）は ＩＬ（ＭＡＸ）＝Ｖｒｅｆ ／ＲＦ ……（６）と
なる。また、制御端子ＶＣ がＧＮＤ電位の時は、従来
例の場合と同様にして定電流値ＩＬ（ＭＡＸ）を求める
と ＩＬ（ＭＡＸ）＝Ｒ１ ・Ｖｒｅｆ ／ＲＦ （
Ｒ１ ＋Ｒ２ ） ……（７）となる。更に、制御端
子ＶＣ が２．４Ｖの時の定電流値ＩＬ（ＭＡＸ）は
【００１７】
【００１８】となる。上記の３つの状態において、定電
流値ＩＬ（ＭＡＸ）を各々７５ｍＡ以上、４５ｍＡ，３
５ｍＡとするための基準電圧Ｖｒｅｆ と抵抗Ｒ１ と
Ｒ２ との比とを求める。例えば、基準電圧Ｖｒｅｆ
としては、温度特性に優れ、かつ簡単な構成であるツェ
ナーダイオードとＰＮ接合ダイオードとの直列接続によ
って得られる定電圧値の７．９Ｖを使用したとする。そ
してＲ２ ／（Ｒ１ ＋Ｒ２ ）＝０．５７と設定する
と、上記の３つの状態時の定電流値ＩＬ（ＭＡＸ）は各
々７９ｍＡ，４５ｍＡ，３４．７ｍＡとなり、ほぼ所望
の電流値が得られたことがわかる。
流値ＩＬ（ＭＡＸ）を各々７５ｍＡ以上、４５ｍＡ，３
５ｍＡとするための基準電圧Ｖｒｅｆ と抵抗Ｒ１ と
Ｒ２ との比とを求める。例えば、基準電圧Ｖｒｅｆ
としては、温度特性に優れ、かつ簡単な構成であるツェ
ナーダイオードとＰＮ接合ダイオードとの直列接続によ
って得られる定電圧値の７．９Ｖを使用したとする。そ
してＲ２ ／（Ｒ１ ＋Ｒ２ ）＝０．５７と設定する
と、上記の３つの状態時の定電流値ＩＬ（ＭＡＸ）は各
々７９ｍＡ，４５ｍＡ，３４．７ｍＡとなり、ほぼ所望
の電流値が得られたことがわかる。
【００１９】図２は本発明の他の実施例である。本実施
例では制御端子ＶＣに基準電圧Ｖｒｅｆ２が変更可能な
電圧源ＶＲＥＦ２が接続されている。その他の接続は第
１図と同様であるので、同一符号を付与してその説明を
省略する。この基準電圧Ｖｒｅｆ２を可変することによ
り、定電流値ＩＬ（ＭＡＸ）を自由に設定することがで
きる。この場合の定電流値のＩＬ（ＭＡＸ）の式は、上
述の制御端子ＶＣ が２．４Ｖの式と同様な考え方で
例では制御端子ＶＣに基準電圧Ｖｒｅｆ２が変更可能な
電圧源ＶＲＥＦ２が接続されている。その他の接続は第
１図と同様であるので、同一符号を付与してその説明を
省略する。この基準電圧Ｖｒｅｆ２を可変することによ
り、定電流値ＩＬ（ＭＡＸ）を自由に設定することがで
きる。この場合の定電流値のＩＬ（ＭＡＸ）の式は、上
述の制御端子ＶＣ が２．４Ｖの式と同様な考え方で
【００２０】
【００２１】となる。この応用は加入者毎に最適な定電
流値ＩＬ（ＭＡＸ）を外部電圧（Ｖｒｅｆ２）によって
制御したい場合にも有効である。
流値ＩＬ（ＭＡＸ）を外部電圧（Ｖｒｅｆ２）によって
制御したい場合にも有効である。
【００２２】
【発明の効果】以上説明したように本発明は、従来外付
けとしていた２本の抵抗を内蔵した構成としたので、加
入者回路を構成する部品点数が少なくて済むという効果
を有する。又、加入者回路の給電定電流値ＩＬ（ＭＡＸ
）を設定するのに必要な制御端子も１端子のみで済み、
このチップを搭載するＩＣパッケージの小型化に役立つ
という効果もある。更にその制御端子を解放、又はＧＮ
Ｄ又はアナログＧＮＤと既存の電源に接続するだけで、
代表的な給電定電流値ＩＬ（ＭＡＸ）を選択でき、更に
これ以外の給電定電流値ＩＬ（ＭＡＸ）値を得たい場合
は、外部電圧によって自由に制御できるという効果もあ
る。
けとしていた２本の抵抗を内蔵した構成としたので、加
入者回路を構成する部品点数が少なくて済むという効果
を有する。又、加入者回路の給電定電流値ＩＬ（ＭＡＸ
）を設定するのに必要な制御端子も１端子のみで済み、
このチップを搭載するＩＣパッケージの小型化に役立つ
という効果もある。更にその制御端子を解放、又はＧＮ
Ｄ又はアナログＧＮＤと既存の電源に接続するだけで、
代表的な給電定電流値ＩＬ（ＭＡＸ）を選択でき、更に
これ以外の給電定電流値ＩＬ（ＭＡＸ）値を得たい場合
は、外部電圧によって自由に制御できるという効果もあ
る。
【図１】第１図は本発明の一実施例を示すブロック図で
ある。
ある。
【図２】第２図は本発明の他の実施例を示すブロック図
である。
である。
【図３】第３図は従来の加入者回路の給電系を示すブロ
ック図である。
ック図である。
【図４】第１〜第３図における負荷抵抗ＲＬ とそれに
流れる電流との関係を示すグラフである。
流れる電流との関係を示すグラフである。
ＶＴＲ 出力端子
ＶＣ 定電流制御端子
ＶＲＥＦ ，ＶＲＥＦ２ 基準電圧源Ｒ１ ，Ｒ
２ ，ＲＦ ，ＲＬ 抵抗Ａ１ 利得
１の増幅器 Ａ２ 電圧弁別回路 Ａｔｔ 減衰器 Ａｄｄ 加算器 ＶＢＢ 電圧源
２ ，ＲＦ ，ＲＬ 抵抗Ａ１ 利得
１の増幅器 Ａ２ 電圧弁別回路 Ａｔｔ 減衰器 Ａｄｄ 加算器 ＶＢＢ 電圧源
Claims (1)
- 【請求項１】 一端が出力端子に接続された第１の抵
抗と、前記第１の抵抗の他端が出力に接続された増幅器
と、前記出力端子の信号を検出して前記増幅器の入力に
加算する手段と、入力が前記増幅器の出力に接続された
減衰器と、第１の入力が前記減衰器の出力に接続され、
かつ出力信号が前記増幅器の入力で減算をする電圧弁別
回路と、一端が制御端子に接続された第２の抵抗と、一
端が前記第２の抵抗の他端の前記電圧弁別回路の第２の
入力端子とに共通接続された第３の抵抗と、前記第２の
抵抗の他端に接続された基準電圧源を含んで構成され、
前記制御端子を解放、又はそれに供給する電位を選択す
ることにより、前記出力端子に流れる定電流値を制御す
ることを特徴とする加入者回路の給電定電流値設定回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014631A JP2864758B2 (ja) | 1991-02-06 | 1991-02-06 | 加入者回路の給電定電流値設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014631A JP2864758B2 (ja) | 1991-02-06 | 1991-02-06 | 加入者回路の給電定電流値設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249464A true JPH04249464A (ja) | 1992-09-04 |
| JP2864758B2 JP2864758B2 (ja) | 1999-03-08 |
Family
ID=11866548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014631A Expired - Fee Related JP2864758B2 (ja) | 1991-02-06 | 1991-02-06 | 加入者回路の給電定電流値設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864758B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269796A (ja) * | 1985-09-20 | 1987-03-31 | Nec Corp | 加入者回路 |
-
1991
- 1991-02-06 JP JP3014631A patent/JP2864758B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269796A (ja) * | 1985-09-20 | 1987-03-31 | Nec Corp | 加入者回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2864758B2 (ja) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02292906A (ja) | エラー増幅器及びそのシステム | |
| US4268789A (en) | Limiter circuit | |
| JPH03150429A (ja) | 抵抗コンパレータ集積回路 | |
| US4081696A (en) | Current squaring circuit | |
| US4933572A (en) | Dual mode voltage reference circuit and method | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| US4184087A (en) | Window discriminator or voltage range sensor | |
| EP0397265B1 (en) | Bipolar transistor arrangement with distortion compensation | |
| JPH04249464A (ja) | 加入者回路の給電定電流値設定回路 | |
| US6087819A (en) | Current mirror circuit with minimized input to output current error | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JPH0993912A (ja) | 半導体集積回路 | |
| SU1606967A1 (ru) | Стабилизатор посто нного напр жени и тока | |
| JP3275323B2 (ja) | 電子スイッチ | |
| JP2830412B2 (ja) | クランプ回路 | |
| JP2971613B2 (ja) | コンパレータ回路 | |
| JPH0516530Y2 (ja) | ||
| JPH04369916A (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| JP2648039B2 (ja) | 電圧マージンテスト回路 | |
| JPH055063B2 (ja) | ||
| KR950003138B1 (ko) | 회로 특성을 미리 정하기 위한 장치 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JPH02137421A (ja) | パルスストレッチャー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981117 |
|
| LAPS | Cancellation because of no payment of annual fees |