JPH04250368A - バーンイン装置 - Google Patents

バーンイン装置

Info

Publication number
JPH04250368A
JPH04250368A JP3011542A JP1154291A JPH04250368A JP H04250368 A JPH04250368 A JP H04250368A JP 3011542 A JP3011542 A JP 3011542A JP 1154291 A JP1154291 A JP 1154291A JP H04250368 A JPH04250368 A JP H04250368A
Authority
JP
Japan
Prior art keywords
burn
boards
board
connectors
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3011542A
Other languages
English (en)
Inventor
Iwao Sakai
巌 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3011542A priority Critical patent/JPH04250368A/ja
Priority to US07/775,527 priority patent/US5223786A/en
Publication of JPH04250368A publication Critical patent/JPH04250368A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体チップのバー
ンイン試験を行うをバーンイン装置に関するものである
。
【0002】
【従来の技術】図4は、従来のバーンイン装置における
バーンインボードをキャリアに挿入した状態を示す概略
正面図であり、図5はこのバーンインボードの接続状態
を示す概略平面図である。これらの図において、複数の
バーンインボード(1)は、各々レール状の支持部材(
2)で保持され、バーンインボードキャリア(3)に収
納されている。この各支持部材(2)で支持された単位
段のバーンインボード(1)を1スロットとして、各バ
ーンインボード(2)毎にコネクター(4)を介してバ
ーンイン装置本体(図示しない)に設けられたバーンイ
ン試験用のドライバー(5)に接続されている。
【0003】従来のバーンイン装置は上述したように構
成され、バーンインボード(2)をバーンインボードキ
ャリア(3)にセットし、バーンイン装置本体に設けら
れたバーンインチャンバー(図示しない)内のコネクタ
ー(4)に挿入する。次いで、ドライバー(5)より信
号波形を入力してバーンイン試験を行う。
【0004】
【発明が解決しようとする課題】上述したようなバーン
イン装置では、1つのバーンイン装置では1種類の形状
のバーンインボード(2)のみのバーンイン試験が可能
であり、バーンインボード(2)の寸法やコネクター(
4)の形状が異なる場合には、バーンイン試験を行うこ
とができないという問題点があった。
【0005】この発明は、このような問題点を解決する
ためになされたもので、バーンインボードの寸法及びコ
ネクター形状の異なった複数種類のバーンインボードに
対しても、バーンイン試験を行うことができるバーンイ
ン装置を得ることを目的とする。
【0006】
【課題を解決するための手段】この発明に係るバーンイ
ン装置は、1スロット内に種類の異なる複数個のコネク
ターを複数段設けると共に、適合するコネクターの位置
に対応してバーンインボードをキャリア内に配置するも
のである。
【0007】
【作用】この発明においては、1スロット内に種類の異
なる複数個のコネクターを複数段設けているので、寸法
及びコネクター形状の異なるバーンインボードを1つの
バーンイン装置で使用することができる。
【0008】
【実施例】図1は、この発明の一実施例によるバーンイ
ン装置にバーンインボードを挿入した状態を示す概略平
面図であり、図2及び図3はそれぞれ大きさの異なるバ
ーンインボードを収納したバーンインボードキャリアの
概略正面図である。これらの図において、(2)は上述
した従来のバーンイン装置におけるものと全く同一であ
る。今、コネクター(10)を持つ大型バーンインボー
ド(6)と、コネクター(11)及び(12)を持つ小
型バーンインボード(7)、(8)の合計3種類のバー
ンインボードを使用する場合についてバーンイン試験が
可能な装置について説明する。なお、コネクターの形状
は、ピン数、ピンのピッチ、外形寸法、信号配列等によ
って異なる。
【0009】単位段であるスロット(9)は2段で構成
され、上段にはバーンインボード(6)に対応するコネ
クター(10)が2列並べられ、下段にはバーンインボ
ード(7)、(8)に対応するコネクター(11)、(
12)が1列ずつ並べられている。各スロット(9)に
おける上段と下段のコネクター(10)、(11)及び
(10)、(12)は、それぞれ信号線(13)によっ
て接続されている。さらに信号線(13)はドライバー
(14)に接続されている。
【0010】上述したように構成されたバーンイン装置
においては、大型バーンインボード(6)は図2に示す
ように大型バーンインボード用キャリア(15)に1列
に収納されており、小型バーンインボード(7)、(8
)は小型バーンインボード用キャリア(16)に2列に
収納されている。これらのキャリア(15)、(16)
は外形寸法が等しい。 また、各スロット(9)の上段、下段のコネクター(1
0)〜(12)に対応する位置にバーンインボード(6
)〜(8)が挿入されるように、バーンインボード(6
)とバーンインボード(7)、(8)とは段違いとなる
ように各キャリア(15)、(16)に収納される。そ
して、大型バーンインボード(6)をバーンイン試験す
る時は、大型バーンインボード用キャリア(15)を図
示しないバーンインチャンバー内に挿入して、上段のコ
ネクター(10)に接続する。一方、小型バーンインボ
ード(7)、(8)をバーンイン試験する時には、大型
バーンインボード用キャリア(15)は使用せず、小型
バーンインボード用キャリア(16)をバーンインチャ
ンバー内に挿入して、下段のコネクター(11)、(1
2)に接続する。このように、上段、下段のコネクター
(10)〜(12)をバーンインボード(6)〜(8)
に応じて使い分けることにより、3種類のバーンインボ
ード(6)〜(8)について、1つのバーンイン装置で
バーンイン試験を行うことができる。
【0011】なお、上述した実施例では、各スロット(
9)に上段、下段の2段から構成し、3種類のコネクタ
ー(10)〜(12)を用いた場合について示したが、
各スロット(9)毎にさらに段数を増やし、また、コネ
クターもさらに多数種類設けてもよく、多種類のバーン
インボードのバーンイン試験を同一のバーンイン装置で
行うことができる。また、小型バーンインボード用キャ
リア(16)には2列のバーンインボード(7)、(8
)が収納されているが、さらにバーンインボードを3列
以上収納して一度にバーンイン試験を行うことも可能で
ある。この場合、各列に対応したコネクターを列と同じ
数だけ設けておけばよい。
【0012】
【発明の効果】この発明は以上説明したとおり、1スロ
ット内に種類の異なる複数個のコネクターを複数段設け
ると共に、適合するコネクターの位置に対応してバーン
インボードをキャリア内に配置したので、バーンインボ
ードの寸法及びコネクターの形状の異なる複数種類のバ
ーンインボードを、同一のバーンイン装置で試験するこ
とができるという効果を奏する。
【図面の簡単な説明】
【図1】この発明の一実施例によるによるバーンイン装
置にバーンインボードを挿入した状態を示す概略平面図
である。
【図2】大きさの異なるバーンインボードを収納したバ
ーンインボードキャリアの概略正面図である。
【図3】大きさの異なるバーンインボードを収納したバ
ーンインボードキャリアの概略正面図である。
【図4】従来のバーンイン装置におけるバーンインボー
ドをキャリアに挿入した状態を示す概略正面図である。
【図5】図4に示した装置におけるバーンインボードの
接続状態を示す概略平面図である。
【符号の説明】
(2)    支持部材 (6)    大型バーンインボード (7)    小型バーンインボード (8)    小型バーンインボード (9)    1スロット (10)    コネクター (11)    コネクター (12)    コネクター (13)    信号線 (14)    ドライバー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  1スロットに対して、複数段かつ複数
    列設けられた種類の異なる複数個のコネクターと、これ
    らのコネクターに電気信号を送るドライバーと、複数種
    類のバーンインボードと、これらのバーンインボードが
    これらに対応した上記コネクターに接続されるように、
    バーンインボードを収納するバーンインボードキャリア
    とを備えたことを特徴とするバーンイン装置。
JP3011542A 1991-01-08 1991-01-08 バーンイン装置 Pending JPH04250368A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3011542A JPH04250368A (ja) 1991-01-08 1991-01-08 バーンイン装置
US07/775,527 US5223786A (en) 1991-01-08 1991-10-15 Burn-in device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3011542A JPH04250368A (ja) 1991-01-08 1991-01-08 バーンイン装置

Publications (1)

Publication Number Publication Date
JPH04250368A true JPH04250368A (ja) 1992-09-07

Family

ID=11780854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3011542A Pending JPH04250368A (ja) 1991-01-08 1991-01-08 バーンイン装置

Country Status (2)

Country Link
US (1) US5223786A (ja)
JP (1) JPH04250368A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639685C1 (de) * 1996-09-26 1998-04-30 Siemens Ag Verfahren zum Testen von unbestückten Burn-in-Boards
US7126399B1 (en) 2004-05-27 2006-10-24 Altera Corporation Memory interface phase-shift circuitry to support multiple frequency ranges

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225883B2 (ja) * 1983-01-14 1990-06-06 Hokko Chem Ind Co

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636725A (en) * 1982-01-04 1987-01-13 Artronics Corporation Electronic burn-in system
US4542341A (en) * 1982-01-04 1985-09-17 Artronics Corporation Electronic burn-in system
US5093982A (en) * 1987-06-01 1992-03-10 Reliability Incorporated Automated burn-in system
US4949035A (en) * 1989-01-06 1990-08-14 Digital Equipment Corporation Connector alignment verification and monitoring system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225883B2 (ja) * 1983-01-14 1990-06-06 Hokko Chem Ind Co

Also Published As

Publication number Publication date
US5223786A (en) 1993-06-29

Similar Documents

Publication Publication Date Title
US4862076A (en) Test point adapter for chip carrier sockets
US6552528B2 (en) Modular interface between a device under test and a test head
US3917984A (en) Printed circuit board for mounting and connecting a plurality of semiconductor devices
EP0474275A3 (en) Automatic test equipment system using pin slice architecture
JPS647635A (en) Semiconductor integrated circuit device with gate array and memory
EP0108790A1 (en) INTEGRATED CIRCUIT TESTING DEVICE.
CN116821045B (zh) 一种用于512dut存储器器件测试的板卡结构
KR960039256A (ko) 반도체 시험 장치
US6472892B2 (en) Configuration for testing chips using a printed circuit board
US20050017748A1 (en) Test system for testing integrated chips and an adapter element for a test system
US20090015284A1 (en) Semi-generic in-circuit test fixture
KR20080074884A (ko) 자동 반도체 웨이퍼 테스트를 위한 반-자동 멀티플렉싱시스템
US5223786A (en) Burn-in device
JPH04127066A (ja) 信号端子接続方法および信号端子接続装置
US20150168482A1 (en) Configurable test equipment
US20060103401A1 (en) Method for full wafer contact probing, wafer design and probe card device
JP3178424B2 (ja) 集積回路試験装置及び集積回路試験方法
JPH088312A (ja) 多数個取りプローブカード
US6448796B1 (en) Selective netlist to test fine pitch multi-chip semiconductor
JPH05175287A (ja) 半導体プローバ用変換コネクタ
KR100645652B1 (ko) 번-인 테스트 장치
JPH04289467A (ja) Icデバイスの電気的特性測定装置
CA1273130A (en) Test point adapter for chip carrier sockets
JPS6041729Y2 (ja) ウエハプロ−ブカ−ド
KR930000386Y1 (ko) Plcc소켓 시험장치