JPH042508Y2 - - Google Patents

Info

Publication number
JPH042508Y2
JPH042508Y2 JP8219988U JP8219988U JPH042508Y2 JP H042508 Y2 JPH042508 Y2 JP H042508Y2 JP 8219988 U JP8219988 U JP 8219988U JP 8219988 U JP8219988 U JP 8219988U JP H042508 Y2 JPH042508 Y2 JP H042508Y2
Authority
JP
Japan
Prior art keywords
output
specific channel
switch
control signal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8219988U
Other languages
English (en)
Other versions
JPH024328U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8219988U priority Critical patent/JPH042508Y2/ja
Publication of JPH024328U publication Critical patent/JPH024328U/ja
Application granted granted Critical
Publication of JPH042508Y2 publication Critical patent/JPH042508Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Transmitters (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は送信機に関し、特に、該送信機の送
信出力切換制御回路に関するものである。
〔従来技術とその課題〕
電波の使用にあたつて、必要最小限の出力で通
信を行う様、法令で定められているが、特に、特
定のチヤンネルでは低出力で送信することが行政
官庁によつて指導されていることがある。
しかし、上記の特定チヤンネルで運用している
場合であつても、場合によつては高出力で送信す
る必要のある場合もあり、出力切換スイツチの作
動する余地をのこしておく必要がある。
〔課題を解決するための手段〕
この考案は上記従来の事情に鑑みて提案された
ものであつて、出力を低減すべき特定チヤンネル
が選択されたときには、低出力送信出来る状態と
なり、且つ、その場合でも必要に応じて高出力送
信への切換えができる送信機を提供することを目
的とするものである。
上記目的を達成するためにこの考案は以下の手
段を採用している。即ち、送信出力を高出力と低
出力に切換えるための出力切換スイツチを備えた
送信機に於いて、出力を低減すべき特定チヤンネ
ルが選択された時であつて、且つ、送信時に出力
切換用スイツチの状態の応じた制御信号を出力す
る制御信号出力手段と、出力を低減すべき特定チ
ヤンネルが選択されたときに、該特定チヤンネル
が選択される直前の制御信号の状態を保持する保
持手段と、特定チヤンネルが選択されたとき、上
記制御信号出力手段の出力を低出力送信に対応し
た信号とするクリア手段と、上記制御信号手段と
保持手段の出力の論理和をとる論理和手段とより
なる構成としたものである。
上記特定チヤンネルの選択は通常の送信機に装
着されているチヤンネル選択手段によつてなされ
るが、この考案では該チヤンネル選択手段と連動
する特定チヤンネルスイツチを備えておき、該特
定チヤンネルスイツチの状態に応じて上記制御信
号出力手段とクリア手段を作動させる構成とする
とよい。
また、上記保持手段は、特定チヤンネルと異な
るチヤンネルが選択されているときには、出力切
換スイツチに状態を制御信号として出力出来る制
御信号出力手段としても機能するようになつてい
る。
〔作用〕
この構成により、特定チヤンネルが選択された
ときには低出力送信ができる状態となると同時
に、該低出力送信の状態のときであつても出力切
換スイツチが作動可能となり、一時的に高出力と
することも出来、更に、特定チヤンネルと異なる
チヤンネルに移つたときには、特定チヤンネルに
切換える前の出力状態に復帰出来るように成つて
いる。
〔実施例〕
第1図はこの考案の1実施例を示すブロツク回
路図である。
先ず、制御信号出力手段1は、特定チヤンネル
スイツチ30がONされ、且つ、PTTスイツチ
(プツシユ・トウ・トーク・スイツチ)20が
ONされているとき(送信時)、出力切換スイツ
チ10の状態を制御信号として出力できるように
なつている。即ち、アンドゲート11の一方の入
力は出力切換スイツチ10を介して電源(VCC)
に、また、他方の入力もPTTスイツチ20を介
してVCCに接続されている。このアンドゲート
11の出力は微分回路12を介してフリツプフロ
ツプ13のクロツク端子CK1に入力され、この
フリツプフロツプ13の正出力Q1はアンドゲー
ト14の一方の入力となつている。このフリツプ
フロツプ13の負出力1と入力D1とが直接接
続されており、従つて、このフリツプフロツプ1
3は双安定マルチバイブレーターとして機能する
ようになつている。また、上記アンドゲート14
の他方の入力は特定チヤンネルスイツチ30を介
してVCCに接続されている。上記出力切換スイ
ツチ10は自己復帰型のスイツチであり、ONさ
れる毎に“1”レベルの信号が出力される。ま
た、上記特定チヤンネルスイツチ30は図示され
ていない送信回路のチヤンネル選択手段と連動し
ており、チヤンネル選択手段によつて特定チヤン
ネルが選択されたときに導通する機械的あるいは
電子的なスイツチを用いる。
この構成に於いて、PTTスイツチ20がONさ
れているとき、即ち、送信中であるときは、
PTTスイツチ20の出力は“1”レベルであり、
出力切換スイツチ10がON(“1”レベル)され
る毎にフリツプフロツプ13はその出力レベル
(“1”または“0”)を変化させることになる。
しかしながら、アンドゲート14は特定チヤンネ
ルスイツチ30がONの状態のときにのみ“1”
レベルの出力になるので、この上記フリツプフロ
ツプ13の出力は、特定チヤンネルに選択されて
いるときにのみ制御信号としてアンドゲート14
から出力されることになる。
上記フリツプフロツプ13は、そのリセツト端
子Rが特定チヤンネルスイツチ30を介して
VCCに接続されており、特定チヤンネルが選択
されたときにリセツトされるようになつている。
ここでリセツトの状態に於けるフリツプフロツプ
13の出力を“1”レベルとし、該状態を低出力
送信に対応させていた場合、上記構成によつて、
特定チヤンネルが選択されると同時に低出力送信
の状態が形成されることになる。
上記出力切換スイツチ10の出力は保持手段2
を構成するアンドゲート21の一方の入力にもな
り、またこのアンドゲート21の他方には上記特
定チヤンネルスイツチ30の出力がインバーター
25を介して入力されている。このアンドゲート
21の出力は微分回路22を介してフリツプフロ
ツプ23のクロツク端子CK2に入力され、その
フリツプフロツプ23の正出力Q2はアンドゲー
ト24の一方の入力となつている。該フリツプフ
ロツプ23の負出力2と入力D2とは直接接続
されており、従つてこのフリツプフロツプ23
も、フリツプフロツプ13と同様双安定マルチバ
イブレーターとして機能する。更に、上記アンド
ゲート24のもう一方の端子には、上記特定チヤ
ンネルスイツチ30の出力がインバーター26を
介して入力されている。
上記保持手段の構成により、特定チヤンネルス
イツチ30がONされたときには、インバーター
25によつて上記出力切換スイツチ10とフリツ
プフロツプ23の入力との関係が断たれるととも
に、インバーター26によつてフリツプフロツプ
23の出力とアンドゲート24との関係も断たれ
る。しかしながら、フリツプフロツプ23は、特
定チヤンネルスイツチ30がONされる直前の状
態を保持し続け、特定チヤンネルスイツチ30が
OFFされたときも、出力切換スイツチ10がON
されない限り上記の状態を保持している。従つ
て、特定チヤンネルが選択される前は高出力で送
信していたとすると、特定チヤンネルから復帰し
たときも高出力での送信状態を維持出来ることに
なる。
また、上記構成に於いて、特定チヤンネルが選
択されない状態、即ち、特定チヤンネルスイツチ
30がONされていないとき、アンドゲート21
のインバーター25側の入力が“1”レベルにな
るので、フリツプフロツプ23の出力は出力切換
スイツチ10がONされる毎に状態を変化させ
る。更に、アンドゲート24のインバーター26
側の入力も“1”レベルになつているので、上記
フリツプフロツプ23の出力がそのまま制御信号
として出力される。従つて、特定チヤンネルが選
択されていないときはPTTスイツチ20がONさ
れているか否かに関わらず、出力切換スイツチ1
0による出力の切換えが可能となる。
上記、制御信号出力手段1と保持手段2の出力
はオアゲート4を介して図示しない送信回路の出
力コントロール手段に入力され、送信出力の制御
に供される。
第2図はこの考案の別の実施例を示すブロツク
図である。第1図は微分回路12、及びフリツプ
フロツプ13が短絡された状態となつている。こ
の場合、特定チヤンネルスイツチ30がONのと
きであつて、PTTスイツチ20がONされている
ときに出力切換スイツチ10の状態がアンドゲー
ト14から出力されることは、上記第1図の実施
例と同じであるが、フリツプフロツプ13を備え
ていないため、上記アンドゲート14の出力を保
持することはできない。従つて、送信中に出力切
換スイツチ10がONされているときのみ、高出
力送信状態となり、出力切換スイツチ10が自己
復帰した(OFFとなつた)ときには、ただちに、
低出力送信状態となる。
特定チヤンネルスイツチ30がONされていな
いときに出力切換スイツチ10の状態がアンドゲ
ート24の出力にそのままあらわれる点は、第1
図において説明したと同様である。
〔考案の効果〕
以上説明したようにこの考案は、低出力送信が
要求されている特定チヤンネルが選択された時に
は、必ず低出力状態にリセツトされ、且つ、
PTTスイツチがONされているときにのみ、出力
切換スイツチを作動させることが出来るようにな
つているので、行政官庁の指導に沿つた運用がで
き、しかも必要なときには高出力での送信もでき
る。また、上記特定チヤンネルから低出力送信が
要求されていないチヤンネルに復帰したときに
は、特定チヤンネルに移行する前の送信出力を再
現出来、オペレーターによる出力切換の面倒がな
くなる。
【図面の簡単な説明】
第1図はこの考案の1実施例を示すブロツク回
路図であり、第2図はこの考案の他の実施例を示
すブロツク回路図である。 図中、1……制御信号出力手段、2……保持手
段、3……クリア手段、4……論理和手段、10
……出力切換スイツチ、20……PTTスイツチ、
30……特定チヤンネルスイツチ。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 送信出力を高出力と低出力に切換えるための
    出力切換スイツチを備えた送信機に於いて、 出力を低減すべき特定チヤンネル選択時であ
    つて、かつ、送信時に出力切換用スイツチの状
    態に応じた制御信号を出力する制御信号出力手
    段、 出力を低減すべき特定チヤンネルが選択され
    たときに、該特定チヤンネルが選択される直前
    の制御信号の状態を保持する保持手段、 特定チヤンネルが選択されたとき、上記制御
    信号出力手段の出力を低出力送信に対応した信
    号とするクリア手段、 上記制御信号出力手段と保持手段の出力の論
    理和をとる論理和手段 とよりなる送信出力切換制御回路。 (2) 送信回路のチヤンネル選択手段と連動する特
    定チヤンネルスイツチを備え、該特定チヤンネ
    ルスイツチの状態に応じて上記制御信号出力手
    段とクリア手段を作動させる構成とした請求項
    1に記載の送信出力切換制御回路。 (3) 上記保持手段が、特定チヤンネルと異なるチ
    ヤンネルが選択されている時に、出力切換スイ
    ツチの状態を制御信号として出力する回路であ
    る請求項1に記載の送信出力切換制御回路。
JP8219988U 1988-06-20 1988-06-20 Expired JPH042508Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8219988U JPH042508Y2 (ja) 1988-06-20 1988-06-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8219988U JPH042508Y2 (ja) 1988-06-20 1988-06-20

Publications (2)

Publication Number Publication Date
JPH024328U JPH024328U (ja) 1990-01-11
JPH042508Y2 true JPH042508Y2 (ja) 1992-01-28

Family

ID=31306963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8219988U Expired JPH042508Y2 (ja) 1988-06-20 1988-06-20

Country Status (1)

Country Link
JP (1) JPH042508Y2 (ja)

Also Published As

Publication number Publication date
JPH024328U (ja) 1990-01-11

Similar Documents

Publication Publication Date Title
DE3064558D1 (en) Circuit arrangement for transmitting digital signals between transmitter/ receiver devices using different data transmission procedures and different data formats
JPH042508Y2 (ja)
JP2893897B2 (ja) シリアル入出力装置
JPS6219025Y2 (ja)
JPH0275889U (ja)
JPH0286236A (ja) クロック切替回路
JPS61111024A (ja) 無線送信装置
JPH0638517Y2 (ja) Fskシフト幅・シフト方向の設定回路
JPS6178475U (ja)
JPS5931065Y2 (ja) 制御装置
JPH0427235Y2 (ja)
JPS55138939A (en) Error correction system of radio circuit
JPH0314832Y2 (ja)
JPH036049Y2 (ja)
JPS6010160Y2 (ja) モノラル・ステレオ切換制御回路
JPS6133728Y2 (ja)
JPH067658Y2 (ja) 遠隔制御装置
JPS5824893U (ja) 警報装置の音響制御装置
JPS6111049U (ja) 電動式変速装置
JPS5892281U (ja) 運搬機械の無線操縦装置
JPS5830357U (ja) 遠方監視制御装置
JPS58129788U (ja) リモ−トコントロ−ル装置
JPS6084051A (ja) 折り返し回路
JPS60193031A (ja) 入力制御回路
JPH05207102A (ja) 変復調装置