JPH04251977A - 超伝導体ゲートを備えた電界効果トランジスタ - Google Patents
超伝導体ゲートを備えた電界効果トランジスタInfo
- Publication number
- JPH04251977A JPH04251977A JP2415181A JP41518190A JPH04251977A JP H04251977 A JPH04251977 A JP H04251977A JP 2415181 A JP2415181 A JP 2415181A JP 41518190 A JP41518190 A JP 41518190A JP H04251977 A JPH04251977 A JP H04251977A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- effect transistor
- field effect
- channel
- work function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/608—Electrodes characterised by their materials being superconducting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板におけるチ
ャネルの導電率が、該チャネルに隣接して配置されたゲ
ートの電荷によって影響されるタイプの電界効果トラン
ジスタに関するものであり、また、ゲートに高温超伝導
材料を用いることによるその回路性能の改良に関するも
のである。
ャネルの導電率が、該チャネルに隣接して配置されたゲ
ートの電荷によって影響されるタイプの電界効果トラン
ジスタに関するものであり、また、ゲートに高温超伝導
材料を用いることによるその回路性能の改良に関するも
のである。
【０００２】
【従来の技術及びその課題】電界効果トランジスタを必
要とするテクノロジにおいて、集積密度及び性能に対す
る要求が増すにつれて、金属またはポリシリコンのゲー
トを備えたタイプの電界効果トランジスタ（ＦＥＴ）で
は、寄生抵抗及び容量を減損する効果が重要であること
が明らかになりつつある。１／４ミクロン以下の最小寸
法の場合、ゲート抵抗は、ゲートのＲＣ時定数のため、
重大な減損要因になる。金属・ケイ化物ゲートを備えた
ＦＥＴにおいては、小寸法の場合、一般的な金属の仕事
関数によって、性能が制限される。ゲートに利用可能な
材料の選択は、仕事関数によって強要される要件と、超
大規模集積回路に用いられる処理技術との適合性によっ
て制限される。また、明らかに、約７７°Ｋという低温
動作は有利であり、実際、認められているように、デバ
イス自体の性能が約３０％向上する。さらに、低温の場
合、ノイズのマージンが低くなり、低電圧の利用が可能
になる。
要とするテクノロジにおいて、集積密度及び性能に対す
る要求が増すにつれて、金属またはポリシリコンのゲー
トを備えたタイプの電界効果トランジスタ（ＦＥＴ）で
は、寄生抵抗及び容量を減損する効果が重要であること
が明らかになりつつある。１／４ミクロン以下の最小寸
法の場合、ゲート抵抗は、ゲートのＲＣ時定数のため、
重大な減損要因になる。金属・ケイ化物ゲートを備えた
ＦＥＴにおいては、小寸法の場合、一般的な金属の仕事
関数によって、性能が制限される。ゲートに利用可能な
材料の選択は、仕事関数によって強要される要件と、超
大規模集積回路に用いられる処理技術との適合性によっ
て制限される。また、明らかに、約７７°Ｋという低温
動作は有利であり、実際、認められているように、デバ
イス自体の性能が約３０％向上する。さらに、低温の場
合、ノイズのマージンが低くなり、低電圧の利用が可能
になる。
【０００３】
【課題を解決するための手段】ＦＥＴのゲートに超伝導
状態にある酸化物またはセラミック超伝導材料を用いる
ことによって、ゲートのＲＣ時定数が実際に解消し、都
合のよいしきい値制御を可能にする仕事関数が得られる
ので、性能が向上する。ディプレッションモードのＦＥ
Ｔデバイスの場合、適正な仕事関数によって、７７°Ｋ
での動作が可能になる。酸化物またはセラミック超伝導
材料は、標準的な集積回路処理技法及び温度に適合する
。
状態にある酸化物またはセラミック超伝導材料を用いる
ことによって、ゲートのＲＣ時定数が実際に解消し、都
合のよいしきい値制御を可能にする仕事関数が得られる
ので、性能が向上する。ディプレッションモードのＦＥ
Ｔデバイスの場合、適正な仕事関数によって、７７°Ｋ
での動作が可能になる。酸化物またはセラミック超伝導
材料は、標準的な集積回路処理技法及び温度に適合する
。
【０００４】
【実施例】平面図をなす図１を参照すると、電界効果ト
ランジスタ（ＦＥＴ）は、例えば、Ｐ導電型のシリコン
からなる半導体基板１に配置されている。基板１の表面
４には、Ｎ＋ 導電型のソース電極２及びドレイン電極
３が配置されており、高ドーピングがドット・アウトラ
インで示され、接点がそれぞれ５及び６で示されている
。 ソース２とドレイン３の間の領域が、チャネル７である
。ソース２とドレイン３の間の狭い空間において、接点
９まで延びるゲート８が、ゲート絶縁体１０に重ねて配
置されており、このゲート絶縁体がさらにチャネル７に
重ねられている。このタイプの構造の場合、長くて狭い
ゲート８のＲＣ時定数が、性能の重要な減損要因である
。
ランジスタ（ＦＥＴ）は、例えば、Ｐ導電型のシリコン
からなる半導体基板１に配置されている。基板１の表面
４には、Ｎ＋ 導電型のソース電極２及びドレイン電極
３が配置されており、高ドーピングがドット・アウトラ
インで示され、接点がそれぞれ５及び６で示されている
。 ソース２とドレイン３の間の領域が、チャネル７である
。ソース２とドレイン３の間の狭い空間において、接点
９まで延びるゲート８が、ゲート絶縁体１０に重ねて配
置されており、このゲート絶縁体がさらにチャネル７に
重ねられている。このタイプの構造の場合、長くて狭い
ゲート８のＲＣ時定数が、性能の重要な減損要因である
。
【０００５】本発明によれば、ゲート８は、動作温度で
超伝導性になる超伝導材料である。
超伝導性になる超伝導材料である。
【０００６】断面図をなす図２を参照すると、Ｎ＋ 導
電型ソース領域２及びドレイン領域３が、接点５及び６
がその上に延在する基板１に設けられている。基板のソ
ース２とドレイン３の間には、チャネル７がある。ゲー
ト絶縁体１０によってチャネル７から隔てられたソース
２とドレイン３の間に、超伝導体ゲート８が配置されて
いる。
電型ソース領域２及びドレイン領域３が、接点５及び６
がその上に延在する基板１に設けられている。基板のソ
ース２とドレイン３の間には、チャネル７がある。ゲー
ト絶縁体１０によってチャネル７から隔てられたソース
２とドレイン３の間に、超伝導体ゲート８が配置されて
いる。
【０００７】動作時、ゲート８の電荷が、ソース２とド
レイン３の間における電流の流れを変化させる働きをす
る。
レイン３の間における電流の流れを変化させる働きをす
る。
【０００８】本発明によれば、ゲート８は、超伝導状態
にある酸化物超伝導材料を含んでいる。ゲート８は、図
３に示すように、全て酸化物超伝導体とすることもでき
るし、図４に示すように、プロセス・ウインドの利点及
び特殊なゲート仕事関数の特性を拡大するため、酸化物
超伝導体層１５とポリシリコン層１６を組み合わせるこ
とも可能であり、また、ゲート８は、図５に示すように
、さらに仕事関数を調整するため、選択された材料によ
る層１８及び１９の間に酸化物超伝導体の層１７を挿入
することもできる。
にある酸化物超伝導材料を含んでいる。ゲート８は、図
３に示すように、全て酸化物超伝導体とすることもでき
るし、図４に示すように、プロセス・ウインドの利点及
び特殊なゲート仕事関数の特性を拡大するため、酸化物
超伝導体層１５とポリシリコン層１６を組み合わせるこ
とも可能であり、また、ゲート８は、図５に示すように
、さらに仕事関数を調整するため、選択された材料によ
る層１８及び１９の間に酸化物超伝導体の層１７を挿入
することもできる。
【０００９】図４及び図５の構造の目的は、デバイスの
しきい値調整を容易にすることにある。超伝導材料は、
ゼロ抵抗という周知の特性と、これに付随して、高コン
ダクタンスによって可能となる小断面積から生じる低寄
生容量を備えている。これらの特徴によって、電極間の
離隔距離を短かくし、相応して密度を高めることが可能
になる。さらに、酸化物超伝導体は、セラミック特性を
備えているので、約６５０°Ｃを越える温度の焼成また
は被着ステップによって超伝導状態にされ、その後は、
長期の高温に耐えることになる。この結果、一般的な“
プロセス・ウインド”すなわち温度サイクル生産許容差
が得られるので、製造工程の初期に用いることができ、
後続の処理事象によって影響されずにすむ。
しきい値調整を容易にすることにある。超伝導材料は、
ゼロ抵抗という周知の特性と、これに付随して、高コン
ダクタンスによって可能となる小断面積から生じる低寄
生容量を備えている。これらの特徴によって、電極間の
離隔距離を短かくし、相応して密度を高めることが可能
になる。さらに、酸化物超伝導体は、セラミック特性を
備えているので、約６５０°Ｃを越える温度の焼成また
は被着ステップによって超伝導状態にされ、その後は、
長期の高温に耐えることになる。この結果、一般的な“
プロセス・ウインド”すなわち温度サイクル生産許容差
が得られるので、製造工程の初期に用いることができ、
後続の処理事象によって影響されずにすむ。
【００１０】最も研究されている超伝導材料は、一般化
学式がＹ１Ｂａ２ Ｃｕ３ Ｏ７−ｙの１−２−３化合
物として知られるクラスの化合物である。ここで、ｙは
、約０．１であり、超伝導状態への転移温度は、ほぼ９
４°Ｋである。この転移温度は、イットリウムの代りに
、ユウロピウム、ガドリニウム、ネオジムといった希土
類を用いることによって維持することができる。
学式がＹ１Ｂａ２ Ｃｕ３ Ｏ７−ｙの１−２−３化合
物として知られるクラスの化合物である。ここで、ｙは
、約０．１であり、超伝導状態への転移温度は、ほぼ９
４°Ｋである。この転移温度は、イットリウムの代りに
、ユウロピウム、ガドリニウム、ネオジムといった希土
類を用いることによって維持することができる。
【００１１】例えば、転移時間が約１０８°Ｋのビスマ
ス、ストロンチウム、カルシウム、銅、及び、酸素の化
合物、転移温度が約１２５°Ｋのタリウム、ストロンチ
ウム、カルシウム、銅、及び、酸素の化合物、さらに、
転移温度が約３７°Ｋのランタン、ストロンチウム、銅
、及び、酸素の化合物といった、他の化合物の種族も存
在する。超伝導化合物の種族については、１９８９年１
月のＭａｔｅｒｉａｌｓ ｒｅｓｅａｒｃｈ Ｓｏｃｉ
ｅｔｙ， ＭＲＳ Ｂｕｌｌｅｔｉｎ第１４巻第１号４
５〜４８ページに記載がある。
ス、ストロンチウム、カルシウム、銅、及び、酸素の化
合物、転移温度が約１２５°Ｋのタリウム、ストロンチ
ウム、カルシウム、銅、及び、酸素の化合物、さらに、
転移温度が約３７°Ｋのランタン、ストロンチウム、銅
、及び、酸素の化合物といった、他の化合物の種族も存
在する。超伝導化合物の種族については、１９８９年１
月のＭａｔｅｒｉａｌｓ ｒｅｓｅａｒｃｈ Ｓｏｃｉ
ｅｔｙ， ＭＲＳ Ｂｕｌｌｅｔｉｎ第１４巻第１号４
５〜４８ページに記載がある。
【００１２】酸化物超伝導材料は、各種蒸着技法によっ
て塗布することができる。これらの技法の例については
、１９８９年１月のＭａｔｅｒｉａｌｓ Ｒｅｓｅａｒ
ｃｈ Ｓｏｃｉｅｔｙ， ＭＲＳ Ｂｕｌｌｅｔｉｎ第
１４巻第１号５８〜６２ページに記載がある。
て塗布することができる。これらの技法の例については
、１９８９年１月のＭａｔｅｒｉａｌｓ Ｒｅｓｅａｒ
ｃｈ Ｓｏｃｉｅｔｙ， ＭＲＳ Ｂｕｌｌｅｔｉｎ第
１４巻第１号５８〜６２ページに記載がある。
【００１３】酸化物超伝導体の貴重な特徴は、材料から
電子を除去するのに必要なエネルギにあたる仕事関数で
ある。
電子を除去するのに必要なエネルギにあたる仕事関数で
ある。
【００１４】一般に、仕事関数の異なる材料を組み合わ
せると、構成要素の極仕事関数によって規定される範囲
内の仕事関数が得られる。例えば、Ｙ１Ｂａ２ Ｃｕ３
Ｏ７−ｙの１−２−３化合物の場合、構成要素Ｙ２
Ｏ３ は、約２ｅＶの仕事関数を示し、構成要素ＢａＯ
は、約１．６ｅＶの仕事関数を示し、構成要素ＣｕＯは
、約４．１ｅＶの仕事関数を示すので、約１．６ｅＶを
超え、約４．１ｅＶ未満の仕事関数になることが予測さ
れる。
せると、構成要素の極仕事関数によって規定される範囲
内の仕事関数が得られる。例えば、Ｙ１Ｂａ２ Ｃｕ３
Ｏ７−ｙの１−２−３化合物の場合、構成要素Ｙ２
Ｏ３ は、約２ｅＶの仕事関数を示し、構成要素ＢａＯ
は、約１．６ｅＶの仕事関数を示し、構成要素ＣｕＯは
、約４．１ｅＶの仕事関数を示すので、約１．６ｅＶを
超え、約４．１ｅＶ未満の仕事関数になることが予測さ
れる。
【００１５】また、電気陰性度と仕事関数の間には関係
があることが分っている。これについては、１９７８年
１月のＩＢＭ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃ
ｈ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ第２２巻第１号７
２〜８０ページに記載がある。
があることが分っている。これについては、１９７８年
１月のＩＢＭ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃ
ｈ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ第２２巻第１号７
２〜８０ページに記載がある。
【００１６】本発明の原理は、エンハンス・モード・デ
バイス、Ｎ導電型チャネル（ＮＭＯＳ） ・デバイス、
Ｐ導電型 （ＰＭＯＳ）デバイス、及び、ｎ及びＰ相補
形（ＣＭＯＳ）回路に有効である。また、Ｎ及びＰ導電
型ディプレッションモード・デバイスにも有効である。 多くの構造では、同じ基板に２つ以上のタイプのデバイ
スが含まれている。
バイス、Ｎ導電型チャネル（ＮＭＯＳ） ・デバイス、
Ｐ導電型 （ＰＭＯＳ）デバイス、及び、ｎ及びＰ相補
形（ＣＭＯＳ）回路に有効である。また、Ｎ及びＰ導電
型ディプレッションモード・デバイスにも有効である。 多くの構造では、同じ基板に２つ以上のタイプのデバイ
スが含まれている。
【００１７】ディプレッションモードＦＥＴのしきい値
電圧を有し、ｎチャネルが負性であることが望ましい。 Ａｌのような金属ゲートまたはｎドープしたポリシリコ
ンに生じるように、仕事関数が、約４．０ｅＶと大きく
なると、チャネル領域にカウンタ・ドープして、しきい
値電圧を負性にしなければならない。ただし、こうした
構造は、７７°Ｋ以下では、カウンタ・ドープしたチャ
ネル領域におけるキャリアの凝固のため、適正に動作し
なくなり、このため、さらに、しきい値電圧がシフトし
たり、デバイスの電圧がオフになったりする。
電圧を有し、ｎチャネルが負性であることが望ましい。 Ａｌのような金属ゲートまたはｎドープしたポリシリコ
ンに生じるように、仕事関数が、約４．０ｅＶと大きく
なると、チャネル領域にカウンタ・ドープして、しきい
値電圧を負性にしなければならない。ただし、こうした
構造は、７７°Ｋ以下では、カウンタ・ドープしたチャ
ネル領域におけるキャリアの凝固のため、適正に動作し
なくなり、このため、さらに、しきい値電圧がシフトし
たり、デバイスの電圧がオフになったりする。
【００１８】当該技術の熟練者には明らかなように、デ
ィプレッション・モードのＰチャネルの場合、該チャネ
ルには、Ｐドーピングが施され、高仕事関数のゲートが
用いられる。図５のタイプのゲート構造によって、仕事
関数を高くすることができる。
ィプレッション・モードのＰチャネルの場合、該チャネ
ルには、Ｐドーピングが施され、高仕事関数のゲートが
用いられる。図５のタイプのゲート構造によって、仕事
関数を高くすることができる。
【００１９】酸化物超伝導体のゲート８と仕事関数制御
材料を組み合わせることによって、ターン・オンのしき
い値がより精密になり、その結果、遅延が短縮され、通
常はオフ状態にあるデバイスのしきい値未満挙動が改善
される。
材料を組み合わせることによって、ターン・オンのしき
い値がより精密になり、その結果、遅延が短縮され、通
常はオフ状態にあるデバイスのしきい値未満挙動が改善
される。
【００２０】図４において、ゲート８は、酸化物超伝導
体の層１５と、薄くて、導通し、適正な導電率タイプで
あるポリシリコンの層１６から構成される。層１６は、
２ナノ・メートルもの薄さにすることができる。酸化物
超伝導体の層１５は、カバーするのに十分な、一般には
、１０ナノ・メートルを超える最小厚さに被着したブラ
ンケットである。結果として生じるゲート構造は、しき
い値信号レベル制御のために精密な仕事関数のポリシリ
コンを備えることになり、同時に、酸化物超伝導体の抵
抗が低いという利点も備えることになる。
体の層１５と、薄くて、導通し、適正な導電率タイプで
あるポリシリコンの層１６から構成される。層１６は、
２ナノ・メートルもの薄さにすることができる。酸化物
超伝導体の層１５は、カバーするのに十分な、一般には
、１０ナノ・メートルを超える最小厚さに被着したブラ
ンケットである。結果として生じるゲート構造は、しき
い値信号レベル制御のために精密な仕事関数のポリシリ
コンを備えることになり、同時に、酸化物超伝導体の抵
抗が低いという利点も備えることになる。
【００２１】図５には、ゲート仕事関数に対するもう１
つの制御が示されている。図５の場合、ゲート８は、酸
化ルテニウム（ＲｕＯ２ ） のような、Ｓｉ半導体１
のほぼ禁止帯の幅の中間にあたる、４．６〜８．０ｅＶ
の範囲の仕事関数を有する導電酸化物の下方電極層１８
と、同じ材料とすることが可能なカバー電極層１９の間
に位置する酸化物超伝導体の層１７から構成される。下
方電極層１８は、酸化物の絶縁層１０の上に配置されて
いる。ＲｕＯ２ は安定しており、抵抗率が約３０マイ
クロ・オーム・センチ・メートルの良好な導体である。 それは、優れた拡散隔膜である。ＲｕＯ２ は、酸素中
で焼きなますことが可能であり、劣化しない。第５図の
構造は、ゲート絶縁体１０に対して厚さが５〜５０ナノ
・メートルのＲｕＯ２ 層のスパッタリングを施し、続
いて、厚さが１５０〜３００ナノ・メートルの酸化物超
伝導体層のスパッタリングを施すことによって形成する
ことが可能である。ゲートのパターン形成は、例えば、
化学エッチングとしてＨＮＯ３：Ｈ２Ｏ （３：７）を
用いることにより、あるいは、イオン・ミリングによっ
て実施することができる。層１７への被着によって、例
えば、５〜５０ナノ・メートルの厚さのＲｕＯ２ によ
るキャッピング層１９を加えることもできる。層１９は
、酸化物超伝導体１７の環境保護を行なって、安定性を
付与するだけでなく、それに対する電気的接点も形成す
る。
つの制御が示されている。図５の場合、ゲート８は、酸
化ルテニウム（ＲｕＯ２ ） のような、Ｓｉ半導体１
のほぼ禁止帯の幅の中間にあたる、４．６〜８．０ｅＶ
の範囲の仕事関数を有する導電酸化物の下方電極層１８
と、同じ材料とすることが可能なカバー電極層１９の間
に位置する酸化物超伝導体の層１７から構成される。下
方電極層１８は、酸化物の絶縁層１０の上に配置されて
いる。ＲｕＯ２ は安定しており、抵抗率が約３０マイ
クロ・オーム・センチ・メートルの良好な導体である。 それは、優れた拡散隔膜である。ＲｕＯ２ は、酸素中
で焼きなますことが可能であり、劣化しない。第５図の
構造は、ゲート絶縁体１０に対して厚さが５〜５０ナノ
・メートルのＲｕＯ２ 層のスパッタリングを施し、続
いて、厚さが１５０〜３００ナノ・メートルの酸化物超
伝導体層のスパッタリングを施すことによって形成する
ことが可能である。ゲートのパターン形成は、例えば、
化学エッチングとしてＨＮＯ３：Ｈ２Ｏ （３：７）を
用いることにより、あるいは、イオン・ミリングによっ
て実施することができる。層１７への被着によって、例
えば、５〜５０ナノ・メートルの厚さのＲｕＯ２ によ
るキャッピング層１９を加えることもできる。層１９は
、酸化物超伝導体１７の環境保護を行なって、安定性を
付与するだけでなく、それに対する電気的接点も形成す
る。
【００２２】ゲートの仕事関数を調整可能にする本発明
の原理は、とりわけ、デバイスが共通基板に配置された
ＦＥＴ構造に有効である。望ましい超伝導体の仕事関数
は、単独で利用したり、調整したり、チャネル・ドーピ
ングと組み合わせたり、あるいは、動作モード及びしき
い値選択時におけるいくつかのタイプのチャネル・ドー
ピングを不要にすることも可能である。
の原理は、とりわけ、デバイスが共通基板に配置された
ＦＥＴ構造に有効である。望ましい超伝導体の仕事関数
は、単独で利用したり、調整したり、チャネル・ドーピ
ングと組み合わせたり、あるいは、動作モード及びしき
い値選択時におけるいくつかのタイプのチャネル・ドー
ピングを不要にすることも可能である。
【００２３】次に図６を参照すると、ＣＭＯＳタイプ構
造の一例に適用される本発明が例示されている。図６の
場合、ＣＭＯＳ構造は、例えば、Ｐ導電型とｎ導電型の
２つのウエルが、それぞれ、配置されているＰ− 導電
型シリコンの基板２０に形成される。ウエル２１には、
Ｎ＋ 形のソース電極２３及びドレイン電極２４が配置
されている。相応じて、ウエル２２には、Ｐ＋ 形のソ
ース電極２５及びドレイン電極２６が、配置されている
。素子２４及び２５は、素子２７によって電気的に接合
されている。ウエル２１には、デバイスのための超伝導
ゲート２８が設けられており、ウエル２２には、デバイ
スのための超伝導ゲート２９が設けられている。導体３
０は、電源接続の働きをし、導体３１は、アースすなわ
ち基準接続の働きをし、出力は、端子３２によって素子
２７に接続され、入力は、端子３３及び３４によって、
それぞれ、ゲート２８及び２９に接続される。超伝導体
ゲート２８及び２９は、図３、図４、及び、図５に関連
して既述のように、抵抗、容量、及び、仕事関数の利点
がある。
造の一例に適用される本発明が例示されている。図６の
場合、ＣＭＯＳ構造は、例えば、Ｐ導電型とｎ導電型の
２つのウエルが、それぞれ、配置されているＰ− 導電
型シリコンの基板２０に形成される。ウエル２１には、
Ｎ＋ 形のソース電極２３及びドレイン電極２４が配置
されている。相応じて、ウエル２２には、Ｐ＋ 形のソ
ース電極２５及びドレイン電極２６が、配置されている
。素子２４及び２５は、素子２７によって電気的に接合
されている。ウエル２１には、デバイスのための超伝導
ゲート２８が設けられており、ウエル２２には、デバイ
スのための超伝導ゲート２９が設けられている。導体３
０は、電源接続の働きをし、導体３１は、アースすなわ
ち基準接続の働きをし、出力は、端子３２によって素子
２７に接続され、入力は、端子３３及び３４によって、
それぞれ、ゲート２８及び２９に接続される。超伝導体
ゲート２８及び２９は、図３、図４、及び、図５に関連
して既述のように、抵抗、容量、及び、仕事関数の利点
がある。
【００２４】次に、図７を参照すると、エンハンスメン
ト形ディプレッション（Ｅ／Ｄ）ＦＥＴ回路構造に適用
された本発明の例が示されている。図７の場合、一方の
表面に、それぞれ、３つのＮ＋ 導電型電極４１、４２
、及び、４３を備えた、Ｐ導電型のシリコンからなる基
板４０に該構造が形成されている。電極４２は、一方に
おいて、チャネルによって電極４１から隔てられ、もう
一方において、もう１つのチャネルによって電極４３か
ら隔てられた共通電極としての働きをする。第１の超伝
導体ゲート４４は、電極４１と４２の間のチャネル上に
配置され、第２の超伝導体ゲート４５は、電極４２と４
３の間のチャネル上に配置されている。電極４２及びゲ
ート４５は、導体４６によって電気的に接合されている
。 導体４７は、電源接続の働きをし、導体４８は、アース
接続の働きをし、第１のゲート４４に接続された端子４
９は、入力の働きをし、導体４６に接続された端子５０
は、出力の働きをする。図７の構造の場合、ゲートは、
図３、図４、及び、図５に関連して既述のように、抵抗
、容量、及び、仕事関数の利点を備えている。図７のよ
うなＥ／Ｄデバイスの場合、本発明の超伝導ゲートの望
ましい仕事関数は、１つのデバイスに関して固有の負性
しきい値レベルを可能にし、一方、標準的な技法を用い
て、もう１つのデバイスに関する精密なターン・オン・
レベルを設定し、また、ディプレッションモード・トラ
ンジスタにおけるチャネル・カウンタ・ドーピングの必
要をなくすことができる。
ト形ディプレッション（Ｅ／Ｄ）ＦＥＴ回路構造に適用
された本発明の例が示されている。図７の場合、一方の
表面に、それぞれ、３つのＮ＋ 導電型電極４１、４２
、及び、４３を備えた、Ｐ導電型のシリコンからなる基
板４０に該構造が形成されている。電極４２は、一方に
おいて、チャネルによって電極４１から隔てられ、もう
一方において、もう１つのチャネルによって電極４３か
ら隔てられた共通電極としての働きをする。第１の超伝
導体ゲート４４は、電極４１と４２の間のチャネル上に
配置され、第２の超伝導体ゲート４５は、電極４２と４
３の間のチャネル上に配置されている。電極４２及びゲ
ート４５は、導体４６によって電気的に接合されている
。 導体４７は、電源接続の働きをし、導体４８は、アース
接続の働きをし、第１のゲート４４に接続された端子４
９は、入力の働きをし、導体４６に接続された端子５０
は、出力の働きをする。図７の構造の場合、ゲートは、
図３、図４、及び、図５に関連して既述のように、抵抗
、容量、及び、仕事関数の利点を備えている。図７のよ
うなＥ／Ｄデバイスの場合、本発明の超伝導ゲートの望
ましい仕事関数は、１つのデバイスに関して固有の負性
しきい値レベルを可能にし、一方、標準的な技法を用い
て、もう１つのデバイスに関する精密なターン・オン・
レベルを設定し、また、ディプレッションモード・トラ
ンジスタにおけるチャネル・カウンタ・ドーピングの必
要をなくすことができる。
【００２５】以上の説明は、動作がＦＥＴトランジスタ
における超伝導体ゲートのＴｃ 未満の温度で行なわれ
るＦＥＴトランジスタに関するものである。
における超伝導体ゲートのＴｃ 未満の温度で行なわれ
るＦＥＴトランジスタに関するものである。
【００２６】
【発明の効果】本発明により、ゲートに高温超伝導材料
を用いてゲートのＲＣ時定数を解消するとともに都合の
よいしきい値制御可能な仕事関数を与えるようにしたＦ
ＥＴが得られる。
を用いてゲートのＲＣ時定数を解消するとともに都合の
よいしきい値制御可能な仕事関数を与えるようにしたＦ
ＥＴが得られる。
【図１】本発明の超伝導体ゲートを備えた電界効果トラ
ンジスタの平面図である。
ンジスタの平面図である。
【図２】本発明の超伝導体ゲートを備えた電界効果トラ
ンジスタの断面図である。
ンジスタの断面図である。
【図３】本発明に用いられる異なる特性を備えたＦＥＴ
ゲート構造の断面図である。
ゲート構造の断面図である。
【図４】本発明に用いられる異なる特性を備えたＦＥＴ
ゲート構造の断面図である。
ゲート構造の断面図である。
【図５】本発明に用いられる異なる特性を備えたＦＥＴ
ゲート構造の断面図である。
ゲート構造の断面図である。
【図６】本発明を利用したＣＭＯＳ構造の断面図である
。
。
【図７】本発明を利用したエンハンスメント・ディプレ
ッション（Ｅ／Ｄ）ＦＥＴの断面図である。
ッション（Ｅ／Ｄ）ＦＥＴの断面図である。
Claims (19)
- 【請求項１】表面に、チャネルによって隔てられた、第
２導電型の第１と第２の領域を備えた第２導電型の半導
体基板と、前記チャネルに隣接した前記表面上の絶縁層
と、前記絶縁層上に配置された超伝導酸化物超伝導体を
含むゲート部材と、の組合せから成る電界効果トランジ
スタ。 - 【請求項２】前記ゲート部材に、前記ゲートの仕事関数
を調整する手段が含まれることを特徴とする、請求項１
に記載の電界効果トランジスタ。 - 【請求項３】前記ゲート部材が、前記絶縁層に隣接した
ポリシリコンの層と、前記ポリシリコン層に重なる前記
酸化物超伝導体の層から構成されることを特徴とする、
請求項１に記載の電界効果トランジスタ。 - 【請求項４】前記ゲート部材が、少なくとも１つの酸化
ルテニウム層と、酸化物超伝導材料の層から構成される
ことと、前記酸化ルテニウム層の１つが、前記絶縁層に
隣接していることを特徴とする、請求項１に記載の電界
効果トランジスタ。 - 【請求項５】それぞれが、共通基板のチャネルを制御す
る第１と第２のゲート電極を備えたタイプの電界効果ト
ランジスタにおいて、各ゲートを超伝導酸化物超伝導材
料で構成したこと、を特徴とする電界効果トランジスタ
。 - 【請求項６】前記ゲート電極に、ゲート仕事関数を調整
する手段が含まれることを特徴とする、請求項５に記載
の電界効果トランジスタ。 - 【請求項７】ゲート仕事関数を調整する前記手段が、各
前記ゲート毎に異なる仕事関数を調整することを特徴と
する、請求項６に記載の電界効果トランジスタ。 - 【請求項８】前記ゲート仕事関数調整手段が、前記酸化
物超伝導体ゲートと、前記ゲートによって制御されるチ
ャネルの間に導電層を含んでいることを特徴とする、請
求項６に記載の電界効果トランジスタ。 - 【請求項９】前記導電層が、前記第１と第２のゲートで
異なっており、それぞれについて異なる仕事関数を発生
することを特徴とする、請求項８に記載の電界効果トラ
ンジスタ。 - 【請求項１０】前記ゲート仕事関数調整手段は、前記第
１のゲートによって制御されるチャネルにおいてエンハ
ンスメント・モードの動作が行なわれ、前記第２のゲー
トによって制御されるチャネルにおいてディプレッショ
ン・モードの動作が行なわれるようにするということを
特徴とする、請求項７に記載の電界効果トランジスタ。 - 【請求項１１】各前記チャネルにおける動作モード及び
しきい値が、前記超伝導ゲートの仕事関数、前記超伝導
ゲートの仕事関数に対する調整、及び、前記ゲートによ
って制御されるチャネルに対するドーピングの組合せの
うち少なくとも１つによって得られることを特徴とする
、請求項５に記載の電界効果トランジスタ。 - 【請求項１２】１つのゲートの前記仕事関数調整が、前
記ゲートによって制御されるチャネルにおけるカウンタ
・ドーピングを排除する働きをすることを特徴とする、
請求項１０に記載の電界効果トランジスタ。 - 【請求項１３】半導体基板のチャネルにおけるソース電
極とドレイン電極の間の導電率が、絶縁層によって前記
チャネルから隔てられたゲート電極の電荷によって制御
されるタイプの電界効果トランジスタにおいて前記ゲー
ト電極が、高Ｔｃの超伝導材料を含んでいることと、前
記トランジスタが、前記超伝導材料の前記Ｔｃ未満の温
度で動作することと、から成る電界効果トランジスタ。 - 【請求項１４】前記ゲートの仕事関数を調整する手段を
含んでいることを特徴とする、請求項１３に記載電界効
果のトランジスタ。 - 【請求項１５】前記チャネルにおけるしきい値及び動作
モードを制御する手段を含んでおり、前記手段が、前記
ゲートの仕事関数と、前記チャネルのドーピングの少な
くとも一方を調整することを特徴とする、請求項１２に
記載の電界効果トランジスタ。 - 【請求項１６】２つの前記電界効果トランジスタが、共
通の基板に配置されていることと、しきい値及び動作モ
ードを制御するための前記手段が、一方のチャネルでは
エンハンスメント・モードの動作が行なわれ、もう一方
のチャネルでは空乏モードの動作が行なわれるようにす
ることを特徴とする、請求項１５に記載の電界効果トラ
ンジスタ。 - 【請求項１７】２つの前記電界効果トランジスタが、共
通の基板に配置されており、一方がＰチャネル・タイプ
であることを特徴とする、請求項１５に記載の電界効果
トランジスタ。 - 【請求項１８】前記ゲート電極の超伝導材料が、イット
リウム、バリウム、銅、及び、酸素の化合物と、タリウ
ム、ストロンチウム、カルシウム、銅、及び、酸素の化
合物と、ビスマス、ストロンチウム、カルシウム、銅、
及び、酸素の化合物と、ランタン、ストロンチウム、銅
、及び、酸素の化合物からなるグループから選択された
材料であることを特徴とする、請求項１３に記載の電界
効果トランジスタ。 - 【請求項１９】チャネルにおけるしきい値及び動作モー
ドを制御する手段を含んでおり、前記手段が、前記ゲー
トの仕事関数と、前記チャネルのドーピングの少なくと
も一方を調整することを特徴とする、請求項１８に記載
の電界効果トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US47329290A | 1990-02-01 | 1990-02-01 | |
| US473292 | 1990-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04251977A true JPH04251977A (ja) | 1992-09-08 |
| JPH077838B2 JPH077838B2 (ja) | 1995-01-30 |
Family
ID=23878966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2415181A Expired - Fee Related JPH077838B2 (ja) | 1990-02-01 | 1990-12-27 | 超伝導体ゲートを備えた電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0439751B1 (ja) |
| JP (1) | JPH077838B2 (ja) |
| DE (1) | DE69030074T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535246A (ja) * | 2005-03-28 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | Ｐｍｏｓ素子電極としての添加物含有導電性金属酸化物 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908813A (en) * | 1997-02-14 | 1999-06-01 | Micron Technology, Inc. | Method making integrated circuit metallization with superconductor BEOL wiring |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474758A (en) * | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Insulated gate field-effect transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109906B2 (ja) * | 1988-03-03 | 1995-11-22 | 松下電器産業株式会社 | 超伝導トランジスタ回路 |
-
1990
- 1990-12-13 EP EP90124052A patent/EP0439751B1/en not_active Expired - Lifetime
- 1990-12-13 DE DE69030074T patent/DE69030074T2/de not_active Expired - Fee Related
- 1990-12-27 JP JP2415181A patent/JPH077838B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474758A (en) * | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Insulated gate field-effect transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535246A (ja) * | 2005-03-28 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | Ｐｍｏｓ素子電極としての添加物含有導電性金属酸化物 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69030074D1 (de) | 1997-04-10 |
| DE69030074T2 (de) | 1997-09-18 |
| JPH077838B2 (ja) | 1995-01-30 |
| EP0439751A3 (en) | 1991-11-21 |
| EP0439751A2 (en) | 1991-08-07 |
| EP0439751B1 (en) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774463B1 (en) | Superconductor gate semiconductor channel field effect transistor | |
| US6696333B1 (en) | Method of making integrated circuit with MOSFETs having bi-layer metal gate electrodes | |
| US5164805A (en) | Near-intrinsic thin-film SOI FETS | |
| US3514676A (en) | Insulated gate complementary field effect transistors gate structure | |
| US5338698A (en) | Method of fabricating an ultra-short channel field effect transistor | |
| US20220406936A1 (en) | Semiconductor device | |
| HK147895A (en) | Integrated circuit with "latch-up" protective circuit in complementary mos circuit techniques | |
| KR19990088443A (ko) | Ｓｏｉ반도체장치및그제조방법 | |
| US11929420B2 (en) | Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices | |
| HK79493A (en) | Integrated circuit of the complementary technique having a substrate bias generator | |
| EP0031238B1 (en) | Semiconductor memory device | |
| US4554569A (en) | Integrated electron circuits having Schottky field effect transistors of P- and N-type | |
| US20070262377A1 (en) | Transistor Structure and Method of Manufacturing Thereof | |
| US6285052B1 (en) | Integrated capacitor | |
| US3585463A (en) | Complementary enhancement-type mos transistors | |
| US5602410A (en) | Off-state gate-oxide field reduction in CMOS | |
| US5969385A (en) | Ultra-low power-delay product NNN/PPP logic devices | |
| JPH04251977A (ja) | 超伝導体ゲートを備えた電界効果トランジスタ | |
| JP2000340795A (ja) | 半導体論理素子およびそれを用いた論理回路 | |
| US6107664A (en) | Self-locking static micro-circuit breaker | |
| JP3054937B2 (ja) | 半導体装置とその製造方法 | |
| US20040159866A1 (en) | Semiconductor device | |
| EP0283878A1 (en) | Field effect transistor | |
| US8354725B2 (en) | MIM transistor | |
| JP2586370B2 (ja) | 超電導トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |