JPH04252068A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、スタティック型のキャパシタを有する半導
体装置に関する。

【０００２】

【従来の技術】ダイナミックＲＡＭのキャパシタの蓄積
容量を大きくするために、例えば図８に示すように、転
送トランジスタ８０の拡散層８１の上に設けられるスタ
ティック型キャパシタについて種々の構造のものが提案
されている。

【０００３】例えば図８（Ａ）　に示すように、円筒形
の蓄積電極８２の表面に沿って誘電体層８３を成長し、
その上に対向電極８４を形成する構造のキャパシタや、
同図（Ｂ）に示すように、外方向に伸びるフィンを有す
る蓄積電極８５を拡散層８１の上に形成し、その周囲に
誘電体層８６及び対向電極８７を設けるセル、あるは、
同図（Ｃ）　に示すように、上面に開口部８８を有する
箱型の蓄積電極８９を設け、その底面を拡散層８１に接
続するとともに、その周囲に誘電体層９０と対向電極９
１を設けるキャパシタがある。

【０００４】次に、上記したセルの製造工程を簡単に説
明する。図１０は、円筒形の蓄積電極８２の形成工程を
示す断面図であって、まず、同図（Ａ）　に示すように
、転送トランジスタ８０を覆う層間絶縁膜９２の上に第
一の多結晶シリコン膜９３を積層した後にこれをパター
ニングし、転送トランジスタ８０の一方の拡散層８１の
上に窓９４を設ける（図１０（Ａ））。

【０００５】次に、層間絶縁膜９２をパターニングして
窓９４よりも小さな開口部９５をその中に形成した後に
（同図（Ｂ））、第二の多結晶シリコン膜９６を全体に
積層する（同図（Ｃ））。

【０００６】これに続いて、２つの多結晶シリコン膜９
３、９６をパターニングすることにより、それらの多結
晶シリコン膜９３、９６を拡散層８１の上とその周辺に
残存させる（同図（Ｄ））。これによって、多結晶シリ
コンからなる円筒状の蓄積電極８２が完成する。

【０００７】この後に、蓄積電極８２の表面を熱酸化し
てＳｉＯ２を成長し、これを図８（Ａ）　に示すような
誘電体膜８３となし、さらに多結晶シリコンを積層して
これを対向電極８４とする。

【０００８】図１１は、フィン構造の蓄積電極８５の形
成工程を示す断面図である。まず、同図（Ａ）　に示す
ように、層間絶縁膜９２の上層を窒化シリコンにより形
成した状態で、その上に、ＳｉＯ２膜９７、多結晶シリ
コン膜９８及びＳｉＯ２膜９９を順に形成した後に、層
間絶縁膜９２とその上の層９７〜９９をパターニングし
て拡散層８１の上に開口部　１００を形成する。

【０００９】次に、開口部　１００内とＳｉＯ２膜９９
の上に第二の多結晶シリコン膜　１０１を積層してから
（図１１（Ｂ））、さらに、多結晶シリコン膜９８、１
０１　及びＳｉＯ２膜０７、９９をフォトリソグラフィ
ー法によってパターニングし、これにより拡散層８１の
上とその周辺にそれらの膜を残存させる（図１１（Ｃ）
）。

【００１０】この後に、層間絶縁膜９２の上のＳｉＯ２
膜９７、９９を弗酸によって選択的に除去すれば、図８
（Ｂ）　に示すようなフィン構造の蓄積電極８５が形成
される（図１１（Ｄ））。ついで、蓄積電極８５の表面
に誘電体層８６、対向電極８７を形成することになる。

【００１１】図１２は、箱型の蓄積電極９０の形成工程
を示す断面図であって、転送トランジスタ８０の拡散層
８１の上とその周辺の層間絶縁膜９２上に第一の多結晶
シリコン膜　１０２をパターニン形成した後に、ＳｉＯ
２膜　１０３、第二の多結晶シリコン膜１０４　及びＳ
ｉＯ２膜　１０５を順に積層する（図１２（Ａ））。そ
して、上から三つの膜　１０３〜１０５をパターニング
して第一の多結晶シリコン膜　１０２の周縁領域を露出
させる（同図（Ｂ））。

【００１２】次に、第二の多結晶シリコン膜　１０４の
側部と第一の多結晶シリコン膜　１０２の周縁部を接続
する導電性のサイドウォール　１０６を形成するととも
に、２つのＳｉＯ２膜１０３，１０５　を貫通する開口
部　１０７をその中央に設ける（同図（Ｃ））。

【００１３】この後に、開口部　１０７を通して弗酸溶
液を供給し、ＳｉＯ２膜１０３，１０５　を除去すれば
、図８（Ｃ）　に示すような箱型の蓄積電極９０が拡散
層８１の上に形成される（同図（Ｄ））。

【００１４】

【発明が解決しようとする課題】ところで、図８（Ａ）
　に示すような構造のセルにおいて、キャパシタの蓄積
容量を大きくする場合には、蓄積電極８２を高くする必
要があるが、これによれば、層間絶縁膜９２との段差が
大きくなり、層間絶縁膜９２にコンタクトホールを形成
する際の露光工程において解像度が低下するといった問
題がある。

【００１５】これに対し、図８（Ｂ）　に示すような構
造のセルによれば、横方向にフィンの面積を増やして蓄
積容量を大きくすることができる。

【００１６】しかし、そのキャパシタの高さを抑制する
ために蓄積電極８５のフィンを薄くすると、フィンの機
械的強度が弱くなり、図９に示すようにフィンが湾曲し
て互いに接触したり、フィンが層間絶縁膜９２に接触し
易くなり、歩留りが低下するといった問題がある。

【００１７】さらに、図８（Ｃ）　に示す箱形のキャパ
シタの場合には、蓄積電極８９の開口部８８を狭くして
横方向の面積を大きくすれば容量が増加するが、同一の
開口部８８からエッチング液を供給，排出するために蓄
積電極８９の内部にエッチング残渣が生じ易くなり、歩
留りが低下するといった不都合がある。

【００１８】本発明はこのような問題に鑑みてなされた
ものであって、蓄積容量を増加するとともにその歩留り
を向上できる構造の半導体装置を提供することを目的と
する。

【００１９】

【課題を解決するための手段】上記した課題は、図２（
Ｈ）　に例示するように、半導体層２上に設けた有底筒
状の導電膜４ａの周壁から内方，外方に向けて導電性の
フィン４ｂを延設してなる蓄積電極４と、該対向電極４
を覆う誘電体膜７と、該誘電体膜７の周りに積層された
対向電極８とにより構成したキャパシタＱを有する半導
体装置によって達成する。

【００２０】または、図５（Ｉ）　に例示するように、
半導体層２上に設けた断面Ｕ字状の導電膜の両側壁から
内方，外方に向けて導電性フィンを延出してなる蓄積電
極２８と、該対向電極２８を覆う誘電体膜２９と、該誘
電体膜２９の周りに積層された対向電極３０とにより構
成したキャパシタＱを有する半導体装置によって達成す
る。

【００２１】または、図７（Ｆ）　に例示するように、
半導体層２の上に、断面格子状に形成し対向電極４２と
、該対向電極４２を覆う誘電体膜４３と、該誘電体膜４
３の周りに積層された対向電極４４とにより構成したキ
ャパシタＱを有する半導体装置によって達成する。

【００２２】

【作　　用】第１の発明によれば、有底筒状の導電膜４
ａの周壁から、その内方、外方に向けて導電性のフィン
４ｂを延設することにより、キャパシタＱの対向電極４
を形成している。

【００２３】このため、蓄積電極４を構成するフィン４
ｂは、端部ではなくその中央又はその近傍で支持される
ことになり、フィン４ｂを薄くしても湾曲し難くなる。

【００２４】しかも、図８（Ｂ）　に示す従来装置に比
べて、フィンの支持位置を変えただけなので、その表面
積を減らすこともなく、蓄積容量を大きくできることに
なる。

【００２５】また、有底筒状の導電層４ａの内部に設け
られるフィンの間にエッチング液を供給する場合に、そ
のフィンの面積は狭く形成されるので、その内部に残渣
は生じ難くくなる。

【００２６】第２の発明によれば、断面Ｕ字状の導電膜
の両側壁から、その内方、外方に向けて導電性フィンを
形成し、これを蓄積電極２８としている。

【００２７】このため、第１の発明と同様な理由により
、フィンは湾曲し難くくなり、しかも蓄積容量は大きく
なる。

【００２８】第３の発明によれば、断面格子状に蓄積電
極４２を形成している。このため、キャパシタＱの蓄積
電極４２の機械的強度は強くなり、その分、横方向のフ
ィンを大きくして蓄積容量を増加できることになる。

【００２９】

【実施例】（ａ）本発明の第１実施例の説明図１、２は
、本発明の一実施例装置の製造工程を示す断面図であり
、図２（Ｈ）は、この工程により完成した装置の断面を
示している。

【００３０】図２（Ｈ）　において符号１は、ｐ型シリ
コン基板２に形成されたＤＲＡＭの転送トランジスタで
、この転送トランジスタ１を覆う層間絶縁膜３の上には
キャパシタＱが形成され、また、キャパシタＱを構成す
る蓄積電極４は、層間絶縁膜３のコンタクトホール５を
通して転送トランジスタ１のｎ＋　型拡散層６の一方に
接続されている。

【００３１】また、蓄積電極４は、コンタクトホール５
を含む領域に形成された有底筒状の導電膜４ａと、その
周壁の内方と外方に突出するフィン４ｂとを有しており
、その周囲には、ＳｉＯ２よりなる誘電体膜７、導電性
多結晶シリコンよりなる対向電極８が設けられており、
これらによってキャパシタＱが構成される。

【００３２】なお、図中符号Ｇは、シリコン基板２上に
絶縁膜９を介して形成された転送トランジスタ１のワー
ド線ゲート電極、１０は、転送トランジスタ１を囲む領
域のシリコン基板２上面に形成された選択酸化膜である
。

【００３３】この実施例において、蓄積電極４を構成す
るフィン４ｂを、端部ではなくその中央又はその近傍で
導電膜４ａによって支持しているために、そのフィン４
ｂを薄くしても湾曲することはなく、しかもその支持位
置を変えるだけなので、その表面積を減らすこともなく
、蓄積容量を大きくできることになる。

【００３４】次に、上記した実施例装置の製造工程を説
明する。まず、第１図（Ａ）　に示すように、選択酸化
膜１０に囲まれたシリコン基板２に転送トランジスタ１
を形成した後に、その上に層間絶縁膜３を積層する。こ
の場合の層間絶縁膜３は、その上層を窒化シリコンによ
って構成する。

【００３５】そして、層間絶縁膜３をフォトリソグラフ
ィー法によってパターニングし、転送トランジスタ１の
ソース／ドレインとなるｎ型拡散層６の一方の上にコン
タクトホール５を形成する。

【００３６】次に、コンタクトホール５の内部と層間絶
縁膜３の上に、第一から第三の多結晶シリコン膜１１、
１２、１３をＣＶＤ法によって各１０００Å程度の厚さ
に積層する（図１（Ｂ））。例えば、その成長温度は６
００℃前後、成長圧力は０．２Ｔｏｒｒとする。

【００３７】この場合、ＳｉＨ４ガスを用いて多結晶シ
リコンを成長させるが、第二の多結晶シリコン膜１２を
成長させる際には、ＰＣｌ３　ガスを供給して膜の中に
燐を濃度１×１０２１／ｃｍ３　程度含ませる。

【００３８】この後に、フォトレジスト１４を塗布して
これを露光・現像し、コンタクトホール５及びその周辺
を覆うマスクを形成する。そして、塩素系ガスを用いた
反応性イオンエッチング（ＲＩＥ）法によって、フォト
レジスト１４から露出した第一から第三の多結晶シリコ
ン膜１１〜１３をエッチング除去する（図１（Ｃ））。

【００３９】ついで、フォトレジスト１４を除去した後
に、コンタクトホール５上にある多結晶シリコン膜１３
を露出する窓１５を設けたレジストマスク１６を形成す
る（図１（Ｄ））。

【００４０】この後に、窓１５から露出する第一、第二
の多結晶シリコン膜１２、１３を、ＲＩＥ法によりエッ
チングして、それらの膜１２、１３の中央に開口部１７
を設ける（図２（Ｅ））。この場合、エッチングガスと
して塩素系ガスを使用する。

【００４１】次に、硝酸と弗酸を含むエッチング液を多
結晶シリコン膜１１〜１３に供給すると、燐を含む第二
の多結晶シリコン膜１２は、その外側と開口部１７内か
ら横方向に選択的にエッチングされ、その面積が縮小し
て他の多結晶シリコン膜１１、１３よりも狭くなる（図
２（Ｆ））。これに対して、ノンドープの多結晶シリコ
ン膜１１、１３はエッチングレートが小さく、縮小の程
度は少ない。

【００４２】ちなみに、燐の濃度が１×１０２１／ｃｍ
３の場合、エッチングレートは４０ｎｍ／ｍｉｎ　とな
り、ノンドープの場合には５ｎｍ／ｍｉｎ　となる。

【００４３】このようにパターニングされた多結晶シリ
コン膜１１〜１３は蓄積電極４として使用され、その形
状は、有底筒状の導電膜４ａの周壁の両側に２枚のフィ
ン４ｂを突出させたものとなる。

【００４４】ついで、蓄積電極４に導電性を付与するた
めに最後に燐をイオン注入し、これを熱によって活性化
する。

【００４５】そして、蓄積電極４の表面を熱酸化して誘
電体膜７を形成するとともに（図２（Ｇ））、さらに燐
を含む多結晶シリコンをその周囲に成長させて対向電極
８を形成する（図２（Ｈ））。

【００４６】ところで、蓄積電極４を構成するフィン４
ｂは、その中央で導電膜４ａにより支持されているため
に、製造工程において湾曲することはなく、その歩留り
は大幅に向上する。また、蓄積電極４においては、フィ
ン４ｂが導電膜４ａの内外方向に伸びているので、内部
に伸びるフィン４ｂの面積を狭くしても表面積を十分確
保でき、第二の多結晶シリコン膜１２をエッチングする
際にエッチング液がその開口部１７から内部の隅に行き
届くために、内部に残渣が生じ難くなる。

【００４７】なお、上記した実施例では、有底筒状の導
電膜４ａの周壁の内側と外側にフィン４ｂを設けて蓄積
電極４を形成したが、コンタクトホール５を含む領域に
断面Ｕ字状の支持膜を設け、その２つの側壁の両側にフ
ィンを突出形成してもよい。その断面形状は図２（Ｈ）
　と同じになる。

【００４８】（ｂ）本発明の第２の実施例の説明上記し
た実施例装置はフィンを２枚にした構造の装置であるが
、これを複数枚にすることもできる。

【００４９】次に、フィンを３枚形成する場合であって
、第１実施例と異なる工程によりこれを形成する方法に
ついて、図３〜５に基づいて説明する。

【００５０】先ず、第１実施例と同様に、ｐ型シリコン
基板２のうち選択酸化膜１０に囲まれた領域に転送トラ
ンジスタ１を形成し、さらに、その上を層間絶縁膜３に
よって覆うとともにこれをパターニングして、ｎ＋　型
拡散層６の上にコンタクトホール５を形成する（図３（
Ａ））。

【００５１】次に、燐を含む多結晶シリコン膜２０を１
０００Å程度積層した後に、これをパターニングしてコ
ンタクトホール５の内部とその周辺の層間絶縁膜３上に
残存させる（図３（Ｂ））。

【００５２】この後に、ＣＶＤ法により膜厚１０００Å
のＰＳＧ膜２１〜２５を５層重ねて積層する（図３（Ｃ
））。この場合の膜の成長温度は例えば６７０℃で、そ
のガス圧力は０．６Ｔｏｒｒ程度とする。また、成長ガ
スには、Ｓｉ（ＯＣ２Ｈ５）４、Ｐ（ＯＣＨ３）３、０
２の混合ガスを使用するが、各層毎にその混合ガスの割
合を変え、第一、三、五層目のＰＳＧ膜２１、２３、２
５を成長する場合には燐の含有量を５．０ｗｔ％とし、
第二、四層目のＰＳＧ膜２２、２４を堆積する際には燐
の含有量を８．　５ｗｔ％となるように調整する。

【００５３】次に、コンタクトホール５を囲む領域に窓
を有するレジストマスク１９を設け、その窓から露出す
るＰＳＧ膜２１〜２５をＲＩＥ法によってエッチングし
て筒状の開口部２６を形成する（図４（Ｄ））。

【００５４】この後に、レジストマスク１９を除去し、
ついで、ＰＳＧ膜２１〜２５を弗酸溶液に浸漬し、燐濃
度の高い２層目と４層目のＰＳＧ膜２２、２４を開口部
２６から横方向にエッチングしていくと、筒状の開口部
２６には、そのＰＳＧ膜２２、２４の縮小化にともなっ
て内方、外方に突出部が形成される（図４（Ｅ））。

【００５５】ところで、燐濃度が高いＰＳＧ膜の２２、
２４のエッチングレートは２８００Å／ｍｉｎ　程度で
あるが、その他のＰＳＧ膜２１、２３、２５はエッチン
グレートが１００Å／ｍｉｎ　程度であり、２、４層目
のＰＳＧ膜２２、２４は選択的にエッチングされること
になる。

【００５６】次に、ＣＶＤ法により燐を含む多結晶シリ
コン膜２７を成長し、開口部２６の内部をその多結晶シ
リコン膜２７によって充填する（図４（Ｆ））。

【００５７】さらに、塩素系のガスを用いたＲＩＥ法に
よって、５層目のＰＳＧ膜２５の上の多結晶シリコン膜
２７を除去し（図５（Ｇ））、ついで、全てのＰＳＧ膜
２１〜２５を弗酸溶液によって除去する（図５（Ｈ））
。

【００５８】これにより、多結晶シリコン２０、２７は
基板２上に残り、その形状は第１実施例と同一で、３枚
のフィンを有する蓄積電極２８が形成されることになる
。

【００５９】この後に、蓄積電極２８の表面を熱酸化し
てＳｉＯ２を形成し、これを誘電体膜２９にするととも
に、その表面に多結晶シリコンよりなる対向電極３０を
成長させる（図５（Ｉ））。

【００６０】なお、上記した実施例では、燐濃度が高い
ＰＳＧ膜と低いＰＳＧ膜を交互に５層積層して３枚のフ
ィンを有する蓄積電極２８を形成したが、その層数を増
やしてフィンの枚数を多くすることはもとより可能であ
る。

【００６１】また、ＰＳＧ膜２１〜２５に形成する開口
部２６は筒状に限るものではなく、コンタクトホール５
を挟む領域に相対向する２つの開口部を設けてもよい。 これによれば、第１実施例で既に説明したように、断面
Ｕ字状の導電層の側壁にフィンを複数取付けた形状の蓄
積電極が形成されることになる。

【００６２】（Ｃ）本発明の第３実施例の説明図６、７
は、本発明の第３実施例装置の製造工程を示す断面図で
ある。

【００６３】まず、第１、２実施例の図１（Ａ）　、図
３（Ａ）　と同様に、シリコン基板２に転送トランジス
タ１を形成するとともに、そのｎ＋　型拡散層６を露出
するコンタクトホール５を備えた層間絶縁膜３を形成す
る。なお、層間絶縁膜３の上層部は、窒化シリコンによ
り構成されている。

【００６４】この状態で、燐を含む多結晶シリコン膜３
１、３３とＳｉＯ２膜３２、３４を交互に２層ずつ１０
００Åの厚さに成長する。そして、コンタクトホール５
両側の層間絶縁膜３の上に２つの窓３５、３６を有する
レジストマスク３７を形成する（図６（Ａ））。

【００６５】次に、レジストマスク３７の窓３５、３６
から露出するＳｉＯ２膜３２、３４及び多結晶シリコン
膜３１、３３をＲＩＥ法によりエッチングし、開口部３
８、３９を形成し、ついでレジストマスク３７を除去す
る（図６（Ｂ））。

【００６６】この後に、ＣＶＤ法により燐を含むシリコ
ンを成長して、前記開口部３８、３９の内部と、最上の
ＳｉＯ２膜３３の上に多結晶シリコン膜４０を形成する
（図６（Ｃ））。

【００６７】次に、２つの開口部３８、３９の間の領域
とその外方の周辺を覆うレジストマスク４１を形成した
後に、レジストマスク４１から露出するＳｉＯ２膜３２
、３４と多結晶シリコン膜３１、３３、４０をＲＩＥ法
によってエッチングし、ついで、レジストマスク４１を
除去する（図７（Ｄ））。

【００６８】この後に、弗酸溶液によって層間絶縁膜３
上のＳｉＯ２膜３２、３４を選択的にエッチング除去し
、残存した多結晶シリコン３１、３３、４０によりキャ
パシタの蓄積電極４２を形成する（図７（Ｅ））。

【００６９】続いて、蓄積電極４２の表面を熱酸化して
ＳｉＯ２よりなる誘電体膜４３を形成するとともに、さ
らに燐を含有する多結晶シリコンにより対向電極４４を
形成し、これらによりキャパシタＱを構成する。

【００７０】ところで、キャパシタＱの蓄積電極４２は
、断面格子状になるために、機械的強度は強くなり、そ
の分、横方向のフィンを大きくできるために、蓄積電極
４２の表面積を大きくすることも可能になる。

【００７１】なお、以上３つの実施例では、誘電体膜７
、２９、４３を熱酸化ＳｉＯ２膜によって形成したが、
ＣＶＤＳｉＯ２膜、ＣＶＤ窒化膜によることもできる。

【００７２】

【発明の効果】以上述べたように第１の発明によれば、
有底筒状の導電膜の周壁から、その内方、外方に向けて
導電性のフィンを延設することにより、キャパシタの対
向電極を形成しているので、蓄積電極を構成するフィン
は、端部ではなく中央又はその近傍で支持されることに
なり、フィンを湾曲し難くくすることができる。

【００７３】しかも、図８（Ｂ）　に示す従来装置に比
べて、フィンの支持位置を変えただけなので、その表面
積を減らすこともなく、蓄積容量を大きくできることに
なる。

【００７４】また、有底筒状の導電層の内部に設けられ
るフィンの間にエッチング液を供給する場合に、そのフ
ィンの面積は狭く形成されるため、その内部に残渣を生
じ難くすることが可能になる。

【００７５】第２の発明によれば、断面Ｕ字状の導電膜
の両側壁から、その内方、外方に向けて導電性フィンを
形成し、これを蓄積電極としたので、第１の発明と同様
な理由により、フィンを湾曲し難くくして蓄積容量を大
きくすることができる。

【００７６】第３の発明によれば、断面格子状に蓄積電
極を形成したので、キャパシタの蓄積電極の機械的強度
は強くなり、その分、横方向のフィンを大きくして蓄積
容量を増加することが可能になる。

【図面の簡単な説明】

【図１】本発明の第１実施例装置の製造工程を示す断面
図（その１）である。

【図２】本発明の第１実施例装置の製造工程を示す断面
図（その２）である。

【図３】本発明の第２実施例装置の製造工程を示す断面
図（その１）である。

【図４】本発明の第２実施例装置の製造工程を示す断面
図（その２）である。

【図５】本発明の第２実施例装置の製造工程を示す断面
図（その３）である。

【図６】本発明の第３実施例装置の製造工程を示す断面
図（その１）である。

【図７】本発明の第３実施例装置の製造工程を示す断面
図（その２）である。

【図８】従来装置の第１〜３の例を示す断面図である。

【図９】従来装置の問題点を示す拡大断面図である。

【図１０】従来装置の第１例の製造工程を示す断面図で
ある。

【図１１】従来装置の第２例の製造工程を示す断面図で
ある。

【図１２】従来装置の第３例の製造工程を示す断面図で
ある。

【符号の説明】

１　　　　　　転送トランジスタ ２　　　　　　シリコン基板（半導体層）３　　　　　
　層間絶縁膜 ４　　　　　　蓄積電極 ５　　　　　　コンタクトホール ６　　　　　　ｎ＋　型拡散層 ７　　　　　　誘電体膜 ８　　　　　　対向電極 ２８、４２　　　　蓄積電極 ２９、４３　　　　誘電体膜 ３０、４４　　　　対向電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　半導体層（２）上に設けた有底筒状の
   導電膜（４ａ）の周壁から内方、外方に向けて導電性の
   フィン（４ｂ）を延設してなる蓄積電極（４）と、該対
   向電極（４）を覆う誘電体膜（７）と、該誘電体膜（７
   ）の周りに積層された対向電極（８）とにより構成した
   キャパシタ（Ｑ）を有する半導体装置。
2. 【請求項２】　　半導体層（２）上に設けた断面Ｕ字状
   の導電膜の両側壁から内方、外方に向けて導電性フィン
   を延出してなる蓄積電極（２８）と、該対向電極（２８
   ）を覆う誘電体膜（２９）と、該誘電体膜（２９）の周
   りに積層された対向電極（３０）とにより構成したキャ
   パシタ（Ｑ）を有する半導体装置。
3. 【請求項３】　　半導体層（２）の上に、断面格子状に
   形成した対向電極（４２）と、該対向電極（４２）を覆
   う誘電体膜（４３）と、該誘電体膜（４３）の周りに積
   層された対向電極（４４）とにより構成したキャパシタ
   （Ｑ）を有する半導体装置。