JPH04252512A - 出力端子電圧プリセット回路 - Google Patents

出力端子電圧プリセット回路

Info

Publication number
JPH04252512A
JPH04252512A JP3247977A JP24797791A JPH04252512A JP H04252512 A JPH04252512 A JP H04252512A JP 3247977 A JP3247977 A JP 3247977A JP 24797791 A JP24797791 A JP 24797791A JP H04252512 A JPH04252512 A JP H04252512A
Authority
JP
Japan
Prior art keywords
voltage level
output terminal
voltage
level state
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3247977A
Other languages
English (en)
Other versions
JP2704066B2 (ja
Inventor
Douglas P Sheppard
ダグラス　パークス　シェパード
Harold L Davis
ハロルド　エル．デイヴィス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BENCHMARQ CONTROLS Inc
NEC Corp
Original Assignee
BENCHMARQ CONTROLS Inc
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BENCHMARQ CONTROLS Inc, NEC Corp filed Critical BENCHMARQ CONTROLS Inc
Publication of JPH04252512A publication Critical patent/JPH04252512A/ja
Application granted granted Critical
Publication of JP2704066B2 publication Critical patent/JP2704066B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、出力端子電圧プリセッ
ト回路に関する。
【０００２】
【従来の技術】典型的には、後続のデータサイクルから
のデータが出力バッファに与えられるまでは出力バッフ
ァは出力端子を能動的に駆動し、出力端子の電圧を高電
圧レベル状態または低電圧レベル状態にする。後続のデ
ータサイクルからデータを得ると、出力バッファは新し
いデータを用いて出力端子を駆動する。新しいデータの
電圧レベルを達成するために、出力端子はできるだけ早
く駆動することが望ましい。出力端子が外部容量性負荷
を駆動する場合、特に出力端子に送るためのデータを生
成する回路の動作速度に関して遅延時間が極めて長くな
る。負荷は容量性および誘導性の性質をもつため、通常
はデータを生成する回路の動作速度を増すことによって
出力負荷を駆動する速度を増すことは困難である。さら
に、データを生成する回路の動作速度が増しても、この
ような動作によって内部電源線のノイズレベルが増すこ
とになる。
【０００３】
【発明が解決しようとする課題】従って、新しいデータ
を受信した後の出力端子における電圧の揺れを減少させ
ると出力端子が新しい電圧レベルに達するまでの遅延時
間が短縮できる。すなわち古いデータが必要なくなった
際には、出力端子が新しいデータを受信する前に、出力
端子を駆動して出力端子の電圧を中間電圧レベルにする
ように動作する回路が必要とされているのである。さら
に、出力切り替えの間の電源のノイズを減らすために出
力端子の電圧をプリセットするための回路も必要とされ
ているのである。
【０００４】
【課題を解決するための手段】本発明によれば、負荷に
接続された出力端子の電圧をプリセットするための回路
であり、かつ前記出力端子には、データサイクルの期間
、負荷に対する出力の高電圧レベル状態または低電圧レ
ベル状態が与えられる回路を提供することができる。 この回路には、出力端子に接続された電圧検出器が含ま
れている。電圧検出器はデータサイクルの終了時に出力
端子の電圧レベルを検出し、電圧レベルが高電圧レベル
状態であるか低電圧レベル状態であるかを決定する。後
続のデータサイクルが始まる前に、出力端子の電圧レベ
ルを検出手段によって検出された電圧状態とは逆方向に
駆動するために、電圧検出器には駆動器が含まれている
。
【０００５】本発明の他の態様によれば、外部負荷に接
続された出力端子の電圧をプリセットするための回路で
あり、かつ出力端子には、データサイクルの期間、負荷
に対する出力の高電圧レベル状態または低電圧レベル状
態が与えられる回路を提供することができる。この回路
には、データサイクルの終了時に出力端子の電圧レベル
を検出して電圧レベルが高電圧レベル状態であるか低電
圧レベル状態であるかを決定するための電圧検出器が含
まれている。また、前記検出手段によって検出された電
圧レベルを格納するための格納装置が備えられている。 回路の構成要素は格納装置に接続されており、後続のデ
ータサイクルが始まる前に出力端子の電圧レベルを格納
装置に格納されたレベルとは逆方向の高電圧レベル状態
と低電圧レベル状態の中間の電圧レベル状態にする。
【０００６】本発明のさらに他の態様によれば、外部負
荷に接続された出力端子の電圧をプリセットするための
回路であり、かつ出力端子には、データサイクルの期間
、負荷に対する出力の高電圧レベル状態または低電圧レ
ベル状態の電圧が与えられる回路を提供することができ
る。この回路には、出力端子に接続された電圧検出器が
含まれている。回路の構成要素は電圧検出器に接続され
、後続のデータサイクルが始まる前に出力端子の電圧レ
ベルを、前記検出手段によって検出された出力端子の電
圧に基づいて予め定め定められた電圧レベルにする。 電圧検出器の電圧の範囲や、後続のデータサイクルが始
まる前に出力端子において必要なプリセット電圧レベル
が達成されるまでの速度を制御するために、電圧検出器
に複数の電圧検出器を含んでもよい。
【０００７】
【実施例】図１を参照すると、出力端子の電圧をプリセ
ットするための回路が符号１０で示されている。回路１
０は、出力端子１２の電圧をプリセットするために使用
される。出力端子１２は出力バッファ１４によって駆動
される。出力バッファ１４は、出力端子１２に対する出
力の高電圧状態と低電圧状態の範囲内のデバイスデータ
を入力として受信する。さらに、出力バッファ１４の動
作を制御するための入力データを生成する装置によって
生成された出力タイミング制御信号も出力バッファ１４
によって受信される。
【０００８】データサイクルが始まる際、出力端子１２
の電圧を、データを生成する装置によって入力されたデ
バイスデータの電圧レベル状態にするために、出力タイ
ミング信号によって出力バッファ１４が起動される。一
連のデバイスデータに依存して、デバイスデータの各サ
イクル中、出力バッファ１４は高電圧レベル状態から低
電圧レベル状態までの全ての範囲にわたって出力端子１
２をフル電圧以上の状態で駆動する必要がある場合もあ
る。特に出力端子１２が外部容量性負荷に接続されてい
る場合に、出力端子１２を駆動する出力の遅延時間が長
くなる。
【０００９】本発明による回路１０には、出力端子１２
と相互に接続された出力電圧検出器１６が含まれている
。電圧検出器１６は、出力端子１２に印加されている電
圧を検出する機能を有する。電圧検出器１６の出力は出
力バッファ１４に与えられ、データサイクルが始まる前
に出力バッファ１４が駆動される。これによって、次の
データサイクルが始まる前に出力端子１２の電圧レベル
が高電圧レベル状態と低電圧レベル状態の中間の電圧レ
ベルにプリセットされる。このようにして、新しいデバ
イスデータが出力バッファ１４に与えられる時には、出
力端子１２の電圧レベル状態は、出力端子１２を最終的
な出力電圧状態にする通常の電圧遷移のおよそ１／２し
か遷移を必要としない。これによって、仮にデバイスデ
ータが出力バッファ１４に与えられた時から全電圧にわ
たる遷移が生じた場合よりも、デバイスデータが出力バ
ッファ１４に与えられた時から測定すると、出力端子１
２における電圧レベルはより短い時間で所定のレベルに
達成することができる。
【００１０】出力電圧検出器１６は、高電圧を検出した
ときには出力端子１２を低電圧レベル状態に駆動し、逆
に低電圧レベルが検出されたときには出力端子１２の出
力電圧レベルを高くする機能を有する。出力バッファ１
４は、データサイクルが始まることを示す出力タイミン
グ制御信号が発生するまでは出力端子１２をデバイスデ
ータによって駆動することはできない。出力端子１２の
出力電圧レベルをプリセットするために、出力バッファ
１４はデータサイクルが始まる前に電圧検出器１６によ
って駆動される。このため、プリセット回路１０は、出
力端子１２における以前の電圧レベル状態に基づいて出
力バッファ１４を駆動することによって、次のデータサ
イクルが始まる前に出力端子１２の電圧を中間レベルの
電圧状態にする機能を有する。
【００１１】図２を参照すると、本発明による出力端子
電圧プリセット回路の他の実施例が２０で示されている
。回路２０は、図１において既に述べたようなデバイス
データによって、出力バッファ１４を介して出力端子１
２を駆動する。回路２０には出力端子１２の出力を連続
的に検出する出力電圧検出器１６が含まれている。出力
電圧検出器１６からの出力は、信号線２４を介して先行
状態格納ラッチ２６に送られる。出力電圧検出器１６は
入力トリップ点を有している。即ち、出力端子１２の電
圧がトリップ点以上である場合には出力電圧検出器１６
は信号線２４を特定の出力状態とし、出力端子１２の電
圧がトリップ点以下である場合には出力電圧検出器１６
は信号線２４を逆の出力状態とする。先行状態格納ラッ
チ２６は、ラッチ２６に送られる出力タイミング制御信
号の状態によって、信号線２４上の情報をサンプルし、
その情報を信号線２８へ送るか、または信号線２８上の
情報を格納して信号線２４に印加されている電圧を無視
する機能を有するラッチである。
【００１２】信号線２８を介して与えられたラッチ２６
からの出力は、出力プルアップ制御回路３０および出力
プルダウン制御回路３２に与えられる。出力プルアップ
制御回路３０および出力プルダウン制御回路３２はさら
に、信号線２４を介して送られてくる電圧検出器１６か
らの出力電圧を受ける。出力プルアップ制御回路３０は
、信号線２４からの信号と信号線２８からの信号の双方
を結合して、信号線３４を介して出力プルアップ回路３
６への出力を発生するべきか否かを決定する。同様に、
出力プルダウン制御回路３２は、信号線２４および２８
の双方の信号を結合して、信号線３８を介して出力プル
ダウン回路４０へ出力を送る。出力プルアップ回路３６
および出力プルダウン回路４０は、どちらの回路が起動
されたかに基づいて出力端子１２へ入力信号を送る。さ
らに、出力プルアップ回路３６および出力プルダウン回
路４０は、信号線３４および３８上の情報および出力タ
イミング制御信号の有無に従って、出力端子１２を高電
圧状態または低電圧状態に駆動する。
【００１３】次に、回路２０の動作について述べる。出
力電圧検出器１６は回路２０の他の構成要素の状態や動
作に関係なく出力端子１２の電圧を常にモニターする。 出力端子１２は、２つの領域のうちの１方の領域に属す
る可変アナログ電圧である。領域１は出力電圧検出器１
６のトリップ点以上の領域であり、領域２はこのトリッ
プ点より低い領域である。出力電圧検出器１６から信号
線２４への出力には２つの状態がある。出力端子１２の
電圧が領域１にあるときには、出力電圧検出器１６から
の出力は状態１にある。また、出力端子１２の電圧が領
域２にあれば、出力電圧検出器１６から信号線２４への
電圧出力は状態２にある。
【００１４】出力タイミング制御信号は２つの状態間で
動作する。状態１において、３つの事象のいずれかが起
こる。第１の事象では、信号線２４からの信号がラッチ
２６を介して信号線２８に送られる。第２の事象では、
出力タイミング制御信号は状態１にあり出力バッファ１
４がデバイスデータによって出力端子１２を駆動する。 第３の事象も出力タイミング制御信号の状態１において
起こり、この事象では出力プルアップ回路３６および出
力プルダウン回路４０が出力端子１２を駆動できない。 出力タイミング制御信号の状態１はデバイスデータにお
ける先行能動サイクルに対応している。
【００１５】デバイスデータが新しい能動サイクルに入
ると、固有遅延後、出力タイミング制御信号は状態１か
ら状態２へと変化する。状態２はある一定期間維持され
るが、この期間は実際のデバイスデータが出力バッファ
１４に与えられる時間よりも長くない。状態１から状態
２への遷移は、現行のデータサイクルの終了を示してい
る。出力タイミング制御信号の状態１から状態２への遷
移の際、３つの事象が発生する。第１の事象では、信号
線２４の情報がラッチ２６にラッチされ、格納される。 第２の事象では、出力バッファ１４が出力端子１２を駆
動できない。第３の事象では、出力プルアップ回路３６
または出力プルダウン回路４０のいずれかが、出力端子
１２の電圧レベルを、それまでデバイスデータによって
駆動されていた先行レベルから中間レベルへ駆動する。
【００１６】出力プルアップ回路３６と出力プルダウン
回路４０のどちらが出力端子１２を駆動するかは、信号
線２４上の電圧レベル状態によって決まる。出力タイミ
ング制御信号が状態２にある間は、回路３６または４０
のいずれか一つのみが動作状態におかれて良い。２つの
事象のうち１つが発生するまでは、出力端子１２は中間
レベルの電圧の方向に駆動される。第１の事象では、出
力端子１２上の電圧は出力電圧検出器１６のトリップ点
を通過する。このため出力プルアップ回路３６または出
力プルダウン回路４０がディスエーブル（不動作）状態
におかれる。第２の事象では出力タイミング制御信号が
状態１に戻る。
【００１７】出力バッファ１４に実際のデバイスデータ
が与えられると、出力タイミング制御信号は状態１に戻
る。これによって、出力バッファ１４は出力端子１２を
、回路２０によって印加された中間レベルの電圧からデ
バイスデータの最終電圧に駆動する。この事象は後続の
データサイクルの始まりを意味する。出力プルアップ回
路３６および出力プルダウン回路４０は、再び出力端子
１２を駆動できなくなり、信号線２４上のデータは再び
ラッチ２６を介して信号線２８へと通過できるようにな
る。これは、現行のサイクルのデバイスデータに基づい
て出力プルアップ制御回路３０および出力プルダウン制
御回路３２を予め高電圧値または低電圧値に予め設定で
きるようにするためである。
【００１８】ラッチ２６は、出力端子１２の先行電圧レ
ベルを格納することによって出力端子１２の電圧レベル
を一方向のみに駆動する。出力端子１２の先行電圧レベ
ルが格納されていない状態で、ラッチ２６から信号線２
８へ送った信号によって出力プルアップ回路３６および
出力プルダウン回路４０がディスエーブル（不動作）状
態におかれていない場合、出力端子１２上のプリセット
電圧は中間電圧レベル状態以上および以下に振動してい
る。これは、プリセットレベルが繰り返し出力電圧検出
器１６のトリップ点を交叉すると、出力端子１２が交互
に高電圧および低電圧の状態になるからである。
【００１９】上述したように、出力電圧検出器１６がト
リップ点に達すると、回路２０による出力端子１２上の
電圧のプリセットは終了する。さらに、出力タイミング
制御信号の状態が変わり、新しいデータが与えられるこ
とが指示されると、回路２０は出力端子１２の電圧を中
間レベルに維持することはできなくなる。出力バッファ
１４に与えられる新しいデバイスデータは、回路２０に
よって達成された電圧レベルに関係なく出力端子１２を
駆動する。例えば、出力端子１２に大きなキャパシタン
スがある場合には、回路２０によって得られる中間電圧
レベルに達する前に、新しいデバイスデータが出力バッ
ファ１４に与えられ、回路２０は新しいデバイスデータ
が出力バッファ１４に与えられている時間中に出力端子
１２の電圧レベルを極めてゆっくりと動かすことができ
るだけである。
【００２０】図２に示す本発明によるプリセット回路２
０をさらに詳しく説明するために、図３のタイミング図
を参照する。初めに、出力端子１２の電圧レベルは高い
状態にあると仮定する（図３ｇ）。出力タイミング制御
信号（図３ａ）は、能動サイクルの終了時には第１（低
い）状態にあり、回路２０を動作状態にする能動サイク
ルの開始時に第２（高い）状態へと遷移する。このこと
は一つのデータサイクルが終了することを示す。出力端
子１２が高い状態にあると、出力電圧検出器１６はこの
高い電圧レベルを検出し、信号線２４に出力する（図３
ｂ）。この高レベル値はラッチ２６を通過し、信号線２
８へ送られる（図３ｃ）。したがって、出力端子１２の
電圧状態が高いと信号線２４および２８の電圧レベルも
高くなるのである。
【００２１】データサイクルの終了時に出力タイミング
制御信号が第２状態に変わると、信号線２８の電圧レベ
ルはラッチされ、以後、信号線２４上の電圧レベルに応
答しなくなる。出力タイミング制御信号が第２状態に変
化すると、出力プルアップ制御回路３０および出力プル
ダウン制御回路３２はイネーブル（動作）状態となる。 信号線２８上の電圧レベルが高く、信号線２４の電圧レ
ベルも高いため、出力プルアップ回路３６は不動作状態
になり（図３ｄ）、出力プルダウン回路４０が動作状態
になる（図３ｅ）。このとき信号線３８は高レベル状態
にある。信号線２４の信号の電圧レベルが高い状態に維
持されている状態では、出力プルアップ回路３６が不動
作状態となり、他方、出力プルダウン回路４０が動作状
態となる。これによって、出力端子１２の電圧レベルを
下げることができるのである。
【００２２】参照符号４４で示す点において、出力端子
１２の電圧レベルが先行する高レベル状態から中間レベ
ル状態になると、この電圧レベルは出力電圧検出器のト
リップ点を通過して、信号線２４上の電圧レベルが低く
なる。一方、信号線２８上の電圧レベルはラッチ２６に
よって高いまま維持される。したがって、出力プルダウ
ン回路４０は不動作状態となり、出力プルダウン制御回
路３２の動作を終了する。このように、信号線３８の電
圧が下がると、出力プルダウン回路４０が不動作状態と
なるのである。出力端子１２の電圧レベルは、出力タイ
ミング制御信号が元の状態にもどるまで中間レベル電圧
のままである。このことは新しいデータが始まったこと
を示しており、デバイスデータによって出力バッファ１
４および出力端子１２の電圧が駆動されることになる。 出力タイミング制御信号によって出力プルアップ回路３
６および出力プルダウン回路４０も不動作状態になる。 そして、出力端子１２を低下させるために、図３ｆに示
すようにデバイスデータは低レベルになる。
【００２３】さらに図３を参照すると、出力端子１２の
元の状態における電圧レベルが低い場合、出力電圧検出
器１６から信号線２４への出力も低い電圧レベルとなる
。この結果、信号線２８の電圧レベルも低くなる。信号
線２４および２８の電圧が共に低レベルであると、出力
プルアップ制御回路３０から信号線３４への出力は高レ
ベルになり、これによって出力プルアップ回路３６が動
作可能な状態となる。出力プルダウン回路４０は、出力
プルダウン制御回路３２から信号線３８に出力された出
力が低レベルであるため不動作状態となる。起動された
出力プルアップ回路３６は、出力タイミング制御信号が
第１状態に戻り出力バッファ１４にデバイスデータが与
えられるまで、出力端子１２の電圧を図３ｇにおいて参
照符号４８で示すレベルまで上昇させる。
【００２４】次に、本発明によるプリセット回路２０（
図２）の他の実施例が図４に参照符号５０で示されてい
る。プリセット回路５０はプリセット回路２０と同様に
動作するが、図２では出力プルアップ回路３６および出
力プルダウン回路４０に送られている出力タイミング制
御信号が、ここでは出力プルアップ制御回路３０および
出力プルダウン制御回路３２に与えられている。出力プ
ルアップ制御回路３０および出力プルダウン制御回路３
２は、それぞれ出力プルアップ回路３６および出力プル
ダウン回路４０を起動するために、信号線２４および２
８上の電圧レベルを出力タイミング制御信号の状態と結
合させる機能を有する。
【００２５】図５は、プリセット回路２０とプリセット
回路５０の動作の違い、特に、信号線３４および３８の
出力電圧レベルの違いについて説明するための図である
。出力タイミング制御信号が第２状態にあるときに、信
号線３８上の出力は高電圧レベルにある。それ以外はプ
リセット回路５０の動作はプリセット回路２０の動作に
対応しており、図３において述べた通りである。
【００２６】図６は、本発明によるプリセット回路のさ
らに他の実施例を示しており、ここではプリセット回路
が参照符号６０で示されている。図２に示すプリセット
回路２０において明確にした構成要素と同様のものや対
応しているものには同様の参照符号が付されている。図
２に示す回路２０は単一のトリップ点を有していたが、
ここでは２つの異なるトリップ点を与えるために、プリ
セット回路６０は２つの電圧検出器１６ａおよび１６ｂ
と、２つのラッチ２６ａおよび２６ｂとを含んでいる。 出力電圧検出器１６ａのトリップ点は出力電圧検出器１
６ｂのトリップ点よりも低い。これはプリセット回路２
０の場合は２種類であった電圧レベルの代わりに出力端
子１２に対して３つの電圧レベルを与えるためである。 出力端子１２上の出力電圧は、その電圧が電圧検出器１
６ａおよび電圧検出器１６ｂの両方のトリップ点以上の
ときには領域１にある。また、出力端子１２の出力電圧
は、電圧検出器１６ａおよび電圧検出器１６ｂの両方の
トリップ点より低いときには領域２にある。さらに、出
力端子１２の出力電圧は、その電圧が電圧検出器１６ａ
のトリップ点以上であるが電圧検出器１６ｂのトリップ
点以下のときには領域３にある。
【００２７】出力端子１２を中間レベルに駆動する際に
は、プリセット回路６０はより好ましい制御が行える。 これは、出力端子１２が電圧検出器１６のトリップ点を
越えるように駆動されると、すぐに出力プルアップ回路
３６および出力プルダウン回路４０が不動作状態になる
わけではなく、出力電圧検出器１６の動作に関連してい
くらかの固有遅延があるからである（図２）。この遅延
があるため、出力端子１２の電圧は実際の中間電圧レベ
ルを越える。中間レベルのトリップ点以上に設定された
出力電圧検出器１６ａおよび中間レベルのトリップ点以
下に設定された出力電圧検出器１６ｂを用いることによ
って若干の固有遅延が生じ、出力端子１２の電圧レベル
状態を好ましい中間レベルの電圧に近付けることが出来
るのである。
【００２８】さらに、出力端子１２の出力電圧状態が出
力電圧検出器１６ａおよび１６ｂのトリップ点の領域３
にある場合には、回路６０は出力プルアップ回路３６お
よび出力プルダウン回路４０を不動作状態にすることが
できる。したがって、出力端子１２の出力電圧レベル状
態が既に好ましい中間レベル電圧に近付いていれば、プ
リセット回路６０による予備駆動は行われない。出力電
圧検出器１６を２つの独立した検出器１６ａおよび１６
ｂに分けることによって、出力端子１２の出力電圧が中
間レベルの電圧になるまでの速度を独立して制御するこ
とができる。これによって、出力端子１２の電圧レベル
が開始された領域の関数として、様々なプルアップ速度
およびプルダウン速度が作られることになる。プルアッ
プ速度およびプルダウン速度の制御をさらに精細に行う
ために付加的な中間レベルが検出されてもよい。
【００２９】以上、本発明の特定の実施例について述べ
てきたが、当業者によって様々な変形および修正が示唆
でき、添付した請求項の範囲に示すものはこのような変
形および修正を包含しているということは理解できよう
。
【００３０】
【発明の効果】上述したように、本発明による出力端子
電圧プリセット回路は、出力端子に新しいデータが与え
られる前に出力端子の出力電圧を能動的に中間レベルの
電圧にすることで、出力端子の電圧をより短い時間で最
終電圧にすることが出来るという効果を奏する。さらに
、本発明による回路は、出力切り替えの間、電源のノイ
ズを減らすことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明による出力端子電圧プリセット回路を示
すブロック図である。
【図２】本発明による回路の他の実施例を示すブロック
図である。
【図３】図２の回路の動作を示す電圧波形タイミング図
である。
【図４】本発明による回路のさらに他の実施例を示すブ
ロック図である。
【図５】図４の回路の動作を示す電圧波形タイミング図
である。
【図６】本発明による回路のさらに他の実施例を示すブ
ロック図である。
【符号の説明】
１２　　出力端子 １４　　出力バッファ １６　　出力電圧検出器 ２６　　先行状態格納ラッチ ３０　　出力プルアップ制御回路 ３２　　出力プルダウン制御回路 ３６　　出力プルアップ回路 ４０　　出力プルダウン回路

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】　　負荷に接続された出力端子の電圧をプ
    リセットするための回路であり、かつ前記出力端子には
    、データサイクルの期間、負荷に対する出力の高電圧レ
    ベル状態または低電圧レベル状態が与えられる回路にお
    いて、出力端子に接続され、データサイクルの終了時に
    出力端子の電圧レベルを検出して電圧レベルが高電圧レ
    ベル状態であるか低電圧レベル状態であるかを決定する
    ための手段と、前記検出手段に接続され、後続のデータ
    サイクルが始まる前に出力端子の電圧レベルを前記検出
    手段によって検出された電圧状態とは逆方向に駆動する
    ための手段と、を有する出力端子電圧プリセット回路。
  2. 【請求項２】　　出力端子の電圧レベルを、高電圧レベ
    ル状態と低電圧レベル状態の中間の電圧レベルにするた
    めに前記駆動手段を制御するための手段を有する請求項
    １記載の出力端子電圧プリセット回路。
  3. 【請求項３】　　出力端子の電圧レベルを、高電圧レベ
    ル状態と低電圧レベル状態の中間の電圧レベルまで上げ
    るか下げるかだけのために前記駆動手段を制御するため
    の手段を有する請求項１記載の出力端子電圧プリセット
    回路。
  4. 【請求項４】　　前記駆動手段が、出力端子の電圧レベ
    ルを、高電圧レベル状態と低電圧レベル状態の中間のレ
    ベルを繰り返し上下させることがないように、前記駆動
    手段を制御するための手段を有する請求項１記載の出力
    端子電圧プリセット回路。
  5. 【請求項５】　　電圧レベルが高電圧レベル状態と低電
    圧レベル状態の中間の電圧レベル状態の範囲に入るよう
    前記駆動手段を制御するための手段を有する請求項１記
    載の出力端子電圧プリセット回路。
  6. 【請求項６】　　出力端子の電圧レベルが、高電圧レベ
    ル状態と低電圧レベル状態の中間のレベル状態となるま
    での速度を制御するために前記駆動手段を制御するため
    の手段を有する請求項１記載の出力端子電圧プリセット
    回路。
  7. 【請求項７】　　前記速度が、出力端子の実際の電圧レ
    ベルと、高電圧レベル状態と低電圧レベル状態の中間の
    電圧レベル状態との相対電圧偏差によって決まる請求項
    ６記載の出力端子電圧プリセット回路。
  8. 【請求項８】　　外部負荷に接続された出力端子の電圧
    をプリセットするための回路であり、かつ前記出力端子
    には、データサイクルの期間、負荷に対する出力の高電
    圧レベル状態または低電圧レベル状態が与えられる回路
    において、出力端子に接続され、データサイクルの終了
    時に出力端子の電圧レベルを検出して電圧レベルが高電
    圧レベル状態であるか低電圧レベル状態であるかを決定
    するための手段と、前記検出手段によって検出された電
    圧レベルを格納するための手段と、前記格納手段に接続
    され、後続のデータサイクルが始まる前に出力端子の電
    圧レベルを前記格納手段に格納された電圧レベル状態と
    は逆方向の高電圧レベル状態と低電圧レベル状態の中間
    の電圧レベルに駆動するための手段と、を有する出力端
    子電圧プリセット回路。
  9. 【請求項９】　　出力端子の電圧レベルを、高電圧レベ
    ル状態と低電圧レベル状態の中間の電圧レベルまで上げ
    るか下げるかだけのために前記駆動手段を制御するため
    の手段を有する請求項８記載の出力端子電圧プリセット
    回路。
  10. 【請求項１０】　　前記駆動手段が、出力端子の電圧レ
    ベルを、高電圧レベル状態と低電圧レベル状態の中間レ
    ベルを繰り返し上下させることがないように前記駆動手
    段を制御するための手段を有する請求項８記載の出力端
    子電圧プリセット回路。
  11. 【請求項１１】　　電圧レベルが高電圧レベル状態と低
    電圧レベル状態の中間の電圧レベル状態の範囲に入るよ
    う前記駆動手段を制御するための手段を有する請求項８
    記載の出力端子電圧プリセット回路。
  12. 【請求項１２】　　出力端子の電圧レベルが、高電圧レ
    ベル状態と低電圧レベル状態の中間のレベルとなるまで
    の速度を制御するために前記駆動手段を制御するための
    手段を有する請求項８記載の出力端子電圧プリセット回
    路。
  13. 【請求項１３】　　前記速度が、出力端子の実際の電圧
    レベルと、高電圧レベル状態と低電圧レベル状態の中間
    の電圧レベルとの相対電圧偏差によって決まる請求項１
    ２記載の出力端子電圧プリセット回路。
  14. 【請求項１４】　　負荷に接続された出力端子の電圧を
    プリセットするための回路であり、かつ前記出力端子に
    は、データサイクルの期間、負荷に対する出力の高電圧
    レベル状態または低電圧レベル状態が与えられる回路に
    おいて、出力端子に接続され、データサイクルの終了時
    に出力端子の電圧レベルを検出して電圧レベルが高電圧
    レベル状態であるか低電圧レベル状態であるかを決定す
    るための手段と、前記検出手段に接続され、後続のデー
    タサイクルが始まる前に出力端子の電圧レベルを、前記
    検出手段によって検出された出力端子の電圧に基づいて
    予め定められた電圧レベルにするための手段と、を有す
    る出力端子電圧プリセット回路。
  15. 【請求項１５】　　前記検出手段が複数の電圧検出器を
    含み、前記駆動手段が複数の電圧駆動器を含み、前記電
    圧駆動器の各々が、出力端子の電圧レベルを予め定めら
    れた電圧レベルにするために前記電圧検出器の一つに接
    続された請求項１４記載の出力端子電圧プリセット回路
    。
  16. 【請求項１６】　　電圧レベルが高電圧レベル状態と低
    電圧レベル状態の中間の電圧レベル状態の範囲に入るよ
    う前記駆動手段を制御するための手段を有する請求項１
    ５記載の出力端子電圧プリセット回路。
  17. 【請求項１７】　　出力端子の電圧レベルが、高電圧レ
    ベル状態と低電圧レベル状態の中間のレベルとなるまで
    の速度を制御するために前記駆動手段を制御するための
    手段を有する請求項１５記載の出力端子電圧プリセット
    回路。
  18. 【請求項１８】　　前記速度が、出力端子の実際の電圧
    レベルと、高電圧レベル状態と低電圧レベル状態の中間
    の電圧レベルとの相対電圧偏差によって決まる請求項１
    ７記載の出力端子電圧プリセット回路。
  19. 【請求項１９】　　前記検出手段が複数の電圧検出器を
    含み、前記駆動手段が出力端子の電圧レベルを前記検出
    手段によって検出された出力端子の電圧に基づいて予め
    定められた電圧レベルにするための電圧の範囲以上で動
    作する電圧駆動器を含む請求項１４記載の出力端子電圧
    プリセット回路。
JP3247977A 1990-09-28 1991-09-26 出力端子電圧プリセット回路 Expired - Lifetime JP2704066B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/590,476 US5124577A (en) 1990-09-28 1990-09-28 Circuit for presetting the voltage of an output terminal
US7/590476 1990-09-28

Publications (2)

Publication Number Publication Date
JPH04252512A true JPH04252512A (ja) 1992-09-08
JP2704066B2 JP2704066B2 (ja) 1998-01-26

Family

ID=24362421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3247977A Expired - Lifetime JP2704066B2 (ja) 1990-09-28 1991-09-26 出力端子電圧プリセット回路

Country Status (2)

Country Link
US (1) US5124577A (ja)
JP (1) JP2704066B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69231920T2 (de) * 1991-12-17 2002-04-11 Stmicroelectronics, Inc. Ausgangspufferschaltung mit Vorladung
US5528192A (en) * 1993-11-12 1996-06-18 Linfinity Microelectronics, Inc. Bi-mode circuit for driving an output load
US5559465A (en) * 1994-07-29 1996-09-24 Cypress Semiconductor Corporation Output preconditioning circuit with an output level latch and a clamp
US6121789A (en) * 1998-09-04 2000-09-19 Winbond Electronics Corporation Output buffer with control circuitry
KR100455736B1 (ko) * 1998-12-30 2005-05-11 주식회사 하이닉스반도체 프리세트기능을 갖는 출력버퍼회로_
EP1122887A1 (en) * 2000-01-31 2001-08-08 STMicroelectronics S.r.l. Pre-charging circuit of an output buffer
DE10059513B4 (de) 2000-11-30 2008-05-08 Qimonda Ag Verfahren und Schaltungsanordnung zum Ansteuern eines Datentreibers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62248306A (ja) * 1986-04-21 1987-10-29 Mitsubishi Electric Corp 出力バツフア回路
JPH01200819A (ja) * 1988-02-05 1989-08-14 Toshiba Corp メモリ集積回路
JPH0222917A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63112893A (ja) * 1986-10-28 1988-05-17 Mitsubishi Electric Corp 半導体集積回路
US4906867A (en) * 1988-11-09 1990-03-06 Ncr Corporation Buffer circuit with load sensitive transition control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62248306A (ja) * 1986-04-21 1987-10-29 Mitsubishi Electric Corp 出力バツフア回路
JPH01200819A (ja) * 1988-02-05 1989-08-14 Toshiba Corp メモリ集積回路
JPH0222917A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JP2704066B2 (ja) 1998-01-26
US5124577A (en) 1992-06-23

Similar Documents

Publication Publication Date Title
US5894238A (en) Output buffer with static and transient pull-up and pull-down drivers
EP0735676B1 (en) Predriver circuit for low-noise switching of high currents in a load
US4404474A (en) Active load pulse generating circuit
EP0837562B1 (en) A precharging output driver circuit
US5036222A (en) Output buffer circuit with output voltage sensing for reducing switching induced noise
US20090289693A1 (en) Bi-directional buffer and method for bi-directional buffering that reduce glitches due to feedback
EP0647028B1 (en) Latch controlled output driver
EP0750312B1 (en) Memory circuit control
JPH08237106A (ja) 論理信号用電圧レベル調節装置およびそのインタフェース方法
US4315167A (en) Self-switching bidirectional digital line driver
US6101144A (en) Integrated circuit memory devices having automatically induced standby modes and methods of operating same
US5206545A (en) Method and apparatus for providing output contention relief for digital buffers
US5059823A (en) Supply bounce controlled output buffer circuit
US5663664A (en) Programmable drive strength output buffer with slew rate control
JP2704066B2 (ja) 出力端子電圧プリセット回路
US4973865A (en) Auto-delay gain circuit
US6094376A (en) Data output buffer control circuit for a semiconductor memory device
EP0328841A2 (en) Asymmetrical delay generator for a clock chopper
US5430387A (en) Transition-controlled off-chip driver
KR20150005299A (ko) 출력 장치 및 출력 장치를 포함하는 출력 시스템
JPH07234747A (ja) 出力信号ドライバ及びその駆動方法
JP3899472B2 (ja) プリセット機能を持つ出力バッファ回路
US6617880B2 (en) Method and apparatus for a low power, multi-mode GTL I/O buffer utilizing midrail I/O buffer pad clamping
US20020078389A1 (en) Apparatus and method for a low power, multi-level GTL I/O buffer with fast restoration of static bias
US6222413B1 (en) Receiver assisted net driver circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970909

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 14

EXPY Cancellation because of completion of term