JPH04253435A - 同期検出方式 - Google Patents
同期検出方式Info
- Publication number
- JPH04253435A JPH04253435A JP3009820A JP982091A JPH04253435A JP H04253435 A JPH04253435 A JP H04253435A JP 3009820 A JP3009820 A JP 3009820A JP 982091 A JP982091 A JP 982091A JP H04253435 A JPH04253435 A JP H04253435A
- Authority
- JP
- Japan
- Prior art keywords
- crc
- crc check
- data
- frame
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はシリアルデータのデー
タ通信を行う装置に関し、特にＣＲＣチェックを用いて
同期の検出を行う同期検出方式に関する。
タ通信を行う装置に関し、特にＣＲＣチェックを用いて
同期の検出を行う同期検出方式に関する。
【０００２】
【従来の技術】シリアルデータのデータ通信を行う装置
においては、伝送するデータ領域を最大限に利用するこ
とによって、限られた伝送容量の中でできるだけ多くの
情報を伝送できるようにすることが、通信コストを低下
させる上で必要とされている。
においては、伝送するデータ領域を最大限に利用するこ
とによって、限られた伝送容量の中でできるだけ多くの
情報を伝送できるようにすることが、通信コストを低下
させる上で必要とされている。
【０００３】従来のシリアルデータのデータ通信を行う
装置における同期検出方式としては、受信されたデータ
からフレームパターンを検出して同期保護をとる方法が
一般的であり、同期保護がとれた後、検出したフレーム
タイミング（ＦＴＩＭ） によってＣＲＣ（Ｃｙｃｌｉ
ｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）チェックを行
うためのＣＲＣタイミングを生成し、これによって受信
データのＣＲＣチェックを行うようにする方式が知られ
ている。
装置における同期検出方式としては、受信されたデータ
からフレームパターンを検出して同期保護をとる方法が
一般的であり、同期保護がとれた後、検出したフレーム
タイミング（ＦＴＩＭ） によってＣＲＣ（Ｃｙｃｌｉ
ｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）チェックを行
うためのＣＲＣタイミングを生成し、これによって受信
データのＣＲＣチェックを行うようにする方式が知られ
ている。
【０００４】ＣＲＣは、入力信号を予め定められた生成
多項式で除算を行い、余りをＣＲＣ符号（チェックビッ
ト）として伝送路に送出し、受信側においても同様に、
生成多項式で除算を行い、割り切れれば正常、余りが出
れば異常と判定するためのもので、回線単位のエラーモ
ニタに使用される。
多項式で除算を行い、余りをＣＲＣ符号（チェックビッ
ト）として伝送路に送出し、受信側においても同様に、
生成多項式で除算を行い、割り切れれば正常、余りが出
れば異常と判定するためのもので、回線単位のエラーモ
ニタに使用される。
【０００５】
【発明が解決しようとする課題】図４は従来の同期検出
方式を示したものである。同図に示すように従来の方式
では、１フレームの先頭に挿入されたフレームパターン
（ＦＰ）に基づいてフレームタイミング（Ｆ ＴＩＭ）
を検出し、このフレームタイミング（Ｆ ＴＩＭ）を基
準としてＣＲＣチェックを行うためのＣＲＣタイミング
（ＣＲＣ ＴＩＭ）を生成し、そのＣＲＣタイミングに
よってＣＲＣビット（ＣＲ）の位置を知りＣＲＣチェッ
クを行う。
方式を示したものである。同図に示すように従来の方式
では、１フレームの先頭に挿入されたフレームパターン
（ＦＰ）に基づいてフレームタイミング（Ｆ ＴＩＭ）
を検出し、このフレームタイミング（Ｆ ＴＩＭ）を基
準としてＣＲＣチェックを行うためのＣＲＣタイミング
（ＣＲＣ ＴＩＭ）を生成し、そのＣＲＣタイミングに
よってＣＲＣビット（ＣＲ）の位置を知りＣＲＣチェッ
クを行う。
【０００６】しかしながら、上記した従来の方式で同期
検出を行うと、フレーム内に同期検出するためのフレー
ムパターン領域を確保する必要があるため、その領域分
、データ領域が制限されてしまうという問題があり、加
えてフレームタイミング（Ｆ ＴＩＭ）を基準としてＣ
ＲＣタイミングを生成する回路も別途必要であった。
検出を行うと、フレーム内に同期検出するためのフレー
ムパターン領域を確保する必要があるため、その領域分
、データ領域が制限されてしまうという問題があり、加
えてフレームタイミング（Ｆ ＴＩＭ）を基準としてＣ
ＲＣタイミングを生成する回路も別途必要であった。
【０００７】従来のＣＲＣチェックを行う場合、図５の
（ａ）に示す（ＦＰ）に対応する（ＣＤＴ ＴＩＭ）同
図（ｃ）の位置からチェックを開始している。これを改
良する方法として、フレーム内から（ＦＰ）を省き、１
フレームプラス１ビット間隔（以下遅延シフトと呼ぶ）
でＣＲＣチェックを行うよう考えられた方法が同図（ｂ
）に示すフレームフォーマットおよび同図（ｄ）に示す
ＣＲＣタイミング（ＣＲＣ ＴＩＭ）である。
（ａ）に示す（ＦＰ）に対応する（ＣＤＴ ＴＩＭ）同
図（ｃ）の位置からチェックを開始している。これを改
良する方法として、フレーム内から（ＦＰ）を省き、１
フレームプラス１ビット間隔（以下遅延シフトと呼ぶ）
でＣＲＣチェックを行うよう考えられた方法が同図（ｂ
）に示すフレームフォーマットおよび同図（ｄ）に示す
ＣＲＣタイミング（ＣＲＣ ＴＩＭ）である。
【０００８】この遅延シフトの場合、フレームパターン
（ＦＰ）を省いたためＣＲＣチェックの開始位置が認識
できず、したがってＣＲＣタイミング（ＣＲＣ ＴＩＭ
）がどの位置にくるか不明となる。例えばＣＲＣタイミ
ング（ＣＲＣ ＴＩＭ）の位置からＣＲＣチェックが開
始されたと仮定すると、ＣＲＣチェックの結果は当然エ
ラーとなる。このように不一致の場合、１フレームプラ
ス１ビット遅延したｎプラス１フレーム位置にＣＲＣタ
イミング（ＣＲＣ ＴＩＭ）がくる。そしてこのタイミ
ングとデータとの比較を行い、一致するまでその比較を
繰り返し、比較の結果が一致した時点で同期の引き込み
が始まるものである。
（ＦＰ）を省いたためＣＲＣチェックの開始位置が認識
できず、したがってＣＲＣタイミング（ＣＲＣ ＴＩＭ
）がどの位置にくるか不明となる。例えばＣＲＣタイミ
ング（ＣＲＣ ＴＩＭ）の位置からＣＲＣチェックが開
始されたと仮定すると、ＣＲＣチェックの結果は当然エ
ラーとなる。このように不一致の場合、１フレームプラ
ス１ビット遅延したｎプラス１フレーム位置にＣＲＣタ
イミング（ＣＲＣ ＴＩＭ）がくる。そしてこのタイミ
ングとデータとの比較を行い、一致するまでその比較を
繰り返し、比較の結果が一致した時点で同期の引き込み
が始まるものである。
【０００９】このような遅延シフトでは、１フレームプ
ラス１ビット遅延させてデータとＣＲＣタイミングとを
比較するため、最悪の場合、同期がとれるまでに１マル
チフレーム分の比較結果を待たなければならないという
欠点があった。
ラス１ビット遅延させてデータとＣＲＣタイミングとを
比較するため、最悪の場合、同期がとれるまでに１マル
チフレーム分の比較結果を待たなければならないという
欠点があった。
【００１０】この発明は以上の事情を考慮してなされた
もので、シリアルデータのデータ通信を行う装置におい
て、フレームパターンを省き、ビットシフト回路によっ
てＣＲＣチェックを行うことによって同期検出を行うよ
うにし、それによってフレームパターン領域をデータ領
域に使用することができ、かつＣＲＣチェックに基づい
た同期検出を最短時間で行うことのできる同期検出方式
を提供する。
もので、シリアルデータのデータ通信を行う装置におい
て、フレームパターンを省き、ビットシフト回路によっ
てＣＲＣチェックを行うことによって同期検出を行うよ
うにし、それによってフレームパターン領域をデータ領
域に使用することができ、かつＣＲＣチェックに基づい
た同期検出を最短時間で行うことのできる同期検出方式
を提供する。
【００１１】
【課題を解決するための手段】この発明は、図１にその
基本構成を明示するように、シリアルデータのデータ通
信を行う装置において、送信側に、１フレーム内の所定
位置にＣＲＣチェック結果を挿入して伝送するＣＲＣ生
成部１を備え、受信側に、送信側から送られたＣＲＣチ
ェック結果を含むデータに対し、任意の位置から、ＣＲ
Ｃチェック結果との一致が得られるまで１ビット単位シ
フトによる比較を繰り返し、一致した時点で同期の引き
込みを行うＣＲＣチェック部２を備えてなることを特徴
とする。
基本構成を明示するように、シリアルデータのデータ通
信を行う装置において、送信側に、１フレーム内の所定
位置にＣＲＣチェック結果を挿入して伝送するＣＲＣ生
成部１を備え、受信側に、送信側から送られたＣＲＣチ
ェック結果を含むデータに対し、任意の位置から、ＣＲ
Ｃチェック結果との一致が得られるまで１ビット単位シ
フトによる比較を繰り返し、一致した時点で同期の引き
込みを行うＣＲＣチェック部２を備えてなることを特徴
とする。
【００１２】ＣＲＣ生成部１は、送信側における１フレ
ームのデータのＣＲＣチェック結果をフレーム中の所定
位置、例えば最末尾に挿入して伝送するものである。
ームのデータのＣＲＣチェック結果をフレーム中の所定
位置、例えば最末尾に挿入して伝送するものである。
【００１３】
【作用】図２において、ＣＲＣチェック開始の位置（Ｃ
ＤＴ ＴＩＭ）はＣＲＣ演算を開始すべき位置である。 この発明に従えば、ＣＲＣタイミング（ＣＲＣ ＴＩＭ
）の位置からＣＲＣチェックを開始すると、当然エラー
が検出され、次に１ビット分遅らせたＣＲＣタイミング
（ＣＲＣ ＴＩＭ ） の位置からＣＲＣチェックを
開始すると、この位置においてもエラーが検出され、こ
のように１ビットずつシフトさせてＣＲＣチェックを行
い、この比較動作をＣＲＣチェック開始の位置（ＣＤＴ
ＴＩＭ）に到達するまで繰り返し、一致が得られた時
点で同期の引き込みを行うよう作用する。
ＤＴ ＴＩＭ）はＣＲＣ演算を開始すべき位置である。 この発明に従えば、ＣＲＣタイミング（ＣＲＣ ＴＩＭ
）の位置からＣＲＣチェックを開始すると、当然エラー
が検出され、次に１ビット分遅らせたＣＲＣタイミング
（ＣＲＣ ＴＩＭ ） の位置からＣＲＣチェックを
開始すると、この位置においてもエラーが検出され、こ
のように１ビットずつシフトさせてＣＲＣチェックを行
い、この比較動作をＣＲＣチェック開始の位置（ＣＤＴ
ＴＩＭ）に到達するまで繰り返し、一致が得られた時
点で同期の引き込みを行うよう作用する。
【００１４】このようにして、（ＣＤＴ ＴＩＭ）の位
置からＣＲＣチェックが行われるようになったとき、送
信側から送られたＣＲＣチェック結果との一致が検出さ
れるので、この位置をフレームの先頭として決定するこ
とができ、それによりフレームの同期をとることができ
る。この発明ではこのような同期検出方式を用いるため
、それによりフレームパターンの領域がデータ領域とし
て活用でき、かつＣＲＣチェックを最短時間で行うこと
ができる。
置からＣＲＣチェックが行われるようになったとき、送
信側から送られたＣＲＣチェック結果との一致が検出さ
れるので、この位置をフレームの先頭として決定するこ
とができ、それによりフレームの同期をとることができ
る。この発明ではこのような同期検出方式を用いるため
、それによりフレームパターンの領域がデータ領域とし
て活用でき、かつＣＲＣチェックを最短時間で行うこと
ができる。
【００１５】
【実施例】以下図に示す実施例に基づいてこの発明を詳
述する。なお、これによってこの発明は限定されるもの
ではない。図１はこの発明の一実施例の構成を示したも
のである。同図の送信側において、１０はパラレル／シ
リアル変換を行うＰ／Ｓ部であり、入力パラレルデータ
をシリアルデータに変換して出力する。１１はＣＲＣ生
成部であり、１フレームの入力データに対してＣＲＣチ
ェックを行った結果であるＣＲＣビットをフレームの最
後尾に付加して出力する。
述する。なお、これによってこの発明は限定されるもの
ではない。図１はこの発明の一実施例の構成を示したも
のである。同図の送信側において、１０はパラレル／シ
リアル変換を行うＰ／Ｓ部であり、入力パラレルデータ
をシリアルデータに変換して出力する。１１はＣＲＣ生
成部であり、１フレームの入力データに対してＣＲＣチ
ェックを行った結果であるＣＲＣビットをフレームの最
後尾に付加して出力する。
【００１６】受信側において、１２はＣＲＣチェック部
であり、１ビットシフト方式によるＣＲＣチェックを行
って、送信側から送られたＣＲＣチェック結果との１ビ
ット単位の一致をとる。１３は同期保護部であり、ＣＲ
Ｃチェック部１２において１ビットシフトタイミングに
よるＣＲＣチェックのハンティングが行われ、一度ＣＲ
Ｃチェック結果にＯＫが得られたときに、周知の保護方
式、例えば前方２段、後方２段の保護を行い、保護がと
れたときに同期位置を決定する。
であり、１ビットシフト方式によるＣＲＣチェックを行
って、送信側から送られたＣＲＣチェック結果との１ビ
ット単位の一致をとる。１３は同期保護部であり、ＣＲ
Ｃチェック部１２において１ビットシフトタイミングに
よるＣＲＣチェックのハンティングが行われ、一度ＣＲ
Ｃチェック結果にＯＫが得られたときに、周知の保護方
式、例えば前方２段、後方２段の保護を行い、保護がと
れたときに同期位置を決定する。
【００１７】次にこの実施例の同期検出方式を、図３に
示すタイムチャートを用いて説明する。同図の（ｅ）は
フレームパターン（ＦＰ）を省いたフレームフォーマッ
トである。同図の（ｆ）はＣＲＣチェック開始の位置（
ＣＤＴ ＴＩＭ）を示したものである。この実施例は１
ビットシフトでＣＲＣチェックを行うことにより同期検
出を行うものであり、この実施例においてもＣＲＣチェ
ック開始位置が不明であるため、ＣＲＣタイミング（Ｃ
ＲＣ ＴＩＭ）がどの位置にくるか予測できない状態に
ある。そこで、同図（ｇ）に示すように、例えばＣＲＣ
タイミング（ＣＲＣ ＴＩＭ）の位置が図の位置にきた
ならば、送信データとの比較を行い、不一致であれば同
図（ｈ）に示すように、１ビットシフトしてＣＲＣタイ
ミング（ＣＲＣ ＴＩＭ）の位置にてさらに比較を行う
。次いでデータとの一致が得られるまで１ビットシフト
による比較を繰り返し、同図（ｊ）に示すように、送信
データと一致したならば同期引き込みを始める。
示すタイムチャートを用いて説明する。同図の（ｅ）は
フレームパターン（ＦＰ）を省いたフレームフォーマッ
トである。同図の（ｆ）はＣＲＣチェック開始の位置（
ＣＤＴ ＴＩＭ）を示したものである。この実施例は１
ビットシフトでＣＲＣチェックを行うことにより同期検
出を行うものであり、この実施例においてもＣＲＣチェ
ック開始位置が不明であるため、ＣＲＣタイミング（Ｃ
ＲＣ ＴＩＭ）がどの位置にくるか予測できない状態に
ある。そこで、同図（ｇ）に示すように、例えばＣＲＣ
タイミング（ＣＲＣ ＴＩＭ）の位置が図の位置にきた
ならば、送信データとの比較を行い、不一致であれば同
図（ｈ）に示すように、１ビットシフトしてＣＲＣタイ
ミング（ＣＲＣ ＴＩＭ）の位置にてさらに比較を行う
。次いでデータとの一致が得られるまで１ビットシフト
による比較を繰り返し、同図（ｊ）に示すように、送信
データと一致したならば同期引き込みを始める。
【００１８】従来は１フレームプラス１ビット遅延させ
てデータと比較することによって同期を検出する方式が
検討されていたのに対し、この実施例では、１ビットず
つシフトさせてデータと比較することによって同期を検
出する方式であるため、従来の同期検出方式に比べ、同
期が速く取り込めるという効果が得られる。
てデータと比較することによって同期を検出する方式が
検討されていたのに対し、この実施例では、１ビットず
つシフトさせてデータと比較することによって同期を検
出する方式であるため、従来の同期検出方式に比べ、同
期が速く取り込めるという効果が得られる。
【００１９】
【発明の効果】この発明によれば、シリアルデータのデ
ータ通信において、フレームパターンを省略して１ビッ
トシフト方式によるＣＲＣチェックによって同期検出を
行うので、フレームパターン領域をデータ領域として拡
張することができ、かつ同期を速く取り込めることがで
きる。
ータ通信において、フレームパターンを省略して１ビッ
トシフト方式によるＣＲＣチェックによって同期検出を
行うので、フレームパターン領域をデータ領域として拡
張することができ、かつ同期を速く取り込めることがで
きる。
【図１】この発明の構成を示すブロック図。
【図２】この発明の作用を示す説明図。
【図３】この発明の同期検出方式を説明するタイムチャ
ート。
ート。
【図４】従来の同期検出方式を示す模式図。
【図５】従来の同期検出方式を説明するタイムチャート
。
。
１，１１ ＣＲＣ生成部
２，１２ ＣＲＣチェック部
１０ Ｐ／Ｓ部
１３ 同期保護部
Claims (1)
- 【請求項１】 シリアルデータのデータ通信を行う装
置において、送信側に、１フレーム内の所定位置にＣＲ
Ｃチェック結果を挿入して伝送するＣＲＣ生成部（１）
を備え、受信側に、送信側から送られたＣＲＣチェック
結果を含むデータに対し、任意の位置から、ＣＲＣチェ
ック結果との一致が得られるまで１ビット単位シフトに
よる比較を繰り返し、一致した時点で同期の引き込みを
行うＣＲＣチェック部（２）を備えてなることを特徴と
する同期検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009820A JPH04253435A (ja) | 1991-01-30 | 1991-01-30 | 同期検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009820A JPH04253435A (ja) | 1991-01-30 | 1991-01-30 | 同期検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04253435A true JPH04253435A (ja) | 1992-09-09 |
Family
ID=11730784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009820A Withdrawn JPH04253435A (ja) | 1991-01-30 | 1991-01-30 | 同期検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04253435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008312173A (ja) * | 2007-06-18 | 2008-12-25 | Toshiba Corp | ディジタル通信システム |
-
1991
- 1991-01-30 JP JP3009820A patent/JPH04253435A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008312173A (ja) * | 2007-06-18 | 2008-12-25 | Toshiba Corp | ディジタル通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JPH04253435A (ja) | 同期検出方式 | |
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| JPH0149062B2 (ja) | ||
| JP3829702B2 (ja) | フレーム同期装置及び方法 | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
| JPS5912644A (ja) | スペクトラム拡散通信装置の同期方式 | |
| JP2857852B2 (ja) | フレーム同期コード検出回路 | |
| JP3338797B2 (ja) | 無線受信データずれ対応装置および無線受信データずれ対応方法 | |
| JPH0661963A (ja) | 並列展開型フレーム同期方式 | |
| JPH042235A (ja) | 同期検出方式 | |
| JP2697560B2 (ja) | Ｃｒｃエラー検出回路 | |
| JP3641411B2 (ja) | フレーム同期回路 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JPH06284102A (ja) | フレーム同期回路 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JPH09149015A (ja) | クロック位相調整回路 | |
| JPS62213336A (ja) | フレ−ム同期方式 | |
| JP2001308835A (ja) | 同期はずれ検出装置 | |
| JP2001230763A (ja) | 誤同期警告装置 | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JPH08191296A (ja) | 同期回路 | |
| JPH0537519A (ja) | フレーム同期方法および装置 | |
| JP2000269908A (ja) | パス監視方法およびパス監視回路 | |
| JPH044627A (ja) | フレーム同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |