JPH04255459A - Switching regulator - Google Patents
Switching regulatorInfo
- Publication number
- JPH04255459A JPH04255459A JP1635891A JP1635891A JPH04255459A JP H04255459 A JPH04255459 A JP H04255459A JP 1635891 A JP1635891 A JP 1635891A JP 1635891 A JP1635891 A JP 1635891A JP H04255459 A JPH04255459 A JP H04255459A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- duty
- switching regulator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007423 decrease Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は入力電圧および出力電流
の変動に対応してデューティ比を変化させることにより
出力電圧を一定に維持するようにしたパルス幅制御方式
のステップダウン型(出力電圧が入力電圧よりステップ
ダウンされる)スイッチングレギュレータに関する。[Industrial Application Field] The present invention is a step-down type pulse width control method that maintains a constant output voltage by changing the duty ratio in response to fluctuations in input voltage and output current. Related to switching regulators (stepped down from input voltage).
【0002】0002
【従来の技術】従来よりこの種のパルス幅制御方式のス
イッチングレギュレータは入力電圧や出力電流の変動に
対してオン・デューティ(1周期のうち出力トランジス
タがオンする期間)を変化させることにより出力電圧を
一定に保っている。[Prior Art] Conventionally, this type of pulse width control type switching regulator changes the output voltage by changing the on-duty (the period during which the output transistor is on in one cycle) in response to fluctuations in the input voltage and output current. is kept constant.
【0003】図4はこの種のスイッチングレギュレータ
の一般的特性を示すもので、図4(A)はそのデューテ
ィーVI 入力電圧)特性を、また図4(B)はそのデ
ューティI0(出力電流)特性を示している。該図に示
されるように入力電圧VI が低下するとデューティ比
を上げ、逆に入力電圧VI が上昇するとデューティ比
を下げる。一方、負荷抵抗の減少によって出力電流が増
加するとそれに応じてデューティ比を上げ、逆に負荷抵
抗の増加によって出力電流が減少するとデューティ比を
下げ、このようにして該出力電圧が一定に維持される。FIG. 4 shows general characteristics of this type of switching regulator. FIG. 4(A) shows its duty VI (input voltage) characteristic, and FIG. 4(B) shows its duty I0 (output current) characteristic. It shows. As shown in the figure, when the input voltage VI decreases, the duty ratio is increased, and conversely, when the input voltage VI increases, the duty ratio is decreased. On the other hand, when the output current increases due to a decrease in load resistance, the duty ratio is increased accordingly, and conversely, when the output current decreases due to an increase in load resistance, the duty ratio is decreased, thus maintaining the output voltage constant. .
【0004】図2は従来技術としてのスイッチングレギ
ュレータの回路構成を例示するもので、T1 は出力ト
ランジスタ、D,L,およびCはそれぞれ該出力トラン
ジスタT1 と負荷RL との間の回路に挿入されたダ
イオード、インダクタンスおよび平滑用コンデンサを示
す。FIG. 2 shows an example of the circuit configuration of a switching regulator as a conventional technique, in which T1 is an output transistor, and D, L, and C are each inserted in a circuit between the output transistor T1 and a load RL. Diode, inductance and smoothing capacitor are shown.
【0005】そして該負荷RL に印加される出力電圧
VO は抵抗RA およびRB により抵抗分割されて
誤差増巾器(例えばオペアンプ)OPの一方側入力端子
(例えば+側入力端子)に入力され、またその他方側入
力端子(例えば−側入力端子)には所定の基準電圧Vr
ef が入力される。このようにして該誤差増巾器OP
により該出力電圧V0 がモニタされ該基準電圧Vre
f と比較される。The output voltage VO applied to the load RL is resistance-divided by resistors RA and RB and input to one side input terminal (for example, the + side input terminal) of the error amplifier (for example, an operational amplifier) OP. A predetermined reference voltage Vr is applied to the other side input terminal (for example, - side input terminal).
ef is input. In this way, the error amplifier OP
The output voltage V0 is monitored by the reference voltage Vre.
compared with f.
【0006】ここで該誤差増巾器OPの出力は、該負荷
側の出力電圧V0 がV0 =Vref (RA +R
B ) /RB となっているとき該基準電圧Vref
となり、該出力電圧VO が上記Vref (RA
+RB ) /RB より増加あるいは減少した場合に
は、該誤差増巾器OPの出力電圧も該基準電圧Vref
を基準として増加あるいは減少する。Here, the output of the error amplifier OP is such that the output voltage V0 on the load side is V0 = Vref (RA +R
B) When /RB, the reference voltage Vref
Then, the output voltage VO is the above Vref (RA
+RB) /RB, the output voltage of the error amplifier OP is also equal to the reference voltage Vref.
increase or decrease based on
【0007】次いで該誤差増巾器OPの出力電圧はPW
MコンパレータCOMP1の一方側入力端子(この場合
は−側入力端子)に入力され、その他方側入力端子(+
側入力端子)に入力される発振器(三角波発振器)OS
の出力と比較される。その結果、該出力電圧V0 が上
述したようにして増加あるいは減少するに従って、該P
WMコンパレータCOMP1の出力側がハイレベルとな
る期間は逆に減少あるいは増加する。Next, the output voltage of the error amplifier OP is PW
It is input to one side input terminal (in this case, - side input terminal) of M comparator COMP1, and the other side input terminal (+
Oscillator (triangular wave oscillator) OS input to side input terminal)
is compared with the output of As a result, as the output voltage V0 increases or decreases as described above, the P
On the contrary, the period during which the output side of the WM comparator COMP1 is at a high level decreases or increases.
【0008】そして該PWMコンパレータCOMP1の
出力側はアンドゲートGの一方側入力端子に入力されて
いるので、該アンドゲートの他方側入力端子に入力され
る後述するDTCコンパレータCOMP2の出力側がハ
イレベルとなっている限り、該アンドゲートGの出力側
は該PWMコンパレータCOMP1の出力側のハイレベ
ル期間に応じてハイレベルとなり、該アンドゲートGの
ハイレベル期間に応じてスイッチングトランジスタT2
がオンとなる。そして該トランジスタT2 がオンと
なっている期間中、抵抗R1 を通して上記出力トラン
ジスタT1 のエミッタ・ベース間に所定の電圧が印加
され、該出力トランジスタT1 がオンとなる。Since the output side of the PWM comparator COMP1 is input to one side input terminal of the AND gate G, the output side of the DTC comparator COMP2 (to be described later) inputted to the other side input terminal of the AND gate is at a high level. As long as it is, the output side of the AND gate G becomes high level according to the high level period of the output side of the PWM comparator COMP1, and the switching transistor T2 becomes high level according to the high level period of the AND gate G.
turns on. During the period when the transistor T2 is on, a predetermined voltage is applied between the emitter and the base of the output transistor T1 through the resistor R1, and the output transistor T1 is turned on.
【0009】したがって該出力トランジスタT1 がオ
ンとなる期間(オン・デューティ)は、上記出力電圧V
0 が上記Vref (RA +RB ) /RB を
基準にしてそれより増加あるいは減少するに従って逆に
減少あるいは増加し、これによって該出力電圧V0 は
上記Vref (RA +RB )/RB に維持され
る。Therefore, the period during which the output transistor T1 is on (on duty) is equal to the output voltage V
0 increases or decreases from the Vref (RA +RB)/RB as a reference, the output voltage V0 conversely decreases or increases, thereby maintaining the output voltage V0 at the Vref (RA +RB)/RB.
【0010】また一般にスイッチングレギュレータにお
いては出力トランジスタ(上記トランジスタT1 に相
当)の過電流による破壊を防止するために電流制限がか
けられており、上記パルス幅制御方式のスイッチングレ
ギュレータにおいて電流制限をかける手段として、上記
オン・デューティを制限する方式(デッドタイムコント
ロール、通称DTC)が採用されている。Generally, in a switching regulator, a current limit is applied to prevent the output transistor (corresponding to the above-mentioned transistor T1) from being destroyed due to overcurrent. As a result, a method for limiting the on-duty (dead time control, commonly known as DTC) is adopted.
【0011】そのために上記図2の回路には、DTCコ
ンパレータCOMP2が設けられ、該DTCコンパレー
タCOMP2の一方側入力端子(この場合は−側入力端
子)がDTC端子とされ、該DTC端子に印加される電
圧が、該DTCコンパレータCOMP2の他方側入力端
子(この場合は+側入力端子)に入力される上記発振器
(三角波発振器)OSの出力と比較される。そして上記
PWMコンパレータCOMP1の出力レベルの如何に拘
らず、該出力トランジスタT1 の最大オン・デューテ
ィ(オン・デューティの最大値)Dmax は、上記D
TCコンパレータCOMP2の出力状態(換言すれば上
記DTC端子に印加されるDTC端子電圧)により決定
される。To this end, the circuit shown in FIG. 2 is provided with a DTC comparator COMP2, and one input terminal (the negative input terminal in this case) of the DTC comparator COMP2 is set as the DTC terminal, and the voltage applied to the DTC terminal is set as the DTC terminal. The voltage is compared with the output of the oscillator (triangular wave oscillator) OS input to the other side input terminal (in this case, the + side input terminal) of the DTC comparator COMP2. Regardless of the output level of the PWM comparator COMP1, the maximum on-duty (maximum value of on-duty) Dmax of the output transistor T1 is
It is determined by the output state of the TC comparator COMP2 (in other words, the DTC terminal voltage applied to the DTC terminal).
【0012】すなわち図3において、該DTC端子に印
加されるDTC端子電圧をVDTC とし、該発振器O
Sの出力電圧最大値および出力電圧最小値をそれぞれV
H およびVL とすると、該DTCコンパレータCO
MP2の出力電圧がハイレベルおよびロウレベルとなる
期間はそれぞれTONおよびTOFF となる。そして
該TONの期間中、上記トランジスタT2 を介して上
記出力トランジスタT1 がオンとなるから、上記オン
・デューティの最大値Dmax は、
Dmax =TON/(TON+TOFF) =(VH
−VDTC )/(VH −VL )となる。That is, in FIG. 3, the DTC terminal voltage applied to the DTC terminal is VDTC, and the oscillator O
The maximum output voltage value and the minimum output voltage value of S are respectively V
H and VL, the DTC comparator CO
The periods during which the output voltage of MP2 is at high level and low level are TON and TOFF, respectively. During the period of TON, the output transistor T1 is turned on via the transistor T2, so the maximum value Dmax of the on-duty is as follows: Dmax = TON/(TON+TOFF) = (VH
-VDTC)/(VH -VL).
【0013】そして従来は上記図2に示されるように、
該DTC端子電圧を定電圧(例えば基準電圧Vrefを
抵抗R3 ,R4 で抵抗分割した電圧)で固定し、そ
れにより上記Dmax を固定値とするのが一般的であ
る。[0013] Conventionally, as shown in FIG.
Generally, the DTC terminal voltage is fixed at a constant voltage (for example, a voltage obtained by dividing the reference voltage Vref by resistors R3 and R4), thereby setting the above-mentioned Dmax at a fixed value.
【0014】しかしながら、上記図4(A)で説明した
ように、上記入力電圧VI が変化すると上記デューテ
ィ比が変化するため、上記オン・デューティの最大値D
max を上述したように所定の固定値に制限すると、
図5に示すように入力電圧VI が低下した時に(該図
5においては入力電圧VI がV2 より低下した時に
)該デューティ比の制御が不能になるという問題点があ
った。なお上記図5におけるV1 は、上記したデュー
ティ比の制限を行わない場合に該デューティ比が100
%となる入力電圧を示し、該V1 は(V0 +VC
E・sat )(ただし該VCE・ sat は出力ト
ランジスタT1 の飽和電圧を示す)に等しい。However, as explained above with reference to FIG. 4(A), when the input voltage VI changes, the duty ratio changes, so the maximum value D of the on-duty
If we limit max to a predetermined fixed value as described above, then
As shown in FIG. 5, there is a problem in that the duty ratio cannot be controlled when the input voltage VI decreases (in FIG. 5, when the input voltage VI decreases below V2). Note that V1 in FIG. 5 above indicates that the duty ratio is 100 when the duty ratio is not limited as described above.
%, and the V1 is (V0 +VC
E·sat ) (wherein VCE·sat indicates the saturation voltage of the output transistor T1).
【0015】[0015]
【発明が解決しようとする課題】本発明はかかる課題を
解決するためになされたもので、入力電圧が高い時(通
常動作状態)には上記オン・デューティの最大値に制限
がかかり(すなわち電流制限がかかり)、入力電圧低下
時(ただし入力電圧の必要最低値は上述したように(V
0 +VCE・ sat )である)には、該デューテ
ィ比の制御を可能としたステップダウン型スイッチング
レギュレータを得ることを目的としたものである。[Problems to be Solved by the Invention] The present invention has been made to solve this problem, and when the input voltage is high (normal operating state), the maximum value of the on-duty is limited (that is, the current When the input voltage drops (however, the required minimum value of input voltage is as mentioned above (V
0 +VCE·sat)), the purpose is to obtain a step-down switching regulator that can control the duty ratio.
【0016】[0016]
【課題を解決するための手段】かかる課題を解決するた
めに本発明によれば、入力電圧および出力電流の変動に
対応してデューティ比を変化させることにより、出力電
圧を一定に維持するようにしたステップダウン型スイッ
チングレギュレータであって、該デューティ比の最大値
Dmax を制限する手段と、入力電圧低下時に該制限
を解除する手段とをそなえることを特徴とするスイッチ
ングレギュレータが提供される。[Means for Solving the Problems] In order to solve the problems, according to the present invention, the output voltage is maintained constant by changing the duty ratio in response to fluctuations in the input voltage and output current. Provided is a step-down switching regulator characterized in that it includes means for limiting the maximum value Dmax of the duty ratio, and means for canceling the limitation when the input voltage drops.
【0017】すなわち本発明は、上記ステップダウン型
スイッチングレギュレータでは、上記デューティ比が1
00 %になっても出力電圧を一定にするという動作に
おいて特に問題がないことに着目し、入力電圧低下時に
は上記オン・デューティの最大値の制限を解除し、該デ
ューティ比が100 %になることをも可能とし、この
ようにして該入力電圧低下時にもデューティ比の制御を
可能としたものである。That is, the present invention provides the step-down switching regulator with a duty ratio of 1.
We focused on the fact that there is no particular problem in the operation of keeping the output voltage constant even when the input voltage drops, and when the input voltage drops, we remove the limit on the maximum value of the on-duty and the duty ratio becomes 100%. In this way, the duty ratio can be controlled even when the input voltage drops.
【0018】[0018]
【作用】上記構成によれば、ステップダウン型スイッチ
ングレギュレータにおいて入力電圧が高い時(通常動作
状態)には電流制限がかかり、また低入力電圧時(ただ
しVI >V0 +VCE・ sat )にもデューテ
ィ比の制御を可能にすることができる。[Function] According to the above configuration, in a step-down switching regulator, current is limited when the input voltage is high (normal operating state), and the duty ratio is limited even when the input voltage is low (VI > V0 + VCE・sat ). can be controlled.
【0019】[0019]
【実施例】図1は本発明の1実施例としてのスイッチン
グレギュレータの回路構成を示すもので、該DTCコン
パレータCOM2の一方側入力端子(この場合は−側入
力端子)である該DTC端子には上述したように、基準
電圧Vrefを抵抗R3 , R4 で抵抗分割した固
定電圧が印加されるとともに、抵抗R5 を介してトラ
ンジスタT3 が接続される。そして該トランジスタT
3 のベースにはコンパレータCOMP3の出力側が接
続され、該コンパレータCOMP3の一方側入力端子(
−側入力端子)には入力電圧VI を抵抗R6 ,R7
で抵抗分割した電圧が入力され、該コンパレータCO
MP3の他方側入力端子(+側入力端子)に印加される
基準電圧Vref と比較され、これらの付加回路によ
ってオン・デューティ制限切替回路が構成される。[Embodiment] FIG. 1 shows the circuit configuration of a switching regulator as an embodiment of the present invention. As described above, a fixed voltage obtained by dividing the reference voltage Vref by the resistors R3 and R4 is applied, and the transistor T3 is connected via the resistor R5. and the transistor T
The output side of the comparator COMP3 is connected to the base of 3, and one side input terminal of the comparator COMP3 (
- side input terminal), input voltage VI is connected to resistors R6 and R7.
The voltage divided by resistance is input to the comparator CO
It is compared with a reference voltage Vref applied to the other side input terminal (+ side input terminal) of MP3, and an on-duty limit switching circuit is configured by these additional circuits.
【0020】上述した回路において、入力電圧VI が
高い間は該コンパレータCOMP3の出力側がロウレベ
ルとなってトランジスタT3 がオフとなり、上記抵抗
R3 .R4 により抵抗分割された固定電圧により該
オン・デューティの最大値が制限される。一方入力電圧
VI が低下して、上記抵抗R6 .R7 で抵抗分割
された電圧が上記基準電圧Vref より低下すると、
該コンパレータCOMP3の出力側がハイレベルに反転
し、これによりトランジスタT3 をオンとして、該D
TC端子電圧を上記発振器の出力電圧最小値VL 以下
とする。これにより上記固定電圧によるオン・デューテ
ィの最大値の制限がなされなくなり、該デューティ比を
100 %とすることも可能となる。In the above-described circuit, while the input voltage VI is high, the output side of the comparator COMP3 is at a low level, the transistor T3 is turned off, and the resistors R3 . The maximum value of the on-duty is limited by a fixed voltage resistance-divided by R4. On the other hand, as the input voltage VI decreases, the resistor R6 . When the voltage divided by R7 becomes lower than the reference voltage Vref,
The output side of the comparator COMP3 is inverted to high level, thereby turning on the transistor T3 and turning on the D
The TC terminal voltage is set below the minimum output voltage value VL of the oscillator. As a result, the maximum value of the on-duty is no longer limited by the fixed voltage, and the duty ratio can be set to 100%.
【0021】このようにして本発明によるスイッチング
レギュレータでは、入力電圧低下時においてオン・デュ
ーティの制限がかからなくなるので、かかるスイッチン
グレギュレータを車載用電子機器(特にマイコン制御の
電子機器)の電源回路に使用すると、イグニッションス
イッチをオンとした時など、入力電圧(バッテリ電圧)
が十分に立上っていない時にも、該電子機器の制御が可
能となる(例えばマイコンの場合、VCC電圧は5Vあ
ればよいので、該スイッチングレギュレータの入力電圧
となるバッテリ電圧がほぼ5V以上あれば上記マイコン
の動作が可能となる)。したがって特に該スイッチング
レギュレータを燃料噴射制御などのエンジン制御機器(
マイコンによる制御機器)の電源回路に使用すれば、上
述したようなイグニッションスイッチのオン時のみでな
く、バッテリ電圧が低下してきた時などでも、該バッテ
リ電圧がほぼ5V以上あればマイコン動作が可能となり
、それによってエンジン始動を行うことが可能となる。In this way, in the switching regulator according to the present invention, the on-duty is not limited when the input voltage drops, so the switching regulator can be used in the power supply circuit of in-vehicle electronic equipment (particularly microcomputer-controlled electronic equipment). When used, input voltage (battery voltage) such as when the ignition switch is turned on.
It is possible to control the electronic device even when the voltage has not risen sufficiently (for example, in the case of a microcomputer, the VCC voltage only needs to be 5V, so the battery voltage that is the input voltage of the switching regulator must be approximately 5V or more). (This enables the operation of the above microcontroller.) Therefore, the switching regulator is particularly used in engine control equipment (such as fuel injection control).
If used in the power supply circuit of a device controlled by a microcomputer, the microcomputer can operate not only when the ignition switch is turned on as described above, but also when the battery voltage drops, as long as the battery voltage is approximately 5V or higher. , thereby making it possible to start the engine.
【0022】[0022]
【発明の効果】本発明によれば、入力電圧が高い時には
電流制限がかかり、入力電圧低下時にはデューティ制御
が可能なステップ・ダウン型スイッチングレギュレータ
をうることができる。According to the present invention, it is possible to obtain a step-down switching regulator that is capable of current limitation when the input voltage is high and duty control when the input voltage is low.
【図1】本発明の1実施例としてのスイッチングレギュ
レータの回路構成を示す図である。FIG. 1 is a diagram showing a circuit configuration of a switching regulator as an embodiment of the present invention.
【図2】従来技術としてのスイッチングレギュレータの
回路構成を例示する図である。FIG. 2 is a diagram illustrating a circuit configuration of a switching regulator as a conventional technique.
【図3】デッドタイムコントロール(DTC)の機能を
説明する図である。FIG. 3 is a diagram explaining the function of dead time control (DTC).
【図4】スイッチングレギュレータの一般的特性を示す
図である。FIG. 4 is a diagram showing general characteristics of a switching regulator.
【図5】従来技術の問題点を説明する図である。FIG. 5 is a diagram illustrating problems in the prior art.
OP…誤差増巾器
OS…発振器
COMP1…PWMコンパレータ
COMP2…DTCコンパレータ
COMP3…オン・デューティ制限切替回路を構成する
コンパレータOP...Error amplifier OS...Oscillator COMP1...PWM comparator COMP2...DTC comparator COMP3...Comparator that configures the on-duty limit switching circuit
Claims (1)
してデューティ比を変化させることにより、出力電圧を
一定に維持するようにしたステップダウン型スイッチン
グレギュレータであって、該デューティ比の最大値を制
限する手段と、入力電圧低下時に該制限を解除する手段
とをそなえることを特徴とするスイッチングレギュレー
タ。1. A step-down switching regulator that maintains a constant output voltage by changing the duty ratio in response to fluctuations in input voltage and output current, the step-down switching regulator having a maximum value of the duty ratio. 1. A switching regulator comprising: means for limiting; and means for canceling the limit when the input voltage drops.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1635891A JPH04255459A (en) | 1991-02-07 | 1991-02-07 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1635891A JPH04255459A (en) | 1991-02-07 | 1991-02-07 | Switching regulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255459A true JPH04255459A (en) | 1992-09-10 |
Family
ID=11914124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1635891A Withdrawn JPH04255459A (en) | 1991-02-07 | 1991-02-07 | Switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255459A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126617A (en) * | 2013-12-26 | 2015-07-06 | 株式会社東芝 | DC-DC converter and semiconductor integrated circuit |
| CN108616209A (en) * | 2018-04-17 | 2018-10-02 | 华南理工大学 | A kind of dynamic regulating method of digital power largest duty cycle value |
| CN110086398A (en) * | 2019-05-10 | 2019-08-02 | 华南理工大学 | A kind of Direct Torque Control based on duty ratio control |
-
1991
- 1991-02-07 JP JP1635891A patent/JPH04255459A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126617A (en) * | 2013-12-26 | 2015-07-06 | 株式会社東芝 | DC-DC converter and semiconductor integrated circuit |
| CN108616209A (en) * | 2018-04-17 | 2018-10-02 | 华南理工大学 | A kind of dynamic regulating method of digital power largest duty cycle value |
| CN110086398A (en) * | 2019-05-10 | 2019-08-02 | 华南理工大学 | A kind of Direct Torque Control based on duty ratio control |
| CN110086398B (en) * | 2019-05-10 | 2021-03-30 | 华南理工大学 | A DIRECT TORQUE CONTROL METHOD BASED ON DUTY CYCLE CONTROL |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835299B2 (en) | Self-excited DC-DC converter | |
| US20200021188A1 (en) | Switching Frequency Control Apparatus and Control Method Thereof | |
| JPS60215222A (en) | Dc power supply circuit | |
| JP2946091B2 (en) | Switching regulator | |
| US8797010B2 (en) | Startup for DC/DC converters | |
| US6538492B2 (en) | Power supply, electronic device using the same, and output | |
| US4322787A (en) | Closed loop low voltage up-converter | |
| CN113497559B (en) | Converter circuit, corresponding device and method | |
| US5389871A (en) | Self-oscillation type DC-DC converter | |
| KR100909317B1 (en) | Switching regulator control circuit for PPM control | |
| JP2007336636A (en) | Multi-output DC / DC converter | |
| US6151223A (en) | Self-excited DC-DC converter with temperature compensation | |
| JPH11235026A (en) | Switching regulator | |
| JP2010142002A (en) | Power supply start-up circuit and switching power supply device | |
| JP2600103Y2 (en) | Power circuit | |
| JP2003088105A (en) | Switching regulator | |
| JPH04255460A (en) | Switching regulator | |
| JPS5840917B2 (en) | switching power supply | |
| JPH03195362A (en) | Ringing choke converter | |
| JPS5857071B2 (en) | DC/DC converter control method | |
| KR0134704Y1 (en) | A regulating circuit for output voltage in power supply | |
| JPH04222456A (en) | Dc-dc converter | |
| JP2976044B2 (en) | DC-DC converter | |
| JPH01315259A (en) | DC converter | |
| SU1737429A2 (en) | Pulsed voltage regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |