JPH04255459A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JPH04255459A JPH04255459A JP1635891A JP1635891A JPH04255459A JP H04255459 A JPH04255459 A JP H04255459A JP 1635891 A JP1635891 A JP 1635891A JP 1635891 A JP1635891 A JP 1635891A JP H04255459 A JPH04255459 A JP H04255459A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- duty
- switching regulator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007423 decrease Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入力電圧および出力電流
の変動に対応してデューティ比を変化させることにより
出力電圧を一定に維持するようにしたパルス幅制御方式
のステップダウン型（出力電圧が入力電圧よりステップ
ダウンされる）スイッチングレギュレータに関する。
の変動に対応してデューティ比を変化させることにより
出力電圧を一定に維持するようにしたパルス幅制御方式
のステップダウン型（出力電圧が入力電圧よりステップ
ダウンされる）スイッチングレギュレータに関する。
【０００２】
【従来の技術】従来よりこの種のパルス幅制御方式のス
イッチングレギュレータは入力電圧や出力電流の変動に
対してオン・デューティ（１周期のうち出力トランジス
タがオンする期間）を変化させることにより出力電圧を
一定に保っている。
イッチングレギュレータは入力電圧や出力電流の変動に
対してオン・デューティ（１周期のうち出力トランジス
タがオンする期間）を変化させることにより出力電圧を
一定に保っている。
【０００３】図４はこの種のスイッチングレギュレータ
の一般的特性を示すもので、図４（Ａ）はそのデューテ
ィーＶＩ 入力電圧）特性を、また図４（Ｂ）はそのデ
ューティＩ０（出力電流）特性を示している。該図に示
されるように入力電圧ＶＩ が低下するとデューティ比
を上げ、逆に入力電圧ＶＩ が上昇するとデューティ比
を下げる。一方、負荷抵抗の減少によって出力電流が増
加するとそれに応じてデューティ比を上げ、逆に負荷抵
抗の増加によって出力電流が減少するとデューティ比を
下げ、このようにして該出力電圧が一定に維持される。
の一般的特性を示すもので、図４（Ａ）はそのデューテ
ィーＶＩ 入力電圧）特性を、また図４（Ｂ）はそのデ
ューティＩ０（出力電流）特性を示している。該図に示
されるように入力電圧ＶＩ が低下するとデューティ比
を上げ、逆に入力電圧ＶＩ が上昇するとデューティ比
を下げる。一方、負荷抵抗の減少によって出力電流が増
加するとそれに応じてデューティ比を上げ、逆に負荷抵
抗の増加によって出力電流が減少するとデューティ比を
下げ、このようにして該出力電圧が一定に維持される。
【０００４】図２は従来技術としてのスイッチングレギ
ュレータの回路構成を例示するもので、Ｔ１ は出力ト
ランジスタ、Ｄ，Ｌ，およびＣはそれぞれ該出力トラン
ジスタＴ１ と負荷ＲＬ との間の回路に挿入されたダ
イオード、インダクタンスおよび平滑用コンデンサを示
す。
ュレータの回路構成を例示するもので、Ｔ１ は出力ト
ランジスタ、Ｄ，Ｌ，およびＣはそれぞれ該出力トラン
ジスタＴ１ と負荷ＲＬ との間の回路に挿入されたダ
イオード、インダクタンスおよび平滑用コンデンサを示
す。
【０００５】そして該負荷ＲＬ に印加される出力電圧
ＶＯ は抵抗ＲＡ およびＲＢ により抵抗分割されて
誤差増巾器（例えばオペアンプ）ＯＰの一方側入力端子
（例えば＋側入力端子）に入力され、またその他方側入
力端子（例えば−側入力端子）には所定の基準電圧Ｖｒ
ｅｆ が入力される。このようにして該誤差増巾器ＯＰ
により該出力電圧Ｖ０ がモニタされ該基準電圧Ｖｒｅ
ｆ と比較される。
ＶＯ は抵抗ＲＡ およびＲＢ により抵抗分割されて
誤差増巾器（例えばオペアンプ）ＯＰの一方側入力端子
（例えば＋側入力端子）に入力され、またその他方側入
力端子（例えば−側入力端子）には所定の基準電圧Ｖｒ
ｅｆ が入力される。このようにして該誤差増巾器ＯＰ
により該出力電圧Ｖ０ がモニタされ該基準電圧Ｖｒｅ
ｆ と比較される。
【０００６】ここで該誤差増巾器ＯＰの出力は、該負荷
側の出力電圧Ｖ０ がＶ０ ＝Ｖｒｅｆ （ＲＡ ＋Ｒ
Ｂ ） ／ＲＢ となっているとき該基準電圧Ｖｒｅｆ
となり、該出力電圧ＶＯ が上記Ｖｒｅｆ （ＲＡ
＋ＲＢ ） ／ＲＢ より増加あるいは減少した場合に
は、該誤差増巾器ＯＰの出力電圧も該基準電圧Ｖｒｅｆ
を基準として増加あるいは減少する。
側の出力電圧Ｖ０ がＶ０ ＝Ｖｒｅｆ （ＲＡ ＋Ｒ
Ｂ ） ／ＲＢ となっているとき該基準電圧Ｖｒｅｆ
となり、該出力電圧ＶＯ が上記Ｖｒｅｆ （ＲＡ
＋ＲＢ ） ／ＲＢ より増加あるいは減少した場合に
は、該誤差増巾器ＯＰの出力電圧も該基準電圧Ｖｒｅｆ
を基準として増加あるいは減少する。
【０００７】次いで該誤差増巾器ＯＰの出力電圧はＰＷ
ＭコンパレータＣＯＭＰ１の一方側入力端子（この場合
は−側入力端子）に入力され、その他方側入力端子（＋
側入力端子）に入力される発振器（三角波発振器）ＯＳ
の出力と比較される。その結果、該出力電圧Ｖ０ が上
述したようにして増加あるいは減少するに従って、該Ｐ
ＷＭコンパレータＣＯＭＰ１の出力側がハイレベルとな
る期間は逆に減少あるいは増加する。
ＭコンパレータＣＯＭＰ１の一方側入力端子（この場合
は−側入力端子）に入力され、その他方側入力端子（＋
側入力端子）に入力される発振器（三角波発振器）ＯＳ
の出力と比較される。その結果、該出力電圧Ｖ０ が上
述したようにして増加あるいは減少するに従って、該Ｐ
ＷＭコンパレータＣＯＭＰ１の出力側がハイレベルとな
る期間は逆に減少あるいは増加する。
【０００８】そして該ＰＷＭコンパレータＣＯＭＰ１の
出力側はアンドゲートＧの一方側入力端子に入力されて
いるので、該アンドゲートの他方側入力端子に入力され
る後述するＤＴＣコンパレータＣＯＭＰ２の出力側がハ
イレベルとなっている限り、該アンドゲートＧの出力側
は該ＰＷＭコンパレータＣＯＭＰ１の出力側のハイレベ
ル期間に応じてハイレベルとなり、該アンドゲートＧの
ハイレベル期間に応じてスイッチングトランジスタＴ２
がオンとなる。そして該トランジスタＴ２ がオンと
なっている期間中、抵抗Ｒ１ を通して上記出力トラン
ジスタＴ１ のエミッタ・ベース間に所定の電圧が印加
され、該出力トランジスタＴ１ がオンとなる。
出力側はアンドゲートＧの一方側入力端子に入力されて
いるので、該アンドゲートの他方側入力端子に入力され
る後述するＤＴＣコンパレータＣＯＭＰ２の出力側がハ
イレベルとなっている限り、該アンドゲートＧの出力側
は該ＰＷＭコンパレータＣＯＭＰ１の出力側のハイレベ
ル期間に応じてハイレベルとなり、該アンドゲートＧの
ハイレベル期間に応じてスイッチングトランジスタＴ２
がオンとなる。そして該トランジスタＴ２ がオンと
なっている期間中、抵抗Ｒ１ を通して上記出力トラン
ジスタＴ１ のエミッタ・ベース間に所定の電圧が印加
され、該出力トランジスタＴ１ がオンとなる。
【０００９】したがって該出力トランジスタＴ１ がオ
ンとなる期間（オン・デューティ）は、上記出力電圧Ｖ
０ が上記Ｖｒｅｆ （ＲＡ ＋ＲＢ ） ／ＲＢ を
基準にしてそれより増加あるいは減少するに従って逆に
減少あるいは増加し、これによって該出力電圧Ｖ０ は
上記Ｖｒｅｆ （ＲＡ ＋ＲＢ ）／ＲＢ に維持され
る。
ンとなる期間（オン・デューティ）は、上記出力電圧Ｖ
０ が上記Ｖｒｅｆ （ＲＡ ＋ＲＢ ） ／ＲＢ を
基準にしてそれより増加あるいは減少するに従って逆に
減少あるいは増加し、これによって該出力電圧Ｖ０ は
上記Ｖｒｅｆ （ＲＡ ＋ＲＢ ）／ＲＢ に維持され
る。
【００１０】また一般にスイッチングレギュレータにお
いては出力トランジスタ（上記トランジスタＴ１ に相
当）の過電流による破壊を防止するために電流制限がか
けられており、上記パルス幅制御方式のスイッチングレ
ギュレータにおいて電流制限をかける手段として、上記
オン・デューティを制限する方式（デッドタイムコント
ロール、通称ＤＴＣ）が採用されている。
いては出力トランジスタ（上記トランジスタＴ１ に相
当）の過電流による破壊を防止するために電流制限がか
けられており、上記パルス幅制御方式のスイッチングレ
ギュレータにおいて電流制限をかける手段として、上記
オン・デューティを制限する方式（デッドタイムコント
ロール、通称ＤＴＣ）が採用されている。
【００１１】そのために上記図２の回路には、ＤＴＣコ
ンパレータＣＯＭＰ２が設けられ、該ＤＴＣコンパレー
タＣＯＭＰ２の一方側入力端子（この場合は−側入力端
子）がＤＴＣ端子とされ、該ＤＴＣ端子に印加される電
圧が、該ＤＴＣコンパレータＣＯＭＰ２の他方側入力端
子（この場合は＋側入力端子）に入力される上記発振器
（三角波発振器）ＯＳの出力と比較される。そして上記
ＰＷＭコンパレータＣＯＭＰ１の出力レベルの如何に拘
らず、該出力トランジスタＴ１ の最大オン・デューテ
ィ（オン・デューティの最大値）Ｄｍａｘ は、上記Ｄ
ＴＣコンパレータＣＯＭＰ２の出力状態（換言すれば上
記ＤＴＣ端子に印加されるＤＴＣ端子電圧）により決定
される。
ンパレータＣＯＭＰ２が設けられ、該ＤＴＣコンパレー
タＣＯＭＰ２の一方側入力端子（この場合は−側入力端
子）がＤＴＣ端子とされ、該ＤＴＣ端子に印加される電
圧が、該ＤＴＣコンパレータＣＯＭＰ２の他方側入力端
子（この場合は＋側入力端子）に入力される上記発振器
（三角波発振器）ＯＳの出力と比較される。そして上記
ＰＷＭコンパレータＣＯＭＰ１の出力レベルの如何に拘
らず、該出力トランジスタＴ１ の最大オン・デューテ
ィ（オン・デューティの最大値）Ｄｍａｘ は、上記Ｄ
ＴＣコンパレータＣＯＭＰ２の出力状態（換言すれば上
記ＤＴＣ端子に印加されるＤＴＣ端子電圧）により決定
される。
【００１２】すなわち図３において、該ＤＴＣ端子に印
加されるＤＴＣ端子電圧をＶＤＴＣ とし、該発振器Ｏ
Ｓの出力電圧最大値および出力電圧最小値をそれぞれＶ
Ｈ およびＶＬ とすると、該ＤＴＣコンパレータＣＯ
ＭＰ２の出力電圧がハイレベルおよびロウレベルとなる
期間はそれぞれＴＯＮおよびＴＯＦＦ となる。そして
該ＴＯＮの期間中、上記トランジスタＴ２ を介して上
記出力トランジスタＴ１ がオンとなるから、上記オン
・デューティの最大値Ｄｍａｘ は、 Ｄｍａｘ ＝ＴＯＮ／（ＴＯＮ＋ＴＯＦＦ） ＝（ＶＨ
−ＶＤＴＣ ）／（ＶＨ −ＶＬ ）となる。
加されるＤＴＣ端子電圧をＶＤＴＣ とし、該発振器Ｏ
Ｓの出力電圧最大値および出力電圧最小値をそれぞれＶ
Ｈ およびＶＬ とすると、該ＤＴＣコンパレータＣＯ
ＭＰ２の出力電圧がハイレベルおよびロウレベルとなる
期間はそれぞれＴＯＮおよびＴＯＦＦ となる。そして
該ＴＯＮの期間中、上記トランジスタＴ２ を介して上
記出力トランジスタＴ１ がオンとなるから、上記オン
・デューティの最大値Ｄｍａｘ は、 Ｄｍａｘ ＝ＴＯＮ／（ＴＯＮ＋ＴＯＦＦ） ＝（ＶＨ
−ＶＤＴＣ ）／（ＶＨ −ＶＬ ）となる。
【００１３】そして従来は上記図２に示されるように、
該ＤＴＣ端子電圧を定電圧（例えば基準電圧Ｖｒｅｆを
抵抗Ｒ３ ，Ｒ４ で抵抗分割した電圧）で固定し、そ
れにより上記Ｄｍａｘ を固定値とするのが一般的であ
る。
該ＤＴＣ端子電圧を定電圧（例えば基準電圧Ｖｒｅｆを
抵抗Ｒ３ ，Ｒ４ で抵抗分割した電圧）で固定し、そ
れにより上記Ｄｍａｘ を固定値とするのが一般的であ
る。
【００１４】しかしながら、上記図４（Ａ）で説明した
ように、上記入力電圧ＶＩ が変化すると上記デューテ
ィ比が変化するため、上記オン・デューティの最大値Ｄ
ｍａｘ を上述したように所定の固定値に制限すると、
図５に示すように入力電圧ＶＩ が低下した時に（該図
５においては入力電圧ＶＩ がＶ２ より低下した時に
）該デューティ比の制御が不能になるという問題点があ
った。なお上記図５におけるＶ１ は、上記したデュー
ティ比の制限を行わない場合に該デューティ比が１００
％となる入力電圧を示し、該Ｖ１ は（Ｖ０ ＋ＶＣ
Ｅ・ｓａｔ ）（ただし該ＶＣＥ・ ｓａｔ は出力ト
ランジスタＴ１ の飽和電圧を示す）に等しい。
ように、上記入力電圧ＶＩ が変化すると上記デューテ
ィ比が変化するため、上記オン・デューティの最大値Ｄ
ｍａｘ を上述したように所定の固定値に制限すると、
図５に示すように入力電圧ＶＩ が低下した時に（該図
５においては入力電圧ＶＩ がＶ２ より低下した時に
）該デューティ比の制御が不能になるという問題点があ
った。なお上記図５におけるＶ１ は、上記したデュー
ティ比の制限を行わない場合に該デューティ比が１００
％となる入力電圧を示し、該Ｖ１ は（Ｖ０ ＋ＶＣ
Ｅ・ｓａｔ ）（ただし該ＶＣＥ・ ｓａｔ は出力ト
ランジスタＴ１ の飽和電圧を示す）に等しい。
【００１５】
【発明が解決しようとする課題】本発明はかかる課題を
解決するためになされたもので、入力電圧が高い時（通
常動作状態）には上記オン・デューティの最大値に制限
がかかり（すなわち電流制限がかかり）、入力電圧低下
時（ただし入力電圧の必要最低値は上述したように（Ｖ
０ ＋ＶＣＥ・ ｓａｔ ）である）には、該デューテ
ィ比の制御を可能としたステップダウン型スイッチング
レギュレータを得ることを目的としたものである。
解決するためになされたもので、入力電圧が高い時（通
常動作状態）には上記オン・デューティの最大値に制限
がかかり（すなわち電流制限がかかり）、入力電圧低下
時（ただし入力電圧の必要最低値は上述したように（Ｖ
０ ＋ＶＣＥ・ ｓａｔ ）である）には、該デューテ
ィ比の制御を可能としたステップダウン型スイッチング
レギュレータを得ることを目的としたものである。
【００１６】
【課題を解決するための手段】かかる課題を解決するた
めに本発明によれば、入力電圧および出力電流の変動に
対応してデューティ比を変化させることにより、出力電
圧を一定に維持するようにしたステップダウン型スイッ
チングレギュレータであって、該デューティ比の最大値
Ｄｍａｘ を制限する手段と、入力電圧低下時に該制限
を解除する手段とをそなえることを特徴とするスイッチ
ングレギュレータが提供される。
めに本発明によれば、入力電圧および出力電流の変動に
対応してデューティ比を変化させることにより、出力電
圧を一定に維持するようにしたステップダウン型スイッ
チングレギュレータであって、該デューティ比の最大値
Ｄｍａｘ を制限する手段と、入力電圧低下時に該制限
を解除する手段とをそなえることを特徴とするスイッチ
ングレギュレータが提供される。
【００１７】すなわち本発明は、上記ステップダウン型
スイッチングレギュレータでは、上記デューティ比が１
００ ％になっても出力電圧を一定にするという動作に
おいて特に問題がないことに着目し、入力電圧低下時に
は上記オン・デューティの最大値の制限を解除し、該デ
ューティ比が１００ ％になることをも可能とし、この
ようにして該入力電圧低下時にもデューティ比の制御を
可能としたものである。
スイッチングレギュレータでは、上記デューティ比が１
００ ％になっても出力電圧を一定にするという動作に
おいて特に問題がないことに着目し、入力電圧低下時に
は上記オン・デューティの最大値の制限を解除し、該デ
ューティ比が１００ ％になることをも可能とし、この
ようにして該入力電圧低下時にもデューティ比の制御を
可能としたものである。
【００１８】
【作用】上記構成によれば、ステップダウン型スイッチ
ングレギュレータにおいて入力電圧が高い時（通常動作
状態）には電流制限がかかり、また低入力電圧時（ただ
しＶＩ ＞Ｖ０ ＋ＶＣＥ・ ｓａｔ ）にもデューテ
ィ比の制御を可能にすることができる。
ングレギュレータにおいて入力電圧が高い時（通常動作
状態）には電流制限がかかり、また低入力電圧時（ただ
しＶＩ ＞Ｖ０ ＋ＶＣＥ・ ｓａｔ ）にもデューテ
ィ比の制御を可能にすることができる。
【００１９】
【実施例】図１は本発明の１実施例としてのスイッチン
グレギュレータの回路構成を示すもので、該ＤＴＣコン
パレータＣＯＭ２の一方側入力端子（この場合は−側入
力端子）である該ＤＴＣ端子には上述したように、基準
電圧Ｖｒｅｆを抵抗Ｒ３ ， Ｒ４ で抵抗分割した固
定電圧が印加されるとともに、抵抗Ｒ５ を介してトラ
ンジスタＴ３ が接続される。そして該トランジスタＴ
３ のベースにはコンパレータＣＯＭＰ３の出力側が接
続され、該コンパレータＣＯＭＰ３の一方側入力端子（
−側入力端子）には入力電圧ＶＩ を抵抗Ｒ６ ，Ｒ７
で抵抗分割した電圧が入力され、該コンパレータＣＯ
ＭＰ３の他方側入力端子（＋側入力端子）に印加される
基準電圧Ｖｒｅｆ と比較され、これらの付加回路によ
ってオン・デューティ制限切替回路が構成される。
グレギュレータの回路構成を示すもので、該ＤＴＣコン
パレータＣＯＭ２の一方側入力端子（この場合は−側入
力端子）である該ＤＴＣ端子には上述したように、基準
電圧Ｖｒｅｆを抵抗Ｒ３ ， Ｒ４ で抵抗分割した固
定電圧が印加されるとともに、抵抗Ｒ５ を介してトラ
ンジスタＴ３ が接続される。そして該トランジスタＴ
３ のベースにはコンパレータＣＯＭＰ３の出力側が接
続され、該コンパレータＣＯＭＰ３の一方側入力端子（
−側入力端子）には入力電圧ＶＩ を抵抗Ｒ６ ，Ｒ７
で抵抗分割した電圧が入力され、該コンパレータＣＯ
ＭＰ３の他方側入力端子（＋側入力端子）に印加される
基準電圧Ｖｒｅｆ と比較され、これらの付加回路によ
ってオン・デューティ制限切替回路が構成される。
【００２０】上述した回路において、入力電圧ＶＩ が
高い間は該コンパレータＣＯＭＰ３の出力側がロウレベ
ルとなってトランジスタＴ３ がオフとなり、上記抵抗
Ｒ３ ．Ｒ４ により抵抗分割された固定電圧により該
オン・デューティの最大値が制限される。一方入力電圧
ＶＩ が低下して、上記抵抗Ｒ６ ．Ｒ７ で抵抗分割
された電圧が上記基準電圧Ｖｒｅｆ より低下すると、
該コンパレータＣＯＭＰ３の出力側がハイレベルに反転
し、これによりトランジスタＴ３ をオンとして、該Ｄ
ＴＣ端子電圧を上記発振器の出力電圧最小値ＶＬ 以下
とする。これにより上記固定電圧によるオン・デューテ
ィの最大値の制限がなされなくなり、該デューティ比を
１００ ％とすることも可能となる。
高い間は該コンパレータＣＯＭＰ３の出力側がロウレベ
ルとなってトランジスタＴ３ がオフとなり、上記抵抗
Ｒ３ ．Ｒ４ により抵抗分割された固定電圧により該
オン・デューティの最大値が制限される。一方入力電圧
ＶＩ が低下して、上記抵抗Ｒ６ ．Ｒ７ で抵抗分割
された電圧が上記基準電圧Ｖｒｅｆ より低下すると、
該コンパレータＣＯＭＰ３の出力側がハイレベルに反転
し、これによりトランジスタＴ３ をオンとして、該Ｄ
ＴＣ端子電圧を上記発振器の出力電圧最小値ＶＬ 以下
とする。これにより上記固定電圧によるオン・デューテ
ィの最大値の制限がなされなくなり、該デューティ比を
１００ ％とすることも可能となる。
【００２１】このようにして本発明によるスイッチング
レギュレータでは、入力電圧低下時においてオン・デュ
ーティの制限がかからなくなるので、かかるスイッチン
グレギュレータを車載用電子機器（特にマイコン制御の
電子機器）の電源回路に使用すると、イグニッションス
イッチをオンとした時など、入力電圧（バッテリ電圧）
が十分に立上っていない時にも、該電子機器の制御が可
能となる（例えばマイコンの場合、ＶＣＣ電圧は５Ｖあ
ればよいので、該スイッチングレギュレータの入力電圧
となるバッテリ電圧がほぼ５Ｖ以上あれば上記マイコン
の動作が可能となる）。したがって特に該スイッチング
レギュレータを燃料噴射制御などのエンジン制御機器（
マイコンによる制御機器）の電源回路に使用すれば、上
述したようなイグニッションスイッチのオン時のみでな
く、バッテリ電圧が低下してきた時などでも、該バッテ
リ電圧がほぼ５Ｖ以上あればマイコン動作が可能となり
、それによってエンジン始動を行うことが可能となる。
レギュレータでは、入力電圧低下時においてオン・デュ
ーティの制限がかからなくなるので、かかるスイッチン
グレギュレータを車載用電子機器（特にマイコン制御の
電子機器）の電源回路に使用すると、イグニッションス
イッチをオンとした時など、入力電圧（バッテリ電圧）
が十分に立上っていない時にも、該電子機器の制御が可
能となる（例えばマイコンの場合、ＶＣＣ電圧は５Ｖあ
ればよいので、該スイッチングレギュレータの入力電圧
となるバッテリ電圧がほぼ５Ｖ以上あれば上記マイコン
の動作が可能となる）。したがって特に該スイッチング
レギュレータを燃料噴射制御などのエンジン制御機器（
マイコンによる制御機器）の電源回路に使用すれば、上
述したようなイグニッションスイッチのオン時のみでな
く、バッテリ電圧が低下してきた時などでも、該バッテ
リ電圧がほぼ５Ｖ以上あればマイコン動作が可能となり
、それによってエンジン始動を行うことが可能となる。
【００２２】
【発明の効果】本発明によれば、入力電圧が高い時には
電流制限がかかり、入力電圧低下時にはデューティ制御
が可能なステップ・ダウン型スイッチングレギュレータ
をうることができる。
電流制限がかかり、入力電圧低下時にはデューティ制御
が可能なステップ・ダウン型スイッチングレギュレータ
をうることができる。
【図１】本発明の１実施例としてのスイッチングレギュ
レータの回路構成を示す図である。
レータの回路構成を示す図である。
【図２】従来技術としてのスイッチングレギュレータの
回路構成を例示する図である。
回路構成を例示する図である。
【図３】デッドタイムコントロール（ＤＴＣ）の機能を
説明する図である。
説明する図である。
【図４】スイッチングレギュレータの一般的特性を示す
図である。
図である。
【図５】従来技術の問題点を説明する図である。
ＯＰ…誤差増巾器
ＯＳ…発振器
ＣＯＭＰ１…ＰＷＭコンパレータ
ＣＯＭＰ２…ＤＴＣコンパレータ
ＣＯＭＰ３…オン・デューティ制限切替回路を構成する
コンパレータ
コンパレータ
Claims (1)
- 【請求項１】 入力電圧および出力電流の変動に対応
してデューティ比を変化させることにより、出力電圧を
一定に維持するようにしたステップダウン型スイッチン
グレギュレータであって、該デューティ比の最大値を制
限する手段と、入力電圧低下時に該制限を解除する手段
とをそなえることを特徴とするスイッチングレギュレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1635891A JPH04255459A (ja) | 1991-02-07 | 1991-02-07 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1635891A JPH04255459A (ja) | 1991-02-07 | 1991-02-07 | スイッチングレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255459A true JPH04255459A (ja) | 1992-09-10 |
Family
ID=11914124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1635891A Withdrawn JPH04255459A (ja) | 1991-02-07 | 1991-02-07 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255459A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126617A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社東芝 | Ｄｃ−ｄｃコンバータ、および、半導体集積回路 |
| CN108616209A (zh) * | 2018-04-17 | 2018-10-02 | 华南理工大学 | 一种数字电源占空比最大值的动态调节方法 |
| CN110086398A (zh) * | 2019-05-10 | 2019-08-02 | 华南理工大学 | 一种基于占空比控制的直接转矩控制方法 |
-
1991
- 1991-02-07 JP JP1635891A patent/JPH04255459A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126617A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社東芝 | Ｄｃ−ｄｃコンバータ、および、半導体集積回路 |
| CN108616209A (zh) * | 2018-04-17 | 2018-10-02 | 华南理工大学 | 一种数字电源占空比最大值的动态调节方法 |
| CN110086398A (zh) * | 2019-05-10 | 2019-08-02 | 华南理工大学 | 一种基于占空比控制的直接转矩控制方法 |
| CN110086398B (zh) * | 2019-05-10 | 2021-03-30 | 华南理工大学 | 一种基于占空比控制的直接转矩控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| US20200021188A1 (en) | Switching Frequency Control Apparatus and Control Method Thereof | |
| US6909268B2 (en) | Current-mode switching regulator | |
| JPS60215222A (ja) | 直流電源回路 | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| US8797010B2 (en) | Startup for DC/DC converters | |
| US6538492B2 (en) | Power supply, electronic device using the same, and output | |
| US4322787A (en) | Closed loop low voltage up-converter | |
| US5389871A (en) | Self-oscillation type DC-DC converter | |
| KR100909317B1 (ko) | Ｐｆｍ 제어용 스위칭 레귤레이터 제어 회로 | |
| JP2007336636A (ja) | 多出力型ｄｃ／ｄｃコンバータ | |
| US6151223A (en) | Self-excited DC-DC converter with temperature compensation | |
| JPH11235026A (ja) | スイッチング・レギュレータ | |
| JPH04255459A (ja) | スイッチングレギュレータ | |
| JP2010142002A (ja) | 電源起動回路及びスイッチング電源装置 | |
| JP2600103Y2 (ja) | 電源回路 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JPH04255460A (ja) | スイッチングレギュレータ | |
| JPS5840917B2 (ja) | スイッチング電源装置 | |
| JPH03195362A (ja) | リンギングチョークコンバータ | |
| JPS5857071B2 (ja) | Ｄｃ／ｄｃコンバ−タの制御方式 | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JPH04222456A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2976044B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH01315259A (ja) | 直流変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |