JPH04256294A - テレビジョン受像機 - Google Patents
テレビジョン受像機Info
- Publication number
- JPH04256294A JPH04256294A JP1773291A JP1773291A JPH04256294A JP H04256294 A JPH04256294 A JP H04256294A JP 1773291 A JP1773291 A JP 1773291A JP 1773291 A JP1773291 A JP 1773291A JP H04256294 A JPH04256294 A JP H04256294A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- dsp
- program
- identification signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】[発明の目的]
【産業上の利用分野】本発明は、ディジタルシグナルプ
ロセッサに与えるプログラムを切換えることによって複
数種類の映像処理を実現するようにしたものに好適のテ
レビジョン受像機に関する。
ロセッサに与えるプログラムを切換えることによって複
数種類の映像処理を実現するようにしたものに好適のテ
レビジョン受像機に関する。
【0002】
【従来の技術】図10乃至図13及び図14は夫々ディ
ジタルシグナルプロセッサ(以下、DSPという)を説
明するためのブロック図及び説明図である。これらのブ
ロック図及び説明図は文献「A GENERAL PU
RPOSE PROGRAMMABLE VIDEO
SIGNAL PROCESSOR」(IEEE Tr
ansactions on Consumer El
ectronics Vol.35 No.3 AUG
UST 1989)によって発表されたものであり、ビ
デオ信号処理用DSPを示している。
ジタルシグナルプロセッサ(以下、DSPという)を説
明するためのブロック図及び説明図である。これらのブ
ロック図及び説明図は文献「A GENERAL PU
RPOSE PROGRAMMABLE VIDEO
SIGNAL PROCESSOR」(IEEE Tr
ansactions on Consumer El
ectronics Vol.35 No.3 AUG
UST 1989)によって発表されたものであり、ビ
デオ信号処理用DSPを示している。
【0003】図10は映像用のDSPチップ100 を
示している。DSPチップ100 は、複数のDSP相
互の接続を可能とするように5系統のデータポートを有
したDSP101 によって構成されている。クロック
発生器102 は外部からのクロックに基づいて内部ク
ロックを作成する。初期コントローラ103 には初期
データ及びリセット信号が与えられ、このDSPチップ
100 を示すチップアドレスが与えられると、所定の
初期設定を行うようになっている。
示している。DSPチップ100 は、複数のDSP相
互の接続を可能とするように5系統のデータポートを有
したDSP101 によって構成されている。クロック
発生器102 は外部からのクロックに基づいて内部ク
ロックを作成する。初期コントローラ103 には初期
データ及びリセット信号が与えられ、このDSPチップ
100 を示すチップアドレスが与えられると、所定の
初期設定を行うようになっている。
【0004】図14はDSPのアーキテクチャを説明す
るための説明図である。
るための説明図である。
【0005】DSPは演算処理を行う3系統のALE(
Ari−thmetic and Logic Ele
ment )と、メモリを構成する2系統のME(Me
mory Element)と、5系統のOB(アウト
プットバッファ)を有している。3系統のALE、2系
統のME及び5系統のOBは、夫々プログラムP1乃至
P10によって制御されている。
Ari−thmetic and Logic Ele
ment )と、メモリを構成する2系統のME(Me
mory Element)と、5系統のOB(アウト
プットバッファ)を有している。3系統のALE、2系
統のME及び5系統のOBは、夫々プログラムP1乃至
P10によって制御されている。
【0006】図11はALEの構成を示している。
【0007】ALEはデータを取込むポート105 乃
至107 を有しており、各ポート105 乃至107
を介して入力されたデータA,B,Cは夫々シフタ1
08 乃至110 及びマルチプレクサ111 乃至1
13 を介してALU(論理演算ユニット)114 に
与えられる。
至107 を有しており、各ポート105 乃至107
を介して入力されたデータA,B,Cは夫々シフタ1
08 乃至110 及びマルチプレクサ111 乃至1
13 を介してALU(論理演算ユニット)114 に
与えられる。
【0008】図12はMEの構成を示している。
【0009】アドレスデータはポート115 を介して
加算器116 に与えられ所定値と加算され、更にマル
チプレクサ117 を介してRAM118 に与えられ
る。一方、データはポート119 を介して入力され、
マルチプレクサ120 を介してRAM18に与えられ
る。RAM18は512×12のスタティックメモリで
ある。
加算器116 に与えられ所定値と加算され、更にマル
チプレクサ117 を介してRAM118 に与えられ
る。一方、データはポート119 を介して入力され、
マルチプレクサ120 を介してRAM18に与えられ
る。RAM18は512×12のスタティックメモリで
ある。
【0010】図13は3つのDSP122 乃至124
によって構成されるDSPチップ121 を示してい
る。各DSP122 乃至124 同士はデータポート
を利用して相互に接続されており、また、各DSP12
2 乃至124 は夫々外部とのデータ転送用の1系統
のデータポートを有している。
によって構成されるDSPチップ121 を示してい
る。各DSP122 乃至124 同士はデータポート
を利用して相互に接続されており、また、各DSP12
2 乃至124 は夫々外部とのデータ転送用の1系統
のデータポートを有している。
【0011】近年、家電用機器においては、上述したD
SPを使用してディジタル処理を行うものが増加してい
る。例えば、本出願人が先に出願した特願平2−846
28号明細書の「画像再生装置」等においてもDSPが
採用されている。
SPを使用してディジタル処理を行うものが増加してい
る。例えば、本出願人が先に出願した特願平2−846
28号明細書の「画像再生装置」等においてもDSPが
採用されている。
【0012】この提案によれば、複数のDSPを利用し
て複数の機能を実現するテレビジョン受像機を構成して
いる。複数の機能を実現するために複数の処理プログラ
ムが用意され、これらの処理プログラムは映像信号の伝
送期間の垂直又は水平帰線消去期間に作成したタイミン
グ信号によって切換えられる。例えば、このタイミング
信号によって、映像期間には通常のテレビジョン映像処
理を行い、非映像期間にはゴーストキャンセル処理を行
うように、各DSPの処理プログラムを切換えている。
て複数の機能を実現するテレビジョン受像機を構成して
いる。複数の機能を実現するために複数の処理プログラ
ムが用意され、これらの処理プログラムは映像信号の伝
送期間の垂直又は水平帰線消去期間に作成したタイミン
グ信号によって切換えられる。例えば、このタイミング
信号によって、映像期間には通常のテレビジョン映像処
理を行い、非映像期間にはゴーストキャンセル処理を行
うように、各DSPの処理プログラムを切換えている。
【0013】ところで、近年、大型ディスプレイ装置の
普及に伴って、高画質化が要求されており、平成元年秋
からは第1世代EDTV(Extended Defi
nition TV )によるテレビジョン放送が開始
されている。更に、画質を向上させるために第2世代E
DTVによるテレビジョン放送の研究も行われている。 この中の一つとして、画面のアスペクト比を拡大するワ
イドアスペクトテレビジョン受像機(以下、ワイドTV
という)が考えられている。ワイドTVは、現行NTS
C方式のテレビジョン受像機と両立性を保ちながら、ア
スペクト比を5:3又は16:9等に拡大したものであ
る。
普及に伴って、高画質化が要求されており、平成元年秋
からは第1世代EDTV(Extended Defi
nition TV )によるテレビジョン放送が開始
されている。更に、画質を向上させるために第2世代E
DTVによるテレビジョン放送の研究も行われている。 この中の一つとして、画面のアスペクト比を拡大するワ
イドアスペクトテレビジョン受像機(以下、ワイドTV
という)が考えられている。ワイドTVは、現行NTS
C方式のテレビジョン受像機と両立性を保ちながら、ア
スペクト比を5:3又は16:9等に拡大したものであ
る。
【0014】このようなワイドTVに上述した画像再生
装置を適用することにより、現行NTSCテレビジョン
放送と第2世代EDTVテレビジョン放送との表示を容
易に切換えることが可能である。
装置を適用することにより、現行NTSCテレビジョン
放送と第2世代EDTVテレビジョン放送との表示を容
易に切換えることが可能である。
【0015】しかしながら、この場合には、画像再生装
置側で表示の切換えを行うことになり、放送局側でNT
SC方式とEDTV方式とを切換えて表示させることは
できない。
置側で表示の切換えを行うことになり、放送局側でNT
SC方式とEDTV方式とを切換えて表示させることは
できない。
【0016】
【発明が解決しようとする課題】このように、従来、テ
レビジョン受像機においては、各DSPに与えるプログ
ラムの変更を受信機側で行っていることから、放送局側
で意図した映像を自由に表示画面上に表示させることが
できないという問題点があった。
レビジョン受像機においては、各DSPに与えるプログ
ラムの変更を受信機側で行っていることから、放送局側
で意図した映像を自由に表示画面上に表示させることが
できないという問題点があった。
【0017】本発明はかかる問題点に鑑みてなされたも
のであって、放送局で挿入した識別信号を利用して各D
SPに与えるプログラムの切換えを可能とすることによ
り、放送局側で意図した映像を表示することができるテ
レビジョン受像機を提供することを目的とする。
のであって、放送局で挿入した識別信号を利用して各D
SPに与えるプログラムの切換えを可能とすることによ
り、放送局側で意図した映像を表示することができるテ
レビジョン受像機を提供することを目的とする。
【0018】[発明の構成]
【課題を解決するための手段】本発明の請求項1に係る
テレビジョン受像機は、所定タイミングで識別信号を挿
入可能な送信側からの映像信号を受信する受信手段と、
前記映像信号を信号処理するための複数のプログラムを
記憶する第1のプログラムメモリと、書換可能な第2の
プログラムメモリと、この第2のプログラムメモリから
読出したプログラムに基づいて受信した前記映像信号を
映像処理する演算処理手段と、前記受信手段が受信した
映像信号から同期信号を分離する同期分離回路と、前記
同期信号を利用して前記識別信号が挿入された所定タイ
ミングを示すタイミング信号を発生するタイミング発生
回路と、受信した前記映像信号から前記タイミング信号
のタイミングで前記識別信号を検出して検出パルスを出
力する識別信号検出手段と、前記検出パルスに基づいて
、前記第1のプログラムメモリからロードしたプログラ
ムを前記第2のプログラムメモリに格納するロード手段
とを具備したものであり、本発明の請求項2に係るテレ
ビジョン受像機は、前記識別信号検出手段が、ディジタ
ルコードで構成された識別信号を検出することを特徴と
するものである。
テレビジョン受像機は、所定タイミングで識別信号を挿
入可能な送信側からの映像信号を受信する受信手段と、
前記映像信号を信号処理するための複数のプログラムを
記憶する第1のプログラムメモリと、書換可能な第2の
プログラムメモリと、この第2のプログラムメモリから
読出したプログラムに基づいて受信した前記映像信号を
映像処理する演算処理手段と、前記受信手段が受信した
映像信号から同期信号を分離する同期分離回路と、前記
同期信号を利用して前記識別信号が挿入された所定タイ
ミングを示すタイミング信号を発生するタイミング発生
回路と、受信した前記映像信号から前記タイミング信号
のタイミングで前記識別信号を検出して検出パルスを出
力する識別信号検出手段と、前記検出パルスに基づいて
、前記第1のプログラムメモリからロードしたプログラ
ムを前記第2のプログラムメモリに格納するロード手段
とを具備したものであり、本発明の請求項2に係るテレ
ビジョン受像機は、前記識別信号検出手段が、ディジタ
ルコードで構成された識別信号を検出することを特徴と
するものである。
【0019】
【作用】本発明の請求項1,2において、タイミング発
生回路は同期信号を利用して送信側で挿入された識別信
号のタイミングを示すタイミング信号を発生する。識別
信号検出手段はこのタイミング信号のタイミングで識別
信号を検出して検出パルスをロード手段に与える。ロー
ド手段は、この検出パルスによって第1のプログラムメ
モリに格納されたプログラムを選択し、このプログラム
を第2のプログラムメモリに格納する。演算処理手段は
第2のプログラムメモリに基づく映像処理を行う。識別
信号は送信側において挿入されており、送信側の操作に
よって、演算処理手段の処理が切換えられる。
生回路は同期信号を利用して送信側で挿入された識別信
号のタイミングを示すタイミング信号を発生する。識別
信号検出手段はこのタイミング信号のタイミングで識別
信号を検出して検出パルスをロード手段に与える。ロー
ド手段は、この検出パルスによって第1のプログラムメ
モリに格納されたプログラムを選択し、このプログラム
を第2のプログラムメモリに格納する。演算処理手段は
第2のプログラムメモリに基づく映像処理を行う。識別
信号は送信側において挿入されており、送信側の操作に
よって、演算処理手段の処理が切換えられる。
【0020】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は本発明に係るテレビジョン受像機の
一実施例を示すブロック図である。本実施例は端末受信
機の表示画面に表示するNTSC映像又はEDTVのワ
イドアスペクト映像を放送局側で切換え可能にしたもの
である。また、図2は放送局側のエンコーダを示すブロ
ック図である。このエンコーダは、「A WIDE
SCREENEDTV」(IEEE TRANSAC
TIONS ON CONSUMERELECTRON
ICS AUGUST 1989 )に記載されたもの
である。
て説明する。図1は本発明に係るテレビジョン受像機の
一実施例を示すブロック図である。本実施例は端末受信
機の表示画面に表示するNTSC映像又はEDTVのワ
イドアスペクト映像を放送局側で切換え可能にしたもの
である。また、図2は放送局側のエンコーダを示すブロ
ック図である。このエンコーダは、「A WIDE
SCREENEDTV」(IEEE TRANSAC
TIONS ON CONSUMERELECTRON
ICS AUGUST 1989 )に記載されたもの
である。
【0021】先ず、図2のエンコーダを参照して現行N
TSC映像又はEDTVのワイドアスペクト映像を映出
させるための放送局からの映像信号の作成方法について
説明する。
TSC映像又はEDTVのワイドアスペクト映像を映出
させるための放送局からの映像信号の作成方法について
説明する。
【0022】放送局側においては、先ず、アスペクト比
が16:9のワイドアスペクト映像信号(輝度信号Yの
帯域が5.6MHz 、色差信号I,Qの帯域が夫々2
.0MHz ,0.67MHz )を画面の中央部のア
スペクト比が4:3の部分に相当する画面センター部の
信号(以下、センター信号という)と画面の左右端部に
相当する画面サイド部の信号(以下、サイド信号という
)とに分割する。
が16:9のワイドアスペクト映像信号(輝度信号Yの
帯域が5.6MHz 、色差信号I,Qの帯域が夫々2
.0MHz ,0.67MHz )を画面の中央部のア
スペクト比が4:3の部分に相当する画面センター部の
信号(以下、センター信号という)と画面の左右端部に
相当する画面サイド部の信号(以下、サイド信号という
)とに分割する。
【0023】センター信号は4/3倍に時間伸長され、
その輝度信号成分(4.2MHz )及び色差信号成分
I,Q(I:1.5MHz ,Q:0.5MHz )は
、夫々画面センター部の画質を劣化させることなく多重
を行うプリプロセッサ21,24に与えられる。
その輝度信号成分(4.2MHz )及び色差信号成分
I,Q(I:1.5MHz ,Q:0.5MHz )は
、夫々画面センター部の画質を劣化させることなく多重
を行うプリプロセッサ21,24に与えられる。
【0024】画面サイド部の輝度信号成分は3種類の周
波数成分の輝度信号Y1,Y2,Y3に分割され3種類
の多重手法で伝送される。すなわち、輝度信号成分Y1
は、0乃至0.9MHz の帯域を有し、1/4倍に時
間圧縮された後、センター信号の水平オーバースキャン
部分(斜線部)に多重される。プリプロセッサ21から
の輝度信号は合成回路26に出力される。
波数成分の輝度信号Y1,Y2,Y3に分割され3種類
の多重手法で伝送される。すなわち、輝度信号成分Y1
は、0乃至0.9MHz の帯域を有し、1/4倍に時
間圧縮された後、センター信号の水平オーバースキャン
部分(斜線部)に多重される。プリプロセッサ21から
の輝度信号は合成回路26に出力される。
【0025】輝度信号Y2は、第1フィールドの0.9
乃至5.6MHz の帯域を有しており、斜め高域成分
が除去され、平均2倍に時間伸長される。時間伸長され
た輝度信号Y2は周波数シフト回路22に与えられて、
周波数が6/5fsc(fscは色副搬送波周波数)(
4.3MHz )で、フィールド位相が反転した副搬送
波によって周波数シフトされる。この輝度信号Y2は合
成回路26に与えられ、画面センター部の輝度信号の2
乃至4MHz に3次元周波数多重される。
乃至5.6MHz の帯域を有しており、斜め高域成分
が除去され、平均2倍に時間伸長される。時間伸長され
た輝度信号Y2は周波数シフト回路22に与えられて、
周波数が6/5fsc(fscは色副搬送波周波数)(
4.3MHz )で、フィールド位相が反転した副搬送
波によって周波数シフトされる。この輝度信号Y2は合
成回路26に与えられ、画面センター部の輝度信号の2
乃至4MHz に3次元周波数多重される。
【0026】輝度信号Y3は、第2フィールドの0.9
乃至2.7MHz の帯域を有しており、1/2倍に時
間圧縮される。更に、輝度信号Y3については、バッフ
ァメモリ等によってデータを並べ代え、周波数シフト回
路23において10/13fsc(2.8MHz )の
副搬送波で周波数シフトされる。周波数シフト回路23
の出力は合成回路26に与えられて、垂直オーバースキ
ャン領域(斜線部)に多重される。
乃至2.7MHz の帯域を有しており、1/2倍に時
間圧縮される。更に、輝度信号Y3については、バッフ
ァメモリ等によってデータを並べ代え、周波数シフト回
路23において10/13fsc(2.8MHz )の
副搬送波で周波数シフトされる。周波数シフト回路23
の出力は合成回路26に与えられて、垂直オーバースキ
ャン領域(斜線部)に多重される。
【0027】合成回路26からの輝度信号Y1乃至Y3
は、プリコーミング回路28に与えられて動き適応プリ
コーミングされ、動画領域の水平及び垂直2次元斜め高
域に帯域制限される。
は、プリコーミング回路28に与えられて動き適応プリ
コーミングされ、動画領域の水平及び垂直2次元斜め高
域に帯域制限される。
【0028】一方、画面サイド部の色差信号I,Qは2
種類の周波数成分C1,C2に分割され2種類の多重手
法で伝送される。すなわち、信号C1は周波数帯域が0
乃至0.12MHz であり、1/4倍に時間圧縮され
て、画面センター部の色差信号I,Qの水平オーバース
キャン領域に多重される。信号C2は色差信号Iの周波
数帯域が0.12乃至2.0MHz であり、色差信号
Qの周波数帯域が0.12乃至0.67MHz であり
、4倍に時間圧縮される。更に、信号C2は周波数シフ
ト回路25において、周波数が1/7fsc(0.5M
Hz )で、ライン及びフィールド位相反転する副搬送
波で周波数シフトされる。周波数シフト回路25からの
信号C2は合成回路27に与えられて、画面センター部
の色差信号I,Qに3次元周波数多重される。
種類の周波数成分C1,C2に分割され2種類の多重手
法で伝送される。すなわち、信号C1は周波数帯域が0
乃至0.12MHz であり、1/4倍に時間圧縮され
て、画面センター部の色差信号I,Qの水平オーバース
キャン領域に多重される。信号C2は色差信号Iの周波
数帯域が0.12乃至2.0MHz であり、色差信号
Qの周波数帯域が0.12乃至0.67MHz であり
、4倍に時間圧縮される。更に、信号C2は周波数シフ
ト回路25において、周波数が1/7fsc(0.5M
Hz )で、ライン及びフィールド位相反転する副搬送
波で周波数シフトされる。周波数シフト回路25からの
信号C2は合成回路27に与えられて、画面センター部
の色差信号I,Qに3次元周波数多重される。
【0029】合成回路27からの信号C1,C2はプリ
コーミング回路29に与えられて動き適応プリコーミン
グされ、動画領域の水平高域が0.5MHz に帯域制
限される。更に、プリコーミング回路29からの色差信
号I,Qは、直角変調回路30において3.58MHz
の色副搬送波によって直交変調される。プリコーミン
グ回路28からの輝度信号Yと直角変調回路30からの
色信号Cとは合成回路31において多重されて送出され
る。
コーミング回路29に与えられて動き適応プリコーミン
グされ、動画領域の水平高域が0.5MHz に帯域制
限される。更に、プリコーミング回路29からの色差信
号I,Qは、直角変調回路30において3.58MHz
の色副搬送波によって直交変調される。プリコーミン
グ回路28からの輝度信号Yと直角変調回路30からの
色信号Cとは合成回路31において多重されて送出され
る。
【0030】この映像信号が受信側で受信されてデコー
ドされる。この映像信号には放送方式を区別するために
識別信号が挿入されるようになっている。この識別信号
は、例えば、第263ライン目のバースト信号から所定
時間遅延した位置に挿入されて伝送される。放送局側で
は、この識別信号を挿入することによって、ワイドアス
ペクトテレビジョン放送であることを示し、通常のNT
SCテレビジョン放送時には識別信号を挿入しない。
ドされる。この映像信号には放送方式を区別するために
識別信号が挿入されるようになっている。この識別信号
は、例えば、第263ライン目のバースト信号から所定
時間遅延した位置に挿入されて伝送される。放送局側で
は、この識別信号を挿入することによって、ワイドアス
ペクトテレビジョン放送であることを示し、通常のNT
SCテレビジョン放送時には識別信号を挿入しない。
【0031】一方、受信側においては、第1図に示すよ
うに、アンテナ41に誘起したテレビジョン高周波(R
F)信号は選局回路42に与えられる。選局回路42に
は選局信号が与えられており(図示省略)、選局回路4
2は選局信号に基づくチャンネルを選局して中間周波(
IF)信号に変換して音声中間周波増幅検波回路43及
び映像中間周波増幅検波回路44に与える。映像中間周
波増幅検波回路44はIF信号を検波してベースバンド
の映像信号を出力する。
うに、アンテナ41に誘起したテレビジョン高周波(R
F)信号は選局回路42に与えられる。選局回路42に
は選局信号が与えられており(図示省略)、選局回路4
2は選局信号に基づくチャンネルを選局して中間周波(
IF)信号に変換して音声中間周波増幅検波回路43及
び映像中間周波増幅検波回路44に与える。映像中間周
波増幅検波回路44はIF信号を検波してベースバンド
の映像信号を出力する。
【0032】音声中間周波増幅検波回路43は選局回路
42からのIF信号に含まれる音声中間周波信号を音声
検波して、音声検波出力を音声信号処理回路45に出力
する。 音声信号処理回路45は音声多重処理並びに音量、音質
及びバランス等の各処理を行って音声信号をスピーカー
46に与えて音声出力させるようになっている。
42からのIF信号に含まれる音声中間周波信号を音声
検波して、音声検波出力を音声信号処理回路45に出力
する。 音声信号処理回路45は音声多重処理並びに音量、音質
及びバランス等の各処理を行って音声信号をスピーカー
46に与えて音声出力させるようになっている。
【0033】一方、映像中間周波増幅検波回路44から
の映像信号はA/D変換器47及び識別信号検出回路4
8にも与えられている。A/D変換器47はアナログ映
像信号をディジタル信号に変換してDSPアレイ群52
に与えるようになっている。識別信号検出回路48は入
力映像信号に挿入された識別信号を検出し、検出したタ
イミングでハイレベル(以下、“H”という)となる検
出パルスをロード回路49に出力するようになっている
。また、電源オン検出回路50は電源が投入されたこと
を検出するとパルスをロード回路49に与えるようにな
っている。ロード回路49は、識別信号検出回路48か
らの検出パルス及び電源オン検出回路50からのパルス
に基づいて、所定値の信号をアドレス出力としてROM
51及びDSPアレイ群52に出力するようになってい
る。
の映像信号はA/D変換器47及び識別信号検出回路4
8にも与えられている。A/D変換器47はアナログ映
像信号をディジタル信号に変換してDSPアレイ群52
に与えるようになっている。識別信号検出回路48は入
力映像信号に挿入された識別信号を検出し、検出したタ
イミングでハイレベル(以下、“H”という)となる検
出パルスをロード回路49に出力するようになっている
。また、電源オン検出回路50は電源が投入されたこと
を検出するとパルスをロード回路49に与えるようにな
っている。ロード回路49は、識別信号検出回路48か
らの検出パルス及び電源オン検出回路50からのパルス
に基づいて、所定値の信号をアドレス出力としてROM
51及びDSPアレイ群52に出力するようになってい
る。
【0034】図3は図1中の識別信号検出回路48、ロ
ード回路49、電源オン検出回路50、ROM51及び
DSPアレイ群52の1つのDSPの具体的な構成を示
すブロック図である。
ード回路49、電源オン検出回路50、ROM51及び
DSPアレイ群52の1つのDSPの具体的な構成を示
すブロック図である。
【0035】映像中間周波増幅検波回路44からの映像
信号は識別信号検出回路48の入力端子60を介して同
期分離回路61及びスライス回路63に入力される。同
期分離回路61は映像信号から同期信号を分離してタイ
ミング回路62に与えるようになっている。タイミング
回路62は、同期分離回路61からの同期信号を利用し
て、垂直ブランキング期間の第263ラインを検出し、
ラッチパルスをラッチ回路65に与える。
信号は識別信号検出回路48の入力端子60を介して同
期分離回路61及びスライス回路63に入力される。同
期分離回路61は映像信号から同期信号を分離してタイ
ミング回路62に与えるようになっている。タイミング
回路62は、同期分離回路61からの同期信号を利用し
て、垂直ブランキング期間の第263ラインを検出し、
ラッチパルスをラッチ回路65に与える。
【0036】一方、スライス回路63は端子64にスラ
イスレベルの信号が与えられ、入力端子60を介して入
力された映像信号をこのスライスレベルでスライスして
2値化し、2値化パルスをラッチ回路65に与える。ラ
ッチ回路65はタイミング回路62からのラッチパルス
のタイミングでスライス回路63の2値化パルスをラッ
チすることにより、映像信号に識別信号が挿入されてい
るか否かを検出し、挿入されている場合には“H”の検
出パルスをロード回路49に出力し、挿入されていない
場合には検出パルスを“L”にしてロード回路49に出
力する。
イスレベルの信号が与えられ、入力端子60を介して入
力された映像信号をこのスライスレベルでスライスして
2値化し、2値化パルスをラッチ回路65に与える。ラ
ッチ回路65はタイミング回路62からのラッチパルス
のタイミングでスライス回路63の2値化パルスをラッ
チすることにより、映像信号に識別信号が挿入されてい
るか否かを検出し、挿入されている場合には“H”の検
出パルスをロード回路49に出力し、挿入されていない
場合には検出パルスを“L”にしてロード回路49に出
力する。
【0037】検出パルスはロード回路49の状態メモリ
66、比較回路67及びオフセット発生回路68に入力
される。状態メモリ66は前フィールドの検出パルスの
状態を記憶して比較回路67に与える。比較回路67は
識別信号検出回路48からの検出パルスと前フィールド
の検出パルスとを比較して、比較結果をOR回路69を
介してフリップフロップ(以下、FFという)70に出
力する。FF70はOR回路69の“H”出力によって
セットされてアドレスカウンタ71にリセット信号を与
えると共に、状態メモリ66を制御する。アドレスカウ
ンタ71はリセット信号によってリセットされて、カウ
ントを開始する。アドレスカウンタ71のカウント出力
はROM51の読出しアドレスとして加算器72を介し
て出力される。加算器72にはオフセット発生回路68
から所定値が与えられるようになっている。オフセット
発生回路68は検出パルスが“H”である場合には加算
器72に所定値“b”を与え、検出パルスが“L”であ
る場合には加算器72に所定値“0”を与えるようにな
っている。加算器72はオフセット発生回路68の出力
とアドレスカウンタ71の出力とを加算してアドレス出
力としてROM51に与えるようになっている。また、
ロード回路49のOR回路69には電源オン検出回路5
0からのパルスも与えられる。
66、比較回路67及びオフセット発生回路68に入力
される。状態メモリ66は前フィールドの検出パルスの
状態を記憶して比較回路67に与える。比較回路67は
識別信号検出回路48からの検出パルスと前フィールド
の検出パルスとを比較して、比較結果をOR回路69を
介してフリップフロップ(以下、FFという)70に出
力する。FF70はOR回路69の“H”出力によって
セットされてアドレスカウンタ71にリセット信号を与
えると共に、状態メモリ66を制御する。アドレスカウ
ンタ71はリセット信号によってリセットされて、カウ
ントを開始する。アドレスカウンタ71のカウント出力
はROM51の読出しアドレスとして加算器72を介し
て出力される。加算器72にはオフセット発生回路68
から所定値が与えられるようになっている。オフセット
発生回路68は検出パルスが“H”である場合には加算
器72に所定値“b”を与え、検出パルスが“L”であ
る場合には加算器72に所定値“0”を与えるようにな
っている。加算器72はオフセット発生回路68の出力
とアドレスカウンタ71の出力とを加算してアドレス出
力としてROM51に与えるようになっている。また、
ロード回路49のOR回路69には電源オン検出回路5
0からのパルスも与えられる。
【0038】電源オン検出回路50は抵抗R1 乃至R
4 、トランジスタT1 ,T2 、ツェナーダイオー
ドZD及びワンショットマルチバイブレータ73によっ
て構成されている。電源端子74と基準電位点との間に
は抵抗R1 ,R2 が直列接続されており、抵抗R1
,R2 の接続点はトランジスタT1 のベースに接
続されている。トランジスタT1 のエミッタはツェナ
ーダイオードZDを介して基準電位点に接続され、コレ
クタは抵抗R3 を介して電源端子74に接続されると
共に、トランジスタT2 のベースに接続される。トラ
ンジスタT2 のエミッタは電源端子74に接続され、
コレクタは抵抗R4 を介して基準電位点に接続される
と共に、ワンショットマルチバイブレータ73の入力端
にも接続される。
4 、トランジスタT1 ,T2 、ツェナーダイオー
ドZD及びワンショットマルチバイブレータ73によっ
て構成されている。電源端子74と基準電位点との間に
は抵抗R1 ,R2 が直列接続されており、抵抗R1
,R2 の接続点はトランジスタT1 のベースに接
続されている。トランジスタT1 のエミッタはツェナ
ーダイオードZDを介して基準電位点に接続され、コレ
クタは抵抗R3 を介して電源端子74に接続されると
共に、トランジスタT2 のベースに接続される。トラ
ンジスタT2 のエミッタは電源端子74に接続され、
コレクタは抵抗R4 を介して基準電位点に接続される
と共に、ワンショットマルチバイブレータ73の入力端
にも接続される。
【0039】電源が投入されると、電源端子74の電圧
上昇に伴い、抵抗R1 ,R2 の接続点の電圧がツェ
ナーダイオードZDのツェナー電圧よりも高くなって、
トランジスタT1 ,T2 はオンとなる。そうすると
、ワンショットマルチバイブレータ73がトリガされて
パルスが出力される。すなわち、電源が投入されると、
ワンショットマルチバイブレータ73からのパルスがO
R回路69を介してFF70に与えられることになり、
状態メモリ66の状態に拘らず、オフセット発生回路6
8の出力に基づいたアドレス出力が出力されることにな
る。
上昇に伴い、抵抗R1 ,R2 の接続点の電圧がツェ
ナーダイオードZDのツェナー電圧よりも高くなって、
トランジスタT1 ,T2 はオンとなる。そうすると
、ワンショットマルチバイブレータ73がトリガされて
パルスが出力される。すなわち、電源が投入されると、
ワンショットマルチバイブレータ73からのパルスがO
R回路69を介してFF70に与えられることになり、
状態メモリ66の状態に拘らず、オフセット発生回路6
8の出力に基づいたアドレス出力が出力されることにな
る。
【0040】図4はROM51のアドレスマップを示す
説明図である。0乃至a番地には通常のNTSCテレビ
ジョン放送受信用のプログラムが格納されており、b乃
至c番地にはワイドアスペクトテレビジョン放送受信用
のプログラムが格納されている。ROM51はロード回
路49の加算器72の出力によってアドレスが指定され
て、格納しているプログラムをDSPアレイ群52の各
DSPに与えるようになっている。
説明図である。0乃至a番地には通常のNTSCテレビ
ジョン放送受信用のプログラムが格納されており、b乃
至c番地にはワイドアスペクトテレビジョン放送受信用
のプログラムが格納されている。ROM51はロード回
路49の加算器72の出力によってアドレスが指定され
て、格納しているプログラムをDSPアレイ群52の各
DSPに与えるようになっている。
【0041】図3のDSP74はDSPアレイ群52の
うちの1つのDSPを示している。プログラムメモリ7
5にはROM51からのプログラムがスイッチ76を介
して与えられると共に、スイッチ77を介して読出しア
ドレスが指定されて格納しているプログラムをスイッチ
76を介してALE78に与えるようになっている。ス
イッチ77はプログラムカウンタ79からのアドレス出
力とロード回路49のアドレスカウンタ71からのアド
レス出力とを選択してプログラムメモリ75に与えるよ
うになっている。
うちの1つのDSPを示している。プログラムメモリ7
5にはROM51からのプログラムがスイッチ76を介
して与えられると共に、スイッチ77を介して読出しア
ドレスが指定されて格納しているプログラムをスイッチ
76を介してALE78に与えるようになっている。ス
イッチ77はプログラムカウンタ79からのアドレス出
力とロード回路49のアドレスカウンタ71からのアド
レス出力とを選択してプログラムメモリ75に与えるよ
うになっている。
【0042】スイッチ76,77はロード回路49のF
F70によって制御されている。FF70がセットされ
ると、スイッチ76はROM51を選択し、スイッチ7
7はアドレスカウンタ71を選択する。すなわち、FF
70がセットされることにより、加算器72からのアド
レス出力に基づくプログラムがROM51から読出され
て、アドレスカウンタ71のアドレス出力に基づいてプ
ログラムメモリ75に書込まれる。プログラムメモリ7
5の最終番地まで書込まれるとFF70はリセットされ
て、プログラムメモリ75はプログラムカウンタ79か
らアドレスが指定されて、格納しているプログラムをス
イッチ76を介してALE78に出力する。
F70によって制御されている。FF70がセットされ
ると、スイッチ76はROM51を選択し、スイッチ7
7はアドレスカウンタ71を選択する。すなわち、FF
70がセットされることにより、加算器72からのアド
レス出力に基づくプログラムがROM51から読出され
て、アドレスカウンタ71のアドレス出力に基づいてプ
ログラムメモリ75に書込まれる。プログラムメモリ7
5の最終番地まで書込まれるとFF70はリセットされ
て、プログラムメモリ75はプログラムカウンタ79か
らアドレスが指定されて、格納しているプログラムをス
イッチ76を介してALE78に出力する。
【0043】ALE78はプログラムメモリ75からの
プログラムに基づいて、所定の信号処理を行う。端子9
1乃至94は隣接した各DSPの各端子に接続されてお
り、端子91乃至94からの信号はスイッチ90を介し
てALE78に与えられ、ALE78によって信号処理
されて端子91乃至94から出力される。
プログラムに基づいて、所定の信号処理を行う。端子9
1乃至94は隣接した各DSPの各端子に接続されてお
り、端子91乃至94からの信号はスイッチ90を介し
てALE78に与えられ、ALE78によって信号処理
されて端子91乃至94から出力される。
【0044】図1において、DSPアレイ群52は4×
4のアレイ状に配設された16個のDSP群D1 乃至
D16によって構成されている。DSPアレイ群52の
各DSP群D1 乃至D16は、上述したように、プロ
グラムメモリ75を有しており、プログラムがスイッチ
76によってROM51内のプログラムと書換え可能で
ある。各DSP群D1 乃至D16はプログラムメモリ
75に格納されたプログラムに基づいた処理機能を実現
する。すなわち、DSPアレイ群52は、ROM51か
らプログラムが与えられて、通常のテレビジョン放送受
信用の処理又はワイドアスペクト放送受信用の処理を行
うことができる。
4のアレイ状に配設された16個のDSP群D1 乃至
D16によって構成されている。DSPアレイ群52の
各DSP群D1 乃至D16は、上述したように、プロ
グラムメモリ75を有しており、プログラムがスイッチ
76によってROM51内のプログラムと書換え可能で
ある。各DSP群D1 乃至D16はプログラムメモリ
75に格納されたプログラムに基づいた処理機能を実現
する。すなわち、DSPアレイ群52は、ROM51か
らプログラムが与えられて、通常のテレビジョン放送受
信用の処理又はワイドアスペクト放送受信用の処理を行
うことができる。
【0045】ROM51から通常のテレビジョン放送受
信用の映像処理プログラムがDSPD1 乃至D16に
与えられると、DSP群D1 ,D2 はY/C分離を
行い、DSP群D5 ,D9 は3次元フィルタ処理を
行い、DSP群D14,D15は放送局側で4/3倍に
時間伸長されたセンター信号を再生し、DSP群D16
はセンター信号をD/A変換器96に与えると共に、モ
ニタ98の左右端部のマスク処理を行う。更に、DSP
群D3 は色差信号I,Qを分離し、DSP群D4 ,
D8 は、色差信号の3次元フィルタ処理を行い、DS
P群D11,D12は3/4倍の時間圧縮によって元の
画面センターの信号を再生し、DSP群D12はこの再
生出力をD/A変換器95に供給すると共に、モニタ9
8の左右端部のマスク処理を行うようになっている。一
方、ROM51からのワイドアスペクト信号受信用の映
像処理プログラムがDSPアレイ群52に与えられると
、DSP群D1 ,D2 はY/C分離処理を行い、D
SP群D5 ,D9 は3次元フィルタ処理を行って水
平オーバースキャン部分に多重されている輝度信号Y1
と周波数多重されている輝度信号Y2とを分離し、DS
P群D14,D15はセンター信号を3/4倍に時間圧
縮して元のセンター信号を再生し、サイド信号を4倍に
時間伸長して元のサイド信号に戻す。更に、DSP群D
13は輝度信号Y2に対して6/5fscの副搬送波に
よる周波数シフト及び1/2倍の時間圧縮を行って第1
フィールドの画面サイド部を再現し、DSP群D6 は
データを並び代え、DSP群D10は6/5fscの副
搬送波による周波数シフト及び2倍の時間伸長を行って
第2フィールドの画面のサイド部を再現し、DSP群D
16はDSP群D15,D13,D10の出力を合成し
てD/A変換器96に出力する。
信用の映像処理プログラムがDSPD1 乃至D16に
与えられると、DSP群D1 ,D2 はY/C分離を
行い、DSP群D5 ,D9 は3次元フィルタ処理を
行い、DSP群D14,D15は放送局側で4/3倍に
時間伸長されたセンター信号を再生し、DSP群D16
はセンター信号をD/A変換器96に与えると共に、モ
ニタ98の左右端部のマスク処理を行う。更に、DSP
群D3 は色差信号I,Qを分離し、DSP群D4 ,
D8 は、色差信号の3次元フィルタ処理を行い、DS
P群D11,D12は3/4倍の時間圧縮によって元の
画面センターの信号を再生し、DSP群D12はこの再
生出力をD/A変換器95に供給すると共に、モニタ9
8の左右端部のマスク処理を行うようになっている。一
方、ROM51からのワイドアスペクト信号受信用の映
像処理プログラムがDSPアレイ群52に与えられると
、DSP群D1 ,D2 はY/C分離処理を行い、D
SP群D5 ,D9 は3次元フィルタ処理を行って水
平オーバースキャン部分に多重されている輝度信号Y1
と周波数多重されている輝度信号Y2とを分離し、DS
P群D14,D15はセンター信号を3/4倍に時間圧
縮して元のセンター信号を再生し、サイド信号を4倍に
時間伸長して元のサイド信号に戻す。更に、DSP群D
13は輝度信号Y2に対して6/5fscの副搬送波に
よる周波数シフト及び1/2倍の時間圧縮を行って第1
フィールドの画面サイド部を再現し、DSP群D6 は
データを並び代え、DSP群D10は6/5fscの副
搬送波による周波数シフト及び2倍の時間伸長を行って
第2フィールドの画面のサイド部を再現し、DSP群D
16はDSP群D15,D13,D10の出力を合成し
てD/A変換器96に出力する。
【0046】また、色差信号については、DSP群D3
が色差信号I,Qの分離処理を行い、DSP群D4
,D8 が3次元フィルタ処理を行い、DSP群D11
,D12がセンター信号を3/4倍に時間圧縮して元の
センター信号に戻し、DSP群D12が出力をD/A変
換器95に出力するようになっている。
が色差信号I,Qの分離処理を行い、DSP群D4
,D8 が3次元フィルタ処理を行い、DSP群D11
,D12がセンター信号を3/4倍に時間圧縮して元の
センター信号に戻し、DSP群D12が出力をD/A変
換器95に出力するようになっている。
【0047】D/A変換器95,96は入力された信号
をアナログに変換してマトリクス回路97に出力する。 マトリクス回路97はD/A変換器96からの輝度信号
とD/A変換器95からの色差信号とをマトリクス処理
してR,G,B映像信号を作成してモニタ98に出力す
るようになっている。
をアナログに変換してマトリクス回路97に出力する。 マトリクス回路97はD/A変換器96からの輝度信号
とD/A変換器95からの色差信号とをマトリクス処理
してR,G,B映像信号を作成してモニタ98に出力す
るようになっている。
【0048】次に、このように構成されたテレビジョン
受像機の動作について図5乃至図7を参照して説明する
。図5は識別信号検出回路48の動作を説明するための
タイミングチャートであり、図5(a)は放送局からの
映像信号に含まれる識別信号を示し、図5(b)はスラ
イス回路63からの2値化パルスを示し、図5(c)は
タイミング発生回路62からのラッチパルスを示し、図
5(d)はラッチ回路65からの検出パルスを示してい
る。
受像機の動作について図5乃至図7を参照して説明する
。図5は識別信号検出回路48の動作を説明するための
タイミングチャートであり、図5(a)は放送局からの
映像信号に含まれる識別信号を示し、図5(b)はスラ
イス回路63からの2値化パルスを示し、図5(c)は
タイミング発生回路62からのラッチパルスを示し、図
5(d)はラッチ回路65からの検出パルスを示してい
る。
【0049】アンテナ41に誘起したRF信号は選局回
路42に与えられる。選局回路42は選局信号に基づく
チャンネルを選局してIF信号に変換し、音声中間周波
増幅検波回路43及び映像中間周波増幅検波回路44に
与える。音声中間周波増幅検波回路43によってIF信
号は検波され、次いで、音声信号処理回路45において
音声多重処理並びに音量、音質及びバランス等の各処理
が行われて、スピーカー46から音声出力される。
路42に与えられる。選局回路42は選局信号に基づく
チャンネルを選局してIF信号に変換し、音声中間周波
増幅検波回路43及び映像中間周波増幅検波回路44に
与える。音声中間周波増幅検波回路43によってIF信
号は検波され、次いで、音声信号処理回路45において
音声多重処理並びに音量、音質及びバランス等の各処理
が行われて、スピーカー46から音声出力される。
【0050】一方、映像中間周波増幅検波回路44によ
って検波されたベースバンドの映像信号は、識別信号検
出回路48に与えられると共に、A/D変換器47によ
ってディジタル信号に変換された後、DSPアレイ群5
2のDSP群D1 に与えられる。
って検波されたベースバンドの映像信号は、識別信号検
出回路48に与えられると共に、A/D変換器47によ
ってディジタル信号に変換された後、DSPアレイ群5
2のDSP群D1 に与えられる。
【0051】図5(a)に示すように、識別信号は垂直
ブランキング期間の第263ラインの後縁からカラーバ
ースト信号のクロックを基準とした所定のクロック数分
離れた位置に挿入されている。識別信号が挿入された映
像信号はスライス回路63に与えられると共に、同期分
離回路61に与えられて同期信号が分離される。タイミ
ング発生回路62はバースト信号を基準にして同期信号
をカウントすることにより、識別信号が挿入されている
第263ライン目のタイミングを検出し、カラーバース
ト信号のクロックを基準とした所定のクロック数分離れ
た位置で、図5(c)に示すラッチパルスを発生する。
ブランキング期間の第263ラインの後縁からカラーバ
ースト信号のクロックを基準とした所定のクロック数分
離れた位置に挿入されている。識別信号が挿入された映
像信号はスライス回路63に与えられると共に、同期分
離回路61に与えられて同期信号が分離される。タイミ
ング発生回路62はバースト信号を基準にして同期信号
をカウントすることにより、識別信号が挿入されている
第263ライン目のタイミングを検出し、カラーバース
ト信号のクロックを基準とした所定のクロック数分離れ
た位置で、図5(c)に示すラッチパルスを発生する。
【0052】一方、スライス回路63は図5(a)の波
線にて示すスライスレベルで映像信号をスライスするこ
とにより、映像信号を2値化して2値化パルスをラッチ
回路65に出力する。ラッチ回路65はラッチパルスの
タイミングでスライス回路63からの2値化パルスをラ
ッチして検出パルスとして出力する。したがって、図5
のように識別信号が挿入されている場合には検出パルス
は“H”となり、識別信号が挿入されていない場合には
、検出パルスは“L”を呈する。
線にて示すスライスレベルで映像信号をスライスするこ
とにより、映像信号を2値化して2値化パルスをラッチ
回路65に出力する。ラッチ回路65はラッチパルスの
タイミングでスライス回路63からの2値化パルスをラ
ッチして検出パルスとして出力する。したがって、図5
のように識別信号が挿入されている場合には検出パルス
は“H”となり、識別信号が挿入されていない場合には
、検出パルスは“L”を呈する。
【0053】ここで、放送局側において、通常のテレビ
ジョン放送受信用の処理機能を実現させるものとする。 すなわち、この場合には、送信側において垂直ブランキ
ング期間の第263ラインに識別信号を挿入しない。図
6はこの場合の動作を示すフローチャートである。
ジョン放送受信用の処理機能を実現させるものとする。 すなわち、この場合には、送信側において垂直ブランキ
ング期間の第263ラインに識別信号を挿入しない。図
6はこの場合の動作を示すフローチャートである。
【0054】映像中間周波増幅検波回路44からの映像
信号に識別信号が挿入されていないので、識別信号検出
回路48の検出パルスは“L”となる。前フィールドに
おいても識別信号が挿入されていない場合、すなわち、
通常のテレビジョン放送受信用の処理が行われている場
合には、状態メモリ66の出力と検出パルスとは同一で
あり、比較回路67の出力によってFF70はセットさ
れない。したがって、この場合には、DSPアレイ群5
2の各DSPのスイッチ76はプログラムメモリ75を
選択し続けると共に、スイッチ77はプログラムカウン
タ79を選択し続ける。こうして、DSPアレイ群52
は通常のテレビジョン放送受信用の処理を続ける。
信号に識別信号が挿入されていないので、識別信号検出
回路48の検出パルスは“L”となる。前フィールドに
おいても識別信号が挿入されていない場合、すなわち、
通常のテレビジョン放送受信用の処理が行われている場
合には、状態メモリ66の出力と検出パルスとは同一で
あり、比較回路67の出力によってFF70はセットさ
れない。したがって、この場合には、DSPアレイ群5
2の各DSPのスイッチ76はプログラムメモリ75を
選択し続けると共に、スイッチ77はプログラムカウン
タ79を選択し続ける。こうして、DSPアレイ群52
は通常のテレビジョン放送受信用の処理を続ける。
【0055】一方、前フィールドにおいて識別信号が挿
入されて、ワイドアスペクト放送受信用の処理が行われ
ている場合には、状態メモリ66の出力と検出パルスと
が相違し、比較回路67の出力によってFF70はセッ
トされる。そうすると、アドレスカウンタ71はリセッ
トされ、スイッチ76,77は切換えられて、アドレス
カウンタ71のアドレス出力によって各DSPのプログ
ラムメモリ75にはROM51からのプログラムが格納
される。この場合には、オフセット発生回路68の出力
は“0”であり、ROM51はNTSC用プログラムの
格納領域が指定されて、このプログラムがプログラムメ
モリ75に格納される。プログラムメモリ75の最終番
地まで書込まれるとFF70はリセットされ、プログラ
ムメモリ75に格納された通常のテレビジョン放送受信
用のプログラムがプログラムカウンタ79によって読出
されてALE78に与えられる。
入されて、ワイドアスペクト放送受信用の処理が行われ
ている場合には、状態メモリ66の出力と検出パルスと
が相違し、比較回路67の出力によってFF70はセッ
トされる。そうすると、アドレスカウンタ71はリセッ
トされ、スイッチ76,77は切換えられて、アドレス
カウンタ71のアドレス出力によって各DSPのプログ
ラムメモリ75にはROM51からのプログラムが格納
される。この場合には、オフセット発生回路68の出力
は“0”であり、ROM51はNTSC用プログラムの
格納領域が指定されて、このプログラムがプログラムメ
モリ75に格納される。プログラムメモリ75の最終番
地まで書込まれるとFF70はリセットされ、プログラ
ムメモリ75に格納された通常のテレビジョン放送受信
用のプログラムがプログラムカウンタ79によって読出
されてALE78に与えられる。
【0056】こうして、この場合には、DSPアレイ群
52は図6のフローチャートに基づく動作となる。すな
わち、図6のステップS1 において、DSP群D1
を介して入力される映像信号はDSP群D1 ,D2に
よってY/C分離される。輝度信号成分については、次
のステップS2 で3次元フィルタ処理を行う。すなわ
ち、輝度信号はDSP群D5 ,D9 に与えられて、
水平オーバースキャン部分に多重されている輝度信号Y
1が分離される。
52は図6のフローチャートに基づく動作となる。すな
わち、図6のステップS1 において、DSP群D1
を介して入力される映像信号はDSP群D1 ,D2に
よってY/C分離される。輝度信号成分については、次
のステップS2 で3次元フィルタ処理を行う。すなわ
ち、輝度信号はDSP群D5 ,D9 に与えられて、
水平オーバースキャン部分に多重されている輝度信号Y
1が分離される。
【0057】DSP群D13からは画面センター部の輝
度信号がDSP群D14に供給される。DSP群D14
は、次のステップS3 において時間圧縮を行って、放
送局側で4/3倍に時間伸長されたセンター信号を元の
信号に再生する。DSP群D16は次のステップS4
でこの輝度信号をD/A変換器96に与えてアナログ信
号に変換させると共に、モニタ98の左右端部をマスク
するための処理を行う。
度信号がDSP群D14に供給される。DSP群D14
は、次のステップS3 において時間圧縮を行って、放
送局側で4/3倍に時間伸長されたセンター信号を元の
信号に再生する。DSP群D16は次のステップS4
でこの輝度信号をD/A変換器96に与えてアナログ信
号に変換させると共に、モニタ98の左右端部をマスク
するための処理を行う。
【0058】一方、色信号については、ステップS5
乃至S8 の処理が行われる。ステップS5 ではDS
P群D3 によって色信号から色差信号I,Qが分離さ
れる。次のステップS6 では3次元フィルタ処理が行
われる。すなわち、DSP群D4 ,D8 は水平オー
バースキャン部分に多重されている画面サイド部の信号
C1を分離する。
乃至S8 の処理が行われる。ステップS5 ではDS
P群D3 によって色信号から色差信号I,Qが分離さ
れる。次のステップS6 では3次元フィルタ処理が行
われる。すなわち、DSP群D4 ,D8 は水平オー
バースキャン部分に多重されている画面サイド部の信号
C1を分離する。
【0059】次のステップS7 では、DSP群D11
,D12は、輝度信号成分と同様に、3/4倍の時間圧
縮によって、元のセンター信号を再生する。DSP群D
12は次のステップS8 においてこのセンター信号を
D/A変換器95に出力する。また、この場合には、D
SP群D12はモニタ98の左右端部をマスクするため
の処理も行う。
,D12は、輝度信号成分と同様に、3/4倍の時間圧
縮によって、元のセンター信号を再生する。DSP群D
12は次のステップS8 においてこのセンター信号を
D/A変換器95に出力する。また、この場合には、D
SP群D12はモニタ98の左右端部をマスクするため
の処理も行う。
【0060】D/A変換器96,95からの輝度信号及
び色差信号はマトリクス回路97によってマトリクス処
理され、モニタ98には画面センター部のR,G,B信
号が与えられる。また、画面サイド部はマスクされてお
り、例えば所定の黒レベルが表示される。こうして、モ
ニタ98の画面上にはワイドアスペクト映像の中央のア
スペクト比が4:3の画面センター部が表示される。
び色差信号はマトリクス回路97によってマトリクス処
理され、モニタ98には画面センター部のR,G,B信
号が与えられる。また、画面サイド部はマスクされてお
り、例えば所定の黒レベルが表示される。こうして、モ
ニタ98の画面上にはワイドアスペクト映像の中央のア
スペクト比が4:3の画面センター部が表示される。
【0061】一方、EDTV方式のワイドアスペクト映
像を映出させるための処理機能をDSPアレイ群52に
実現させるものとする。この場合には、送信側において
垂直ブランキング期間の第263ラインに識別信号を挿
入する。図7はEDTVのワイドアスペクトテレビジョ
ン放送受信時の動作を示している。
像を映出させるための処理機能をDSPアレイ群52に
実現させるものとする。この場合には、送信側において
垂直ブランキング期間の第263ラインに識別信号を挿
入する。図7はEDTVのワイドアスペクトテレビジョ
ン放送受信時の動作を示している。
【0062】映像信号に識別信号が挿入されているので
、識別信号検出回路48の検出パルスは“H”となる。 前フィールドにおいてDSPアレイ群52によってワイ
ドアスペクトテレビジョン放送受信用の処理が行われて
いる場合には、状態メモリ66の出力と検出パルスとは
同一となり、比較回路67の出力によってFF70はリ
セットされずスイッチ76,77は切換えられない。し
たがって、DSPアレイ群52によって、ワイドアスペ
クトテレビジョン放送受信用の処理が継続される。
、識別信号検出回路48の検出パルスは“H”となる。 前フィールドにおいてDSPアレイ群52によってワイ
ドアスペクトテレビジョン放送受信用の処理が行われて
いる場合には、状態メモリ66の出力と検出パルスとは
同一となり、比較回路67の出力によってFF70はリ
セットされずスイッチ76,77は切換えられない。し
たがって、DSPアレイ群52によって、ワイドアスペ
クトテレビジョン放送受信用の処理が継続される。
【0063】一方、前フィールドにおいて通常のテレビ
ジョン放送受信用の処理が行われている場合には、状態
メモリ66の出力と検出パルスとが相違し、比較回路6
7の出力によってFF70はセットされる。この場合に
は、オフセット発生回路68の出力は“b”となってお
り、ROM51はワイドアスペクト用プログラムの格納
領域が指定される。FF70によってスイッチ76,7
7は切換えられ、プログラムメモリ75にはアドレスカ
ウンタ71からのアドレス出力によって、ROM51か
らのワイドアスペクト用プログラムが格納される。プロ
グラムメモリ75の最終番地まで書込まれるとFF70
によってスイッチ76,77が切換えられ、ALE78
はプログラムカウンタ79からのアドレス出力に応じて
プログラムメモリ75からワイドアスペクト受信用のプ
ログラムが与えられて信号処理を行う。
ジョン放送受信用の処理が行われている場合には、状態
メモリ66の出力と検出パルスとが相違し、比較回路6
7の出力によってFF70はセットされる。この場合に
は、オフセット発生回路68の出力は“b”となってお
り、ROM51はワイドアスペクト用プログラムの格納
領域が指定される。FF70によってスイッチ76,7
7は切換えられ、プログラムメモリ75にはアドレスカ
ウンタ71からのアドレス出力によって、ROM51か
らのワイドアスペクト用プログラムが格納される。プロ
グラムメモリ75の最終番地まで書込まれるとFF70
によってスイッチ76,77が切換えられ、ALE78
はプログラムカウンタ79からのアドレス出力に応じて
プログラムメモリ75からワイドアスペクト受信用のプ
ログラムが与えられて信号処理を行う。
【0064】すなわち、この場合には、DSPアレイ群
52は図7のフローチャートに基づく動作となる。先ず
、ステップS11において、DSP群D1 を介して入
力される映像信号はDSP群D1 ,D2 によってY
/C分離される。次のステップS12では、輝度信号成
分がDSP群D5 ,D9 によって3次元フィルタ処
理される。これにより、水平オーバースキャン部分に多
重されている輝度信号Y1と周波数多重されている輝度
信号Y2とが分離される。
52は図7のフローチャートに基づく動作となる。先ず
、ステップS11において、DSP群D1 を介して入
力される映像信号はDSP群D1 ,D2 によってY
/C分離される。次のステップS12では、輝度信号成
分がDSP群D5 ,D9 によって3次元フィルタ処
理される。これにより、水平オーバースキャン部分に多
重されている輝度信号Y1と周波数多重されている輝度
信号Y2とが分離される。
【0065】次のステップS13において、画面センタ
ー部の輝度信号と輝度信号Y1とを再生する。すなわち
、DSP群D14,D15は画面センターの輝度信号を
3/4倍に時間圧縮して元のセンター信号に戻し、画面
サイドの輝度信号Y1を4倍に時間伸長して元のサイド
信号に戻す。一方、輝度信号Y2については、DSP群
D13によって、周波数6/5fscの副搬送波で周波
数シフトされ、更に、1/2倍に時間圧縮される(ステ
ップS14)。これにより、第1フィールドの画面サイ
ド部の信号が再生される。
ー部の輝度信号と輝度信号Y1とを再生する。すなわち
、DSP群D14,D15は画面センターの輝度信号を
3/4倍に時間圧縮して元のセンター信号に戻し、画面
サイドの輝度信号Y1を4倍に時間伸長して元のサイド
信号に戻す。一方、輝度信号Y2については、DSP群
D13によって、周波数6/5fscの副搬送波で周波
数シフトされ、更に、1/2倍に時間圧縮される(ステ
ップS14)。これにより、第1フィールドの画面サイ
ド部の信号が再生される。
【0066】更に、DSP群D2 からの輝度信号は、
ステップS15でDSP群D6 に与えられてデータが
並び代えられ、DSP群D10によって6/5fscの
副搬送波で周波数シフトされ、更に2倍に時間伸長され
る。こうして、ステップS15で第2フィールドの画面
サイド部の輝度信号が再生される。次のステップS16
においては、DSP群D15,D13,D10からの輝
度信号Y1,Y2,Y3がDSP群D16で合成されD
/A変換器96に供給される。
ステップS15でDSP群D6 に与えられてデータが
並び代えられ、DSP群D10によって6/5fscの
副搬送波で周波数シフトされ、更に2倍に時間伸長され
る。こうして、ステップS15で第2フィールドの画面
サイド部の輝度信号が再生される。次のステップS16
においては、DSP群D15,D13,D10からの輝
度信号Y1,Y2,Y3がDSP群D16で合成されD
/A変換器96に供給される。
【0067】一方、ステップS11で分離された色信号
は、ステップS17乃至S21によって処理される。す
なわち、DSP群D3 はステップS17で色信号から
色差信号I,Qを分離する。次のステップS18では、
DSP群D4 ,D8 によって、輝度信号と同様に、
3次元フィルタ処理が行われて、信号C1,C2が分離
される。
は、ステップS17乃至S21によって処理される。す
なわち、DSP群D3 はステップS17で色信号から
色差信号I,Qを分離する。次のステップS18では、
DSP群D4 ,D8 によって、輝度信号と同様に、
3次元フィルタ処理が行われて、信号C1,C2が分離
される。
【0068】次のステップS19においては、DSP群
D11,D12によって、3/4倍に時間圧縮されてセ
ンター信号が再生される。一方、画面サイド部の色差信
号I,Qについては、ステップS20において、1/7
fscの副搬送波で周波数シフトし、1/4倍に時間圧
縮して画面センターの信号に合成する。
D11,D12によって、3/4倍に時間圧縮されてセ
ンター信号が再生される。一方、画面サイド部の色差信
号I,Qについては、ステップS20において、1/7
fscの副搬送波で周波数シフトし、1/4倍に時間圧
縮して画面センターの信号に合成する。
【0069】次のステップS21においては、ステップ
S19,S20において得られた信号C1,C2が合成
されて、D/A変換器95に供給される。D/A変換器
96,95からの輝度信号及び色差信号はマトリクス回
路97によってマトリクス処理される。こうして、モニ
タ98にはワイドアスペクト放送のR,G,B信号が供
給され、表示画面には16:9のアスペクト比の映像が
映出される。
S19,S20において得られた信号C1,C2が合成
されて、D/A変換器95に供給される。D/A変換器
96,95からの輝度信号及び色差信号はマトリクス回
路97によってマトリクス処理される。こうして、モニ
タ98にはワイドアスペクト放送のR,G,B信号が供
給され、表示画面には16:9のアスペクト比の映像が
映出される。
【0070】なお、電源投入時には、電源オン検出回路
50からのパルスによってFF70はセットされ、識別
信号の有無に応じたプログラムがROM51からプログ
ラムメモリ75に転送される。
50からのパルスによってFF70はセットされ、識別
信号の有無に応じたプログラムがROM51からプログ
ラムメモリ75に転送される。
【0071】このように、本実施例においては、放送局
において識別信号を挿入し、この識別信号を識別信号検
出回路48が検出することによって、DSPアレイ群5
2の各DSPのプログラムメモリ75に格納するプログ
ラムを切換えており、電源オン時及び識別信号の変化時
にはユーザー操作を行うことなく、自動的に異なる映像
処理が行われる。すなわち、端末受信機の表示画面には
放送局側が意図した所定の映像が映出される。
において識別信号を挿入し、この識別信号を識別信号検
出回路48が検出することによって、DSPアレイ群5
2の各DSPのプログラムメモリ75に格納するプログ
ラムを切換えており、電源オン時及び識別信号の変化時
にはユーザー操作を行うことなく、自動的に異なる映像
処理が行われる。すなわち、端末受信機の表示画面には
放送局側が意図した所定の映像が映出される。
【0072】図8は本発明の他の実施例の識別信号検出
回路を示すブロック図である。図8において図3と同一
の構成要素には同一符号を付して説明を省略する。本実
施例は図9に示す識別信号に対応したものである。図9
に示すように、映像信号の第263ラインに重畳された
比較的広幅のパルス131 と比較的狭幅のパルス13
2 とが連続して識別信号を構成している。この映像信
号を周波数が8/5fscのクロックでサンプリングす
ると、パルス131は3クロック期間“H”(“1”)
であり、2クロック期間“L”(“0”)の後、パルス
132 は1クロック期間“H”である。
回路を示すブロック図である。図8において図3と同一
の構成要素には同一符号を付して説明を省略する。本実
施例は図9に示す識別信号に対応したものである。図9
に示すように、映像信号の第263ラインに重畳された
比較的広幅のパルス131 と比較的狭幅のパルス13
2 とが連続して識別信号を構成している。この映像信
号を周波数が8/5fscのクロックでサンプリングす
ると、パルス131は3クロック期間“H”(“1”)
であり、2クロック期間“L”(“0”)の後、パルス
132 は1クロック期間“H”である。
【0073】このような映像信号が入力端子60を介し
て識別信号検出回路133 の同期分離回路61及びス
ライス回路63に入力される。タイミング発生回路13
4 は、ラッチ回路65にラッチパルスを与えると共に
、周波数が8/5fscのクロックを発生してシフトレ
ジスタ135 に与える。シフトレジスタ135 はス
ライス回路63から2値化パルスが順次入力され、8/
5fscのクロックでシフトさせることにより、映像信
号をサンプリングした7ビットの符号列を生成して出力
Q1 乃至Q7 を出力する。シフトレジスタ135
の出力は一致数検出回路136 に与えられる。一致数
検出回路136 はデータ列“1110010”が与え
られており、このデータ列とシフトレジスタ135 か
らの出力とを比較して、一致しているデータ数(一致数
)を比較器137 に与える。比較器137 にはデー
タ“6”が与えられており、一致数からデータ“6”を
減算して、正又は負の比較結果をラッチ回路65に与え
る。 ラッチ回路65はタイミング発生回路134 からのラ
ッチパルスのタイミングで比較器137 の出力をラッ
チして出力端子138 から出力するようになっている
。
て識別信号検出回路133 の同期分離回路61及びス
ライス回路63に入力される。タイミング発生回路13
4 は、ラッチ回路65にラッチパルスを与えると共に
、周波数が8/5fscのクロックを発生してシフトレ
ジスタ135 に与える。シフトレジスタ135 はス
ライス回路63から2値化パルスが順次入力され、8/
5fscのクロックでシフトさせることにより、映像信
号をサンプリングした7ビットの符号列を生成して出力
Q1 乃至Q7 を出力する。シフトレジスタ135
の出力は一致数検出回路136 に与えられる。一致数
検出回路136 はデータ列“1110010”が与え
られており、このデータ列とシフトレジスタ135 か
らの出力とを比較して、一致しているデータ数(一致数
)を比較器137 に与える。比較器137 にはデー
タ“6”が与えられており、一致数からデータ“6”を
減算して、正又は負の比較結果をラッチ回路65に与え
る。 ラッチ回路65はタイミング発生回路134 からのラ
ッチパルスのタイミングで比較器137 の出力をラッ
チして出力端子138 から出力するようになっている
。
【0074】次に、このように構成された実施例の動作
について第1表を参照して説明する。下記第1表は各ク
ロックのタイミングA乃至Pにおけるシフトレジスタの
Q1 乃至Q7 出力と一致数との関係を示している。 なお、第1表の第1列目は一致数検出回路136 に入
力されるデータ列“1110010”の各データを示し
ており、第1表の下線はこれらの各データとシフトレジ
スタの出力Q1 乃至Q7 との一致を示している。
について第1表を参照して説明する。下記第1表は各ク
ロックのタイミングA乃至Pにおけるシフトレジスタの
Q1 乃至Q7 出力と一致数との関係を示している。 なお、第1表の第1列目は一致数検出回路136 に入
力されるデータ列“1110010”の各データを示し
ており、第1表の下線はこれらの各データとシフトレジ
スタの出力Q1 乃至Q7 との一致を示している。
【0075】
【第1表】
【0076】
【0077】本実施例は映像信号の第263ラインに挿
入されている識別信号を、現在放送されている文字多重
放送と同様に、8/5fscのクロックでサンプリング
してビット列に変換している。第1表に示すように、識
別信号のパルス131 はタイミングBにおいて初めて
サンプリングされて、シフトレジスタ135 の出力Q
1 が“1”となる。この時点では、第1表の第1列目
とタイミングBの列との比較から明らかなように、一致
数は2である。以後、タイミング発生回路134 から
順次クロックが発生して、シフトレジスタ135 の出
力Q1 乃至Q7 は変化する。例えば、タイミングG
において、識別信号のパルス132 がサンプリングさ
れて出力Q1 は“1”となる。
入されている識別信号を、現在放送されている文字多重
放送と同様に、8/5fscのクロックでサンプリング
してビット列に変換している。第1表に示すように、識
別信号のパルス131 はタイミングBにおいて初めて
サンプリングされて、シフトレジスタ135 の出力Q
1 が“1”となる。この時点では、第1表の第1列目
とタイミングBの列との比較から明らかなように、一致
数は2である。以後、タイミング発生回路134 から
順次クロックが発生して、シフトレジスタ135 の出
力Q1 乃至Q7 は変化する。例えば、タイミングG
において、識別信号のパルス132 がサンプリングさ
れて出力Q1 は“1”となる。
【0078】比較器137 は一致数からデータ“6”
を減算して正又は負の比較結果を出力している。したが
って、一致数が7になると比較器137 の出力は正と
なる。 タイミングHでは、シフトレジスタ135 の出力Q1
乃至Q7 は“0100111”となり、第1列目に
示す全データ列と一致する。これにより、一致数が7と
なって比較器137 の出力が正となる。そうすると、
ラッチ回路65からの検出パルスが“L”から“H”に
変化する。
を減算して正又は負の比較結果を出力している。したが
って、一致数が7になると比較器137 の出力は正と
なる。 タイミングHでは、シフトレジスタ135 の出力Q1
乃至Q7 は“0100111”となり、第1列目に
示す全データ列と一致する。これにより、一致数が7と
なって比較器137 の出力が正となる。そうすると、
ラッチ回路65からの検出パルスが“L”から“H”に
変化する。
【0079】タイミングH以外のタイミングでは一致数
は4以下であり、比較器137 の比較結果は負で、検
出パルスは“L”である。また、映像信号に識別信号が
挿入されていない場合には、一致数は常に3であり、検
出パルスは“L”を維持する。こうして、識別信号を確
実に検出することができる。
は4以下であり、比較器137 の比較結果は負で、検
出パルスは“L”である。また、映像信号に識別信号が
挿入されていない場合には、一致数は常に3であり、検
出パルスは“L”を維持する。こうして、識別信号を確
実に検出することができる。
【0080】本実施例では、比較器137 は一致数を
“6”と比較してことから、信号伝送路において雑音が
混入して映像信号が変形した場合でも、シフトレジスタ
135 の出力Q1 乃至Q7 の誤り数が1以下であ
るならば、識別信号を誤検出してしまうことはない。
“6”と比較してことから、信号伝送路において雑音が
混入して映像信号が変形した場合でも、シフトレジスタ
135 の出力Q1 乃至Q7 の誤り数が1以下であ
るならば、識別信号を誤検出してしまうことはない。
【0081】他の作用及び効果は図1の実施例と同様で
ある。
ある。
【0082】なお、本発明は上記実施例に限定されるも
のではなく、例えば、NTSCテレビジョン放送受信用
のプログラムとワイドアスペクトテレビジョン放送受信
用のプログラムとを切換える例を示したが、他のプログ
ラムをDSPに与えて他の信号処理を行わせることもで
きる。また、上記実施例においてはNTSC方式とワイ
ドアスペクトテレビ方式の2方式の切換えを示したが、
識別信号の種類を増やし、一致数検出回路及びシフトレ
ジスタの出力ビット数を増加させ、状態メモリの出力を
複数ビット化し、オフセット発生回路の出力する値を複
数個設け、ROMに複数のプログラムを格納しておくこ
と等によって、多方式の識別及び信号処理が可能である
。
のではなく、例えば、NTSCテレビジョン放送受信用
のプログラムとワイドアスペクトテレビジョン放送受信
用のプログラムとを切換える例を示したが、他のプログ
ラムをDSPに与えて他の信号処理を行わせることもで
きる。また、上記実施例においてはNTSC方式とワイ
ドアスペクトテレビ方式の2方式の切換えを示したが、
識別信号の種類を増やし、一致数検出回路及びシフトレ
ジスタの出力ビット数を増加させ、状態メモリの出力を
複数ビット化し、オフセット発生回路の出力する値を複
数個設け、ROMに複数のプログラムを格納しておくこ
と等によって、多方式の識別及び信号処理が可能である
。
【0083】
【発明の効果】以上説明したように本発明によれば、放
送局で挿入した識別信号を利用して演算処理手段の処理
を切換え可能とすることにより、放送局側で意図した映
像を表示することができるという効果を有する。
送局で挿入した識別信号を利用して演算処理手段の処理
を切換え可能とすることにより、放送局側で意図した映
像を表示することができるという効果を有する。
【図1】本発明に係るテレビジョン受像機の一実施例を
示すブロック図。
示すブロック図。
【図2】放送局側のエンコーダを示すブロック図。
【図3】図1中の識別信号検出回路48、ロード回路4
9、電源オン検出回路50、ROM51及びDSPアレ
イ群52の1つのDSPの具体的な構成を示すブロック
図。
9、電源オン検出回路50、ROM51及びDSPアレ
イ群52の1つのDSPの具体的な構成を示すブロック
図。
【図4】図1中のROM51のアドレスマップを示す説
明図。
明図。
【図5】図1中の識別信号検出回路48の動作を説明す
るためのタイミングチャート。
るためのタイミングチャート。
【図6】実施例の動作を説明するためのフローチャート
。
。
【図7】実施例の動作を説明するためのフローチャート
。
。
【図8】本発明の他の実施例の識別信号検出回路を示す
ブロック図。
ブロック図。
【図9】識別信号を示す波形図。
【図10】ディジタルシグナルプロセッサを説明するた
めのブロック図。
めのブロック図。
【図11】ディジタルシグナルプロセッサを説明するた
めのブロック図。
めのブロック図。
【図12】ディジタルシグナルプロセッサを説明するた
めのブロック図。
めのブロック図。
【図13】ディジタルシグナルプロセッサを説明するた
めのブロック図。
めのブロック図。
【図14】ディジタルシグナルプロセッサを説明するた
めの説明図。
めの説明図。
48…識別信号検出回路
49…ロード回路
51…ROM
52…DSPアレイ群
Claims (2)
- 【請求項1】 所定タイミングで識別信号を挿入可能
な送信側からの映像信号を受信する受信手段と、前記映
像信号を信号処理するための複数のプログラムを記憶す
る第1のプログラムメモリと、書換可能な第2のプログ
ラムメモリと、この第2のプログラムメモリから読出し
たプログラムに基づいて受信した前記映像信号を映像処
理する演算処理手段と、前記受信手段が受信した映像信
号から同期信号を分離する同期分離回路と、前記同期信
号を利用して前記識別信号が挿入された所定タイミング
を示すタイミング信号を発生するタイミング発生回路と
、受信した前記映像信号から前記タイミング信号のタイ
ミングで前記識別信号を検出して検出パルスを出力する
識別信号検出手段と、前記検出パルスに基づいて、前記
第1のプログラムメモリからロードしたプログラムを前
記第2のプログラムメモリに格納するロード手段とを具
備したことを特徴とするテレビジョン受像機。 - 【請求項2】 前記識別信号検出手段は、ディジタル
コードで構成された識別信号を検出することを特徴とす
る請求項1に記載のテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1773291A JPH04256294A (ja) | 1991-02-08 | 1991-02-08 | テレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1773291A JPH04256294A (ja) | 1991-02-08 | 1991-02-08 | テレビジョン受像機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04256294A true JPH04256294A (ja) | 1992-09-10 |
Family
ID=11951926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1773291A Pending JPH04256294A (ja) | 1991-02-08 | 1991-02-08 | テレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04256294A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448300A (en) * | 1992-06-16 | 1995-09-05 | Kabushiki Kaisha Toshiba | Image signal processing apparatus for processing multiplex image signal formats |
| US5459526A (en) * | 1992-06-16 | 1995-10-17 | Kabushiki Kaisha Toshiba | Programmable sync reproducing circuit capable of processing multi-sync signals |
| WO1997022220A3 (en) * | 1995-12-11 | 1997-08-14 | Airnet Communications Corp | Multichannel broadband transceiver system making use of a distributed control architecture for digital signal processor array |
| US6441860B1 (en) * | 1996-05-07 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
-
1991
- 1991-02-08 JP JP1773291A patent/JPH04256294A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448300A (en) * | 1992-06-16 | 1995-09-05 | Kabushiki Kaisha Toshiba | Image signal processing apparatus for processing multiplex image signal formats |
| US5459526A (en) * | 1992-06-16 | 1995-10-17 | Kabushiki Kaisha Toshiba | Programmable sync reproducing circuit capable of processing multi-sync signals |
| WO1997022220A3 (en) * | 1995-12-11 | 1997-08-14 | Airnet Communications Corp | Multichannel broadband transceiver system making use of a distributed control architecture for digital signal processor array |
| US6134229A (en) * | 1995-12-11 | 2000-10-17 | Airnet Communications Corporation | Multichannel broadband transceiver system making use of a distributed control architecture for digital signal processor array |
| US6441860B1 (en) * | 1996-05-07 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065243A (en) | Multi-screen high-definition television receiver | |
| JPH07203480A (ja) | ディジタル映像信号受像機用ディジタル色分離装置及び色成分から輝度成分を分離する方法 | |
| CN1031092C (zh) | 利用传输误差信号的增强型电视系统 | |
| KR930008174B1 (ko) | 영상신호를 위한 방식 변환장치 및 그 방법 | |
| US5986716A (en) | Television receiver and signal processing apparatus | |
| JPH04256294A (ja) | テレビジョン受像機 | |
| US4633294A (en) | Method for reducing the scan line visibility for projection television by using a different interpolation and vertical displacement for each color signal | |
| US5049994A (en) | System for converting interlaced video signals to sequential video signals | |
| US5351089A (en) | Video signal processing device and method | |
| JPS63316584A (ja) | 大きい縦横比表示形成装置 | |
| JP2669546B2 (ja) | テレビジョン受像機 | |
| MXPA02003708A (es) | Digitalizacion de senal digital y analoga de television y dispositivo de procesamiento. | |
| US5285264A (en) | Image reproduction apparatus with plural program processing | |
| US5959692A (en) | Television-signal processing apparatus and television-signal processing | |
| JPH04172885A (ja) | テレビジョン受像機 | |
| JPH03239073A (ja) | ゴースト除去装置 | |
| KR0150538B1 (ko) | 부화면 모양 변환장치 | |
| JP3445297B2 (ja) | 多方式対応デジタルテレビジョン受信機 | |
| JPS63316583A (ja) | 2チャネル広アスペクト比テレビジョン信号伝送システムの1チェネル上で拡大パネル成分を伝送する方法と装置 | |
| JP3322057B2 (ja) | Edtv2信号処理装置 | |
| JP2872269B2 (ja) | 標準/高品位テレビジョン受信装置 | |
| JP3070504B2 (ja) | 多重信号再生装置及び多重信号伝送方法並びに多重信号伝送装置 | |
| JP2945269B2 (ja) | カラービデオ信号の伝送方法およびその装置 | |
| KR100216913B1 (ko) | 텔레비전의 외부신호모드판별에 따른 영상레벨제어장치 | |
| JPS62189894A (ja) | 搬送波信号の多重,再生回路 |