JPH0425662Y2 - - Google Patents
Info
- Publication number
- JPH0425662Y2 JPH0425662Y2 JP1986023021U JP2302186U JPH0425662Y2 JP H0425662 Y2 JPH0425662 Y2 JP H0425662Y2 JP 1986023021 U JP1986023021 U JP 1986023021U JP 2302186 U JP2302186 U JP 2302186U JP H0425662 Y2 JPH0425662 Y2 JP H0425662Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- signal
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はケーブル・テスターの入出力回路の改
良に関する。
良に関する。
近年、通信/伝送網の高度化に伴い、第4図に
示すように、多数の芯線1を有する多芯ケーブル
3が多用されるようになつている。
示すように、多数の芯線1を有する多芯ケーブル
3が多用されるようになつている。
このような多芯ケーブル3においては、芯線1
の本数が増加するに従つて各芯線1の対応関係を
調べることが煩雑になつており、また、確実な伝
送状態を確保する観点から各芯線1間における高
い絶縁抵抗特性や耐圧特性が強く要求されてい
る。
の本数が増加するに従つて各芯線1の対応関係を
調べることが煩雑になつており、また、確実な伝
送状態を確保する観点から各芯線1間における高
い絶縁抵抗特性や耐圧特性が強く要求されてい
る。
そして、ケーブル3における芯線1の対応関係
を調べたり諸特性を検査する装置としてケーブ
ル・テスターAが提供されるようになつており、
芯線1の両端間にケーブル・テスターの入出力回
路を接続してケーブル3の状態を検査することが
行われている。
を調べたり諸特性を検査する装置としてケーブ
ル・テスターAが提供されるようになつており、
芯線1の両端間にケーブル・テスターの入出力回
路を接続してケーブル3の状態を検査することが
行われている。
例えば多芯ケーブル3の各芯線1の対応関係を
調べる場合、複数の出力回路5a,5b…および
複数の入力回路7a,7b…を備えたケーブル・
テスターAを用い、多芯ケーブル3の一端におけ
る各芯線1に各出力回路の出力ピン6a,6b…
を接続し、他端の各芯線1に各入力回路の入力ピ
ン8a,8b…を接続し、各芯線1に試験信号を
加えて行き、いずれの入力回路7a,7b…が対
応するか調べている。
調べる場合、複数の出力回路5a,5b…および
複数の入力回路7a,7b…を備えたケーブル・
テスターAを用い、多芯ケーブル3の一端におけ
る各芯線1に各出力回路の出力ピン6a,6b…
を接続し、他端の各芯線1に各入力回路の入力ピ
ン8a,8b…を接続し、各芯線1に試験信号を
加えて行き、いずれの入力回路7a,7b…が対
応するか調べている。
しかしながら、このようなケーブル・テスター
の入出力回路は、出力回路5a,5b…と入力回
路7a,7b…を別々に構成していたので、出力
回路5a,5b…と入力回路7a,7b…に各々
出力専用および入力専用の接続ピン6a,6b
…、8a,8b…を接続するとともにこれらを区
別してケーブル3に接続する必要が生じて煩雑で
ある。
の入出力回路は、出力回路5a,5b…と入力回
路7a,7b…を別々に構成していたので、出力
回路5a,5b…と入力回路7a,7b…に各々
出力専用および入力専用の接続ピン6a,6b
…、8a,8b…を接続するとともにこれらを区
別してケーブル3に接続する必要が生じて煩雑で
ある。
また、入出力回路組以上に芯線1を有するケー
ブル3の導通を調べる場合、入力用の接続ピンが
不足する等、接続ピンの活用に制約が生じる不便
な点がある。
ブル3の導通を調べる場合、入力用の接続ピンが
不足する等、接続ピンの活用に制約が生じる不便
な点がある。
本考案はこのような従来の欠点を解決するため
になされたもので、1個の外部接続用ピンすなわ
ち外部接続端子を制御回路によつて出力用もしく
は入力用に切り換えるとともに試験信号の出力又
は入力機能をもたせ、その外部接続用端子の扱い
が簡単で、ケーブルへの接続制約の少ないケーブ
ル・テスターの入出力回路を目的とする。
になされたもので、1個の外部接続用ピンすなわ
ち外部接続端子を制御回路によつて出力用もしく
は入力用に切り換えるとともに試験信号の出力又
は入力機能をもたせ、その外部接続用端子の扱い
が簡単で、ケーブルへの接続制約の少ないケーブ
ル・テスターの入出力回路を目的とする。
この問題点を解決するために本考案は、第1図
に示すように、試験信号を発生する信号発生回路
9の出力端に受信信号を処理する受信回路11を
直接接続し、その信号発生回路9と受信回路11
の接続点Pにその信号発生回路からの試験信号の
出力およびケーブルからの受信信号としての試験
信号の入力を兼ねる1個の入出力兼用端子19を
接続し、その信号発生回路19から試験信号が出
力されるとき少なくともその受信回路11の動作
をOFFするとともにそれが出力されるときONす
る制御回路13をその受信回路11に接続して構
成されている。
に示すように、試験信号を発生する信号発生回路
9の出力端に受信信号を処理する受信回路11を
直接接続し、その信号発生回路9と受信回路11
の接続点Pにその信号発生回路からの試験信号の
出力およびケーブルからの受信信号としての試験
信号の入力を兼ねる1個の入出力兼用端子19を
接続し、その信号発生回路19から試験信号が出
力されるとき少なくともその受信回路11の動作
をOFFするとともにそれが出力されるときONす
る制御回路13をその受信回路11に接続して構
成されている。
このような手段を有する本考案は、受信回路1
1のOFF状態時に信号発生回路9から試験信号
が出力されれば入出力兼用端子19が出力端子と
なり、信号発生回路9から試験信号が出力されな
い状態で受信回路11がON状態となれば、入出
力兼用端子19に入力されたケーブルからの受信
信号が受信回路11に加わつて入出力兼用端子1
9が入力端子となる。
1のOFF状態時に信号発生回路9から試験信号
が出力されれば入出力兼用端子19が出力端子と
なり、信号発生回路9から試験信号が出力されな
い状態で受信回路11がON状態となれば、入出
力兼用端子19に入力されたケーブルからの受信
信号が受信回路11に加わつて入出力兼用端子1
9が入力端子となる。
すなわち、1個の入出力兼用端子19を制御回
路13の動作によつて出力端子および入力端子に
切り換え、試験信号の出力回路又は入力回路とし
て機能させることが可能となる。
路13の動作によつて出力端子および入力端子に
切り換え、試験信号の出力回路又は入力回路とし
て機能させることが可能となる。
以下本考案の実施例を説明する。
第1図は本考案に係るケーブル・テスターの入
出力回路の一実施例を示す回路図である。
出力回路の一実施例を示す回路図である。
図において、試験信号を発生する信号発生回路
9は出力側がオープンコレクタ構成となつた
TTL型の直流増幅回路であつて、所定の指示信
号によつて出力端が例えば5V程度の定電圧とな
る回路であり、その出力端には負荷抵抗Rおよび
ダイオードD1の並列回路が接続されている。な
お、ダイオードD1は信号発生回路9の出力端側
から順方向接続されている。
9は出力側がオープンコレクタ構成となつた
TTL型の直流増幅回路であつて、所定の指示信
号によつて出力端が例えば5V程度の定電圧とな
る回路であり、その出力端には負荷抵抗Rおよび
ダイオードD1の並列回路が接続されている。な
お、ダイオードD1は信号発生回路9の出力端側
から順方向接続されている。
また、信号発生回路9の出力端とアース間には
ダイオードD2がアース側から順方向接続されて
いる。
ダイオードD2がアース側から順方向接続されて
いる。
信号発生回路9の出力端には、後述する受信信
号を処理するTTL増幅回路を有する受信回路1
1が接続されている。この受信回路11は、受信
信号のレベルに応じて所定の検査結果を電気信号
として出力する回路である。
号を処理するTTL増幅回路を有する受信回路1
1が接続されている。この受信回路11は、受信
信号のレベルに応じて所定の検査結果を電気信号
として出力する回路である。
制御回路13は少なくとも第1、第2の制御回
路15,17を有し、第1の制御回路15は負荷
抵抗Rを介して信号発生回路9の出力端に接続さ
れており、第1の制御回路15からの制御信号が
例えば5V程度のHレベルになると信号発生回路
9がOFF状態となる一方、その制御信号がLレ
ベルの時には信号発生回路9がON状態となるよ
うに構成されている。
路15,17を有し、第1の制御回路15は負荷
抵抗Rを介して信号発生回路9の出力端に接続さ
れており、第1の制御回路15からの制御信号が
例えば5V程度のHレベルになると信号発生回路
9がOFF状態となる一方、その制御信号がLレ
ベルの時には信号発生回路9がON状態となるよ
うに構成されている。
第2の制御回路17は受信回路11に接続され
ており、第2の制御回路17からの制御信号がH
レベルの時に受信回路11がOFF状態になり、
Lレベル時にON状態となるように構成されてい
る。
ており、第2の制御回路17からの制御信号がH
レベルの時に受信回路11がOFF状態になり、
Lレベル時にON状態となるように構成されてい
る。
そして、第1、第2の制御回路15,17は信
号発生回路9がON状態時には受信回路11が
OFF状態になり、信号発生回路9がOFF状態の
時に受信回路11がON状態となるように制御信
号を出力するようになつている。
号発生回路9がON状態時には受信回路11が
OFF状態になり、信号発生回路9がOFF状態の
時に受信回路11がON状態となるように制御信
号を出力するようになつている。
信号発生回路9と受信回路11の接続点Pすな
わち上述した信号発生回路9の出力端には、外部
接続用の入出力兼用端子19が接続されている。
この入出力兼用端子19は、被検査物たるケーブ
ルの芯線に接続してケーブルの状態を検査するも
のであり、実際には接続ピンが接続される。
わち上述した信号発生回路9の出力端には、外部
接続用の入出力兼用端子19が接続されている。
この入出力兼用端子19は、被検査物たるケーブ
ルの芯線に接続してケーブルの状態を検査するも
のであり、実際には接続ピンが接続される。
なお、本考案のケーブル・テスターの入出力回
路においては、信号発生回路9から試験信号が出
力されない状態では、受信回路11のON状態時
に信号発生回路9をOFF状態にする必要はない
が、信号発生回路9を破損させないように、受信
回路11のON時に信号発生回路9をOFF状態に
することが好ましい。
路においては、信号発生回路9から試験信号が出
力されない状態では、受信回路11のON状態時
に信号発生回路9をOFF状態にする必要はない
が、信号発生回路9を破損させないように、受信
回路11のON時に信号発生回路9をOFF状態に
することが好ましい。
次に、このケーブル・テスターの入出力回路の
動作を説明する。
動作を説明する。
例えば、制御回路13の第1の制御回路15か
らの制御信号がLレベルであり、第2の制御回路
17からの制御信号がHレベルのときには、信号
発生回路9がON状態となるとともに受信回路1
1がOFF状態となり、信号発生回路9から所定
の試験信号、例えば5Vの定電圧が入出力兼用端
子19に印加され定電流が出力され、ケーブルの
芯線に試験信号が出力可能となる。すなわち、入
出力兼用端子19が出力専用端子となる。
らの制御信号がLレベルであり、第2の制御回路
17からの制御信号がHレベルのときには、信号
発生回路9がON状態となるとともに受信回路1
1がOFF状態となり、信号発生回路9から所定
の試験信号、例えば5Vの定電圧が入出力兼用端
子19に印加され定電流が出力され、ケーブルの
芯線に試験信号が出力可能となる。すなわち、入
出力兼用端子19が出力専用端子となる。
一方、第1の制御回路15からの制御信号がH
レベルで、第2の制御回路17からの制御信号が
Lレベルの場合には、信号発生回路9がOFF状
態となるとともに受信回路11がON状態とな
り、芯線を伝播する信号が入出力兼用端子19を
介して受信回路11に受信されれば、受信回路1
1にて所定の処理がなされ、検査結果が出力され
る。すなわち、入出力兼用端子19が入力専用端
子となる。
レベルで、第2の制御回路17からの制御信号が
Lレベルの場合には、信号発生回路9がOFF状
態となるとともに受信回路11がON状態とな
り、芯線を伝播する信号が入出力兼用端子19を
介して受信回路11に受信されれば、受信回路1
1にて所定の処理がなされ、検査結果が出力され
る。すなわち、入出力兼用端子19が入力専用端
子となる。
なお、入出力兼用端子19から大きな信号が入
力された場合、信号発生回路9の出力端にはダイ
オードD1,D2が接続されているので、その入力
信号がダイオードD1,D2に流れて、信号発生回
路9の破損が防止される。
力された場合、信号発生回路9の出力端にはダイ
オードD1,D2が接続されているので、その入力
信号がダイオードD1,D2に流れて、信号発生回
路9の破損が防止される。
このように本考案のケーブル・テスターの入出
力回路は、制御回路13の制御により入出力兼用
端子19が入力端子となつたり出力端子に変化
し、いずれの端子としても使用可能となるうえ、
出力もしくは入力回路として選択的に機能させる
ことが可能となる。
力回路は、制御回路13の制御により入出力兼用
端子19が入力端子となつたり出力端子に変化
し、いずれの端子としても使用可能となるうえ、
出力もしくは入力回路として選択的に機能させる
ことが可能となる。
次いで本考案のケーブル・テスターの入出力回
路を用いて、例えば多芯ケーブルの芯線の導通を
調べる場合を第2図を参照して説明する。
路を用いて、例えば多芯ケーブルの芯線の導通を
調べる場合を第2図を参照して説明する。
本考案の入出力回路21a,21b…を複数備
えたケーブル・テスターBにおいて、各入出力回
路21a,21b…をケーブル23の両端におけ
る各芯線25に任意に接続し、制御手段27によ
つて各入出力回路21a,21b…中の制御回路
13を制御して例えば1の入出力回路21aのみ
を出力回路とし、残り21b…を全て入力回路に
設定する。
えたケーブル・テスターBにおいて、各入出力回
路21a,21b…をケーブル23の両端におけ
る各芯線25に任意に接続し、制御手段27によ
つて各入出力回路21a,21b…中の制御回路
13を制御して例えば1の入出力回路21aのみ
を出力回路とし、残り21b…を全て入力回路に
設定する。
そして、試験信号を出力回路21aから加え、
各入力回路を順次ONさせるようにスキヤンさせ
ながらその試験信号が受信信号として得られる入
力回路21b…を調べれば、その入力回路21b
…の接続された端子が出力回路21aに接続され
た対応する芯線25の端子であることが分かる。
各入力回路を順次ONさせるようにスキヤンさせ
ながらその試験信号が受信信号として得られる入
力回路21b…を調べれば、その入力回路21b
…の接続された端子が出力回路21aに接続され
た対応する芯線25の端子であることが分かる。
さらに、別の1の入出力回路21a…を入力回
路に選定するとともに、残りを出力回路に選定し
て検査すれば、別の芯線における対応関係も検査
でき、順次これを繰り返せば、全ての芯線の対応
関係を検査できる。
路に選定するとともに、残りを出力回路に選定し
て検査すれば、別の芯線における対応関係も検査
でき、順次これを繰り返せば、全ての芯線の対応
関係を検査できる。
そのように本考案の入出力回路21a…を用い
たケーブル・テスターBは、制御手段27を介し
て特定の入出力回路のみ入力回路に選定したり、
入出力回路を順次出力回路もしくは入力回路とし
て変化させることも可能である。
たケーブル・テスターBは、制御手段27を介し
て特定の入出力回路のみ入力回路に選定したり、
入出力回路を順次出力回路もしくは入力回路とし
て変化させることも可能である。
第3図は本考案のケーブル・テスターの入出力
回路の他の実施例を示す回路図である。
回路の他の実施例を示す回路図である。
すなわち、信号発生回路9と受信回路11の接
続点Pには、1回路複接点型のスイツチ29の一
方の固定接点29aが接続されており、他方の固
定接点29bにはマイナス電位が接続されてい
る。可動接点29cは2回路単接触型のスイツチ
31一方の回路における固定接点31aに接続さ
れており、可動接点31bは他方の回路にける可
動接点31cおよび入出力兼用端子19に接続さ
れている。また、固定接点31dにはプラスの電
位が接続されている。
続点Pには、1回路複接点型のスイツチ29の一
方の固定接点29aが接続されており、他方の固
定接点29bにはマイナス電位が接続されてい
る。可動接点29cは2回路単接触型のスイツチ
31一方の回路における固定接点31aに接続さ
れており、可動接点31bは他方の回路にける可
動接点31cおよび入出力兼用端子19に接続さ
れている。また、固定接点31dにはプラスの電
位が接続されている。
そして、これらのスイツチ29,31は、信号
発生回路9もしくは受信回路11がON状態の時
に入出力兼用端子19が接続点Pに接続されるよ
うに回路構成されている。この状態では、可動接
点29cと固定接点29aが接続され、可動接点
31bと固定接点31aが接続されるとともに可
動接点31cが開放となつた状態において、入出
力兼用端子19が出力端子もしくは入力端子とな
る。
発生回路9もしくは受信回路11がON状態の時
に入出力兼用端子19が接続点Pに接続されるよ
うに回路構成されている。この状態では、可動接
点29cと固定接点29aが接続され、可動接点
31bと固定接点31aが接続されるとともに可
動接点31cが開放となつた状態において、入出
力兼用端子19が出力端子もしくは入力端子とな
る。
他方、可動接点29cが固定接点29bに切り
換え接続されたときには、マイナス電圧が入出力
兼用端子19に接続され、可動接点31bが開放
となる一方、可動接点31cが固定接点31dに
接続された時にはプラス電位が入出力兼用端子1
9に接続されるようになつている。
換え接続されたときには、マイナス電圧が入出力
兼用端子19に接続され、可動接点31bが開放
となる一方、可動接点31cが固定接点31dに
接続された時にはプラス電位が入出力兼用端子1
9に接続されるようになつている。
なお、スイツチ29,31は、制御回路13に
よつて切り換え動作させてもよく、別の手段によ
つて動作させてもよい。
よつて切り換え動作させてもよく、別の手段によ
つて動作させてもよい。
そして、この実施例においては、2個のスイツ
チ29,31を用いる例を示したが、本考案の実
施に当たつては、接続点Pと入出力兼用端子19
間に信号発生回路9の出力信号とは別の試験信号
を入出力兼用端子19に選択的に切り換え接続可
能なスイツチを挿入すればよく、スイツチの数に
限定ない。
チ29,31を用いる例を示したが、本考案の実
施に当たつては、接続点Pと入出力兼用端子19
間に信号発生回路9の出力信号とは別の試験信号
を入出力兼用端子19に選択的に切り換え接続可
能なスイツチを挿入すればよく、スイツチの数に
限定ない。
以上説明したように本考案のケーブル・テスタ
ーの入出力回路は、信号発生回路と受信回路の接
続点に外部接続用の1個の入出力兼用端子を接続
し、その信号発生回路から試験信号が出力される
とき少なくともその受信回路の動作をOFFする
とともにそれが出力されないときONする制御回
路をその受信回路に接続したので、制御回路の動
作によつて1個の入出力兼用端子を出力端子およ
び入力端子に切り換え機能させ、ケーブルの試験
信号の出力回路又は入力回路とすることができ
る。
ーの入出力回路は、信号発生回路と受信回路の接
続点に外部接続用の1個の入出力兼用端子を接続
し、その信号発生回路から試験信号が出力される
とき少なくともその受信回路の動作をOFFする
とともにそれが出力されないときONする制御回
路をその受信回路に接続したので、制御回路の動
作によつて1個の入出力兼用端子を出力端子およ
び入力端子に切り換え機能させ、ケーブルの試験
信号の出力回路又は入力回路とすることができ
る。
しかも、ケーブルの芯線との接続端子としては
入力側もしくは出力側に区別して接続する必要は
なくて扱いが容易であるうえ、芯線に接続してか
ら端子を入力もしくは出力に任意に選定可能とな
り、接続端子の制約が極めて少なくなる。
入力側もしくは出力側に区別して接続する必要は
なくて扱いが容易であるうえ、芯線に接続してか
ら端子を入力もしくは出力に任意に選定可能とな
り、接続端子の制約が極めて少なくなる。
第1図は本考案のケーブル・テスターの入出力
回路の一実施例を示す回路図、第2図は第1図の
入出力回路の使用例を示す図、第3図は本考案の
ケーブル・テスターの入出力回路の他の実施例を
示す回路図、第4図は従来のケーブルテスターの
入出力回路の概略を示す図である。 1,25……芯線、3,23……ケーブル、5
a,5b……出力回路、7a,7b……入力回
路、9……信号発生回路、11……受信回路、1
3……制御回路、15……第1の制御回路、17
……第2の制御回路、19……入出力兼用端子、
21a,21b……入出力回路、29,31……
スイツチ、A,B……ケーブル・テスター、P…
…接続点。
回路の一実施例を示す回路図、第2図は第1図の
入出力回路の使用例を示す図、第3図は本考案の
ケーブル・テスターの入出力回路の他の実施例を
示す回路図、第4図は従来のケーブルテスターの
入出力回路の概略を示す図である。 1,25……芯線、3,23……ケーブル、5
a,5b……出力回路、7a,7b……入力回
路、9……信号発生回路、11……受信回路、1
3……制御回路、15……第1の制御回路、17
……第2の制御回路、19……入出力兼用端子、
21a,21b……入出力回路、29,31……
スイツチ、A,B……ケーブル・テスター、P…
…接続点。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ケーブルに試験信号を出力するとともに前記
ケーブルから得られる試験信号を受信して前記
ケーブルの状態を検査するケーブル・テスター
の入出力回路において、 前記ケーブルへ出力する前記試験信号を発生
する信号発生回路と、 この信号発生回路の出力端に入力端が直接接
続され受信信号を処理する受信回路と、 前記信号発生回路と前記受信回路の接続点に
接続され前記信号発生回路からの前記試験信号
の出力と、前記受信信号として前記ケーブルか
らの前記試験信号の入力を兼ねる外部接続用の
1個の入出力兼用端子と、 前記信号発生回路から前記試験信号が出力さ
れるとき前記受信回路の動作をOFFし、前記
試験信号が出力されないとき前記受信回路の動
作をONする制御回路と、 を具備することを特徴とするケーブル・テスタ
ーの入出力回路。 (2) 前記制御回路が、前記受信回路のON時に前
記信号発生回路をOFFするものである実用新
案登録請求の範囲第1項記載のケーブル・テス
ターの入出力回路。 (3) 前記信号発生回路と前記受信回路の接続点と
前記入出力兼用端子間に、前記信号発生回路か
らの出力とは別の試験信号を前記入出力兼用端
子に選択的に切り換え接続するスイツチが挿入
されてなる実用新案登録請求の範囲第1項もし
くは第2項記載のケーブル・テスターの入出力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986023021U JPH0425662Y2 (ja) | 1986-02-20 | 1986-02-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986023021U JPH0425662Y2 (ja) | 1986-02-20 | 1986-02-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152272U JPS62152272U (ja) | 1987-09-26 |
| JPH0425662Y2 true JPH0425662Y2 (ja) | 1992-06-19 |
Family
ID=30820955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986023021U Expired JPH0425662Y2 (ja) | 1986-02-20 | 1986-02-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425662Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783472U (ja) * | 1980-11-11 | 1982-05-22 |
-
1986
- 1986-02-20 JP JP1986023021U patent/JPH0425662Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62152272U (ja) | 1987-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777952B2 (en) | Method and apparatus for testing cables | |
| JPH03129949A (ja) | 回線インターフェース回路 | |
| US4045735A (en) | Apparatus for testing electronic devices having a high density array of pin leads | |
| JPH0425662Y2 (ja) | ||
| EP0927885B1 (en) | Apparatus for measuring conductivity, pH and dissolved oxygen | |
| KR102530370B1 (ko) | 브레이크 아웃 박스 | |
| US7026822B1 (en) | High voltage switching matrix for electrical safety compliance test equipment | |
| US7358717B2 (en) | Input by-pass circuit for a current probe | |
| CN211318529U (zh) | 一种多功能适配器 | |
| CN220368715U (zh) | 一种干扰测试系统 | |
| JPH09505145A (ja) | 電気接続要素の電気試験を行う装置 | |
| JPH09505187A (ja) | 電気スイッチングアセンブリ | |
| JPH05312884A (ja) | 情報配線設備の接続情報取得方法および装置 | |
| RU2145757C1 (ru) | Соединительное устройство для коммутирования электрических сигналов | |
| JPH0712940Y2 (ja) | Ic試験装置 | |
| CN215494583U (zh) | 一种测试切换电路 | |
| ES8405525A1 (es) | Aparato para probar haces de cables. | |
| JP3495545B2 (ja) | 溶存酸素またはpHを測定する装置 | |
| JP3276888B2 (ja) | 機器の電気的物理量試験装置 | |
| CN212671592U (zh) | 测井仪器辅助短节检查装置 | |
| JPH05111139A (ja) | リレー試験装置 | |
| JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
| US20040224546A1 (en) | Connection device for selectably retrieving signals | |
| SU1734054A1 (ru) | Устройство дл контрол соединений многослойных печатных плат | |
| KR960009898Y1 (ko) | 테스트장비의 검사장치 |