JPH0425757B2 - - Google Patents
Info
- Publication number
- JPH0425757B2 JPH0425757B2 JP58219015A JP21901583A JPH0425757B2 JP H0425757 B2 JPH0425757 B2 JP H0425757B2 JP 58219015 A JP58219015 A JP 58219015A JP 21901583 A JP21901583 A JP 21901583A JP H0425757 B2 JPH0425757 B2 JP H0425757B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- charge transfer
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送装置の信号電荷検出回路に関
し、特に２列の電荷転送装置の出力信号を合成す
る信号電荷検出回路に関する。
し、特に２列の電荷転送装置の出力信号を合成す
る信号電荷検出回路に関する。
従来、電荷転送装置を撮像に用いる場合、レジ
スタの密度の関係から電荷転送装置を２系列にし
て用いてきた。それ故、信号電荷検出回路は２系
列の電荷転送装置の出力信号を合成して一つの撮
像信号を得ている。
スタの密度の関係から電荷転送装置を２系列にし
て用いてきた。それ故、信号電荷検出回路は２系
列の電荷転送装置の出力信号を合成して一つの撮
像信号を得ている。
第１図は従来の電荷転送装置の信号電荷検出回
路の一例の回路図である。
路の一例の回路図である。
第１図において、Ａ，Ｂは２系列の電荷転送装
置のレジスタであり、２，１２が出力部拡散層で
ある。出力部拡散層２，１２にリセツト・トラン
ジスタ１，１１が接続する。次段のトランジスタ
３，４，１３，１４及びその次の段のトランジス
タ５，６，１５，１６はそれぞれソースフオロワ
ーのバツフア回路である。トランジスタ９，１０
及び容量Chはサンプルホールド回路を構成し、
トランジスタ７，８はソースフオロワーの出力バ
ツフア回路を構成する。
置のレジスタであり、２，１２が出力部拡散層で
ある。出力部拡散層２，１２にリセツト・トラン
ジスタ１，１１が接続する。次段のトランジスタ
３，４，１３，１４及びその次の段のトランジス
タ５，６，１５，１６はそれぞれソースフオロワ
ーのバツフア回路である。トランジスタ９，１０
及び容量Chはサンプルホールド回路を構成し、
トランジスタ７，８はソースフオロワーの出力バ
ツフア回路を構成する。
第２図は第１図の回路の動作タイミング図であ
る。
る。
第２図を用いて第１図に示す回路の動作を説明
する。時刻t1において、リセツト・クロツクψR1
は高レベル（以下Ｈレベルと記す）となり、リセ
ツト・トランジスタ１はオンし、レジスタＡの出
力部拡散層２の電位はVODにセツトされる。時刻
t2にリセツト・クロツクψR1は低レベル（以下Ｌ
レベルと記す）となり拡散層２はフロート状態と
なる。時刻t3に転送クロツクψ1はＬレベルとな
り、電極２２下に蓄積されていたキヤリアを一定
電圧VOGが加えられている出力ゲート２１の下の
チヤネルを通し、拡散層２に流入させる。この流
入キヤリアによる拡散層２の電位変化が信号電圧
となる。この信号電圧を、時刻t4において、サン
プルホールドパルスψSH1をＨレベルにすることに
よりサンプルし、時刻t5においてその信号電圧レ
ベルをホールドする。
する。時刻t1において、リセツト・クロツクψR1
は高レベル（以下Ｈレベルと記す）となり、リセ
ツト・トランジスタ１はオンし、レジスタＡの出
力部拡散層２の電位はVODにセツトされる。時刻
t2にリセツト・クロツクψR1は低レベル（以下Ｌ
レベルと記す）となり拡散層２はフロート状態と
なる。時刻t3に転送クロツクψ1はＬレベルとな
り、電極２２下に蓄積されていたキヤリアを一定
電圧VOGが加えられている出力ゲート２１の下の
チヤネルを通し、拡散層２に流入させる。この流
入キヤリアによる拡散層２の電位変化が信号電圧
となる。この信号電圧を、時刻t4において、サン
プルホールドパルスψSH1をＨレベルにすることに
よりサンプルし、時刻t5においてその信号電圧レ
ベルをホールドする。
以上はレジスタＡよりの信号伝達を説明した
が、レジスタＢよりの信号伝達も同様に、リセツ
ト・クロツクψR1，サンプルオールドパルスψSH1
より位相が半週期ずれたリセツト・クロツクψR2，
サンプルオールドパルスψSH2を加えることにより
行われ、時刻t6においてレジスタＢよりの信号を
サンプルしている。
が、レジスタＢよりの信号伝達も同様に、リセツ
ト・クロツクψR1，サンプルオールドパルスψSH1
より位相が半週期ずれたリセツト・クロツクψR2，
サンプルオールドパルスψSH2を加えることにより
行われ、時刻t6においてレジスタＢよりの信号を
サンプルしている。
このように２系列の電荷転送装置の出力信号の
合成は、それぞれの出力電圧を交互にサンプルホ
ールドすることにより可能である。各系列毎にサ
ンプルホールドされた信号電圧は、出力バツフア
回路のトランジスタ７のゲートに加えられ、低出
力インピーダンスで出力端４８より出力電圧
VOUTとして取出される。
合成は、それぞれの出力電圧を交互にサンプルホ
ールドすることにより可能である。各系列毎にサ
ンプルホールドされた信号電圧は、出力バツフア
回路のトランジスタ７のゲートに加えられ、低出
力インピーダンスで出力端４８より出力電圧
VOUTとして取出される。
ところが従来のこのような合成法においては以
下に述べる欠点が存在していた。以下それについ
て説明する。
下に述べる欠点が存在していた。以下それについ
て説明する。
第１図において、リセツト・トランジスタ１の
ゲートとそのソースが分れている節点４１との間
には、カツプリング容量CC1が存在している。こ
の容量の存在のため節点４１の電位はリセツト・
クロツクψR1がＨレベルからＬレベルへ変化する
時、ΔψR1だけ電位変動をうける。これをフイー
ドスルーレベルと言う。よつて、この電位変動後
のレベル（時刻t2での電位レベル）が、信号
“０”の基準レベルとなる。
ゲートとそのソースが分れている節点４１との間
には、カツプリング容量CC1が存在している。こ
の容量の存在のため節点４１の電位はリセツト・
クロツクψR1がＨレベルからＬレベルへ変化する
時、ΔψR1だけ電位変動をうける。これをフイー
ドスルーレベルと言う。よつて、この電位変動後
のレベル（時刻t2での電位レベル）が、信号
“０”の基準レベルとなる。
すなわち、正味のレジスタＡよりの信号レベル
VS1は、時刻t2におけるフローテイング接合の電
位V10のレベルV10(t=t2)と時刻t3におけるV10のレ
ベルV10(t=t3)との差である。
VS1は、時刻t2におけるフローテイング接合の電
位V10のレベルV10(t=t2)と時刻t3におけるV10のレ
ベルV10(t=t3)との差である。
VS1＝V10(t=t2)−V10(t=t3)
同様にレジスタＢよりの正味の信号レベルVS2
は、 VS2＝V20(t=t3)−V20(t=t4) となる。合成された出力VOUTは、例えば第２図
に示すようになる。VOUTの線のすぐ上の破線は
黒レベルを示す。
は、 VS2＝V20(t=t3)−V20(t=t4) となる。合成された出力VOUTは、例えば第２図
に示すようになる。VOUTの線のすぐ上の破線は
黒レベルを示す。
ところで、一般には、この電位変動の値は、カ
ツプリング容量CC1，CC2の値のばらつきにより
ΔψR1＝ΔψR2は成立しない。従つて、V20とV10の
基準レベルは同一レベルとはならない。このこと
を波形図で以つて説明する。
ツプリング容量CC1，CC2の値のばらつきにより
ΔψR1＝ΔψR2は成立しない。従つて、V20とV10の
基準レベルは同一レベルとはならない。このこと
を波形図で以つて説明する。
第３図は第１図に示す回路に生ずる偶奇ばらつ
き現象を説明するための波形図である。
き現象を説明するための波形図である。
第３図に示すように、ΔψR1とΔψR2との差に起
因するV10とV20の基準レベルの差をΔVとする。
第３図でVBは節点４１，４２における黒レベル
を示す。第１図に示す回路においてサンプルホー
ルドを行つた場合、正味の信号レベルVS1，VS2
が同じであつても、サンプルホールド後の出力レ
ベルはΔVだけＡチヤネルとＢチヤネルの出力に
おいて差が出て来てしまう。つまり、偶数ビツト
目の信号と奇数ビツト目の信号間にΔVだけのバ
ラツキが発生してしまう。これが一般によく言わ
れる偶奇のばらつきである。この偶奇のばらつき
を第３図のVOUTに示す。VOUTの線のすぐ上の破
線は黒レベルを示す。
因するV10とV20の基準レベルの差をΔVとする。
第３図でVBは節点４１，４２における黒レベル
を示す。第１図に示す回路においてサンプルホー
ルドを行つた場合、正味の信号レベルVS1，VS2
が同じであつても、サンプルホールド後の出力レ
ベルはΔVだけＡチヤネルとＢチヤネルの出力に
おいて差が出て来てしまう。つまり、偶数ビツト
目の信号と奇数ビツト目の信号間にΔVだけのバ
ラツキが発生してしまう。これが一般によく言わ
れる偶奇のばらつきである。この偶奇のばらつき
を第３図のVOUTに示す。VOUTの線のすぐ上の破
線は黒レベルを示す。
このように、従来の方法で２系列の電荷転送装
置の出力信号を合成した場合には、偶奇のばらつ
きという好ましくない現象が生じるという欠点が
あつた。
置の出力信号を合成した場合には、偶奇のばらつ
きという好ましくない現象が生じるという欠点が
あつた。
本発明の目的は、上記欠点を除去し、偶奇の信
号レベルのばらつきをなくし、電荷転送装置のダ
イナミツク・レンジを増大させることのできる電
荷転送装置の信号電荷検出回路を提供することに
ある。
号レベルのばらつきをなくし、電荷転送装置のダ
イナミツク・レンジを増大させることのできる電
荷転送装置の信号電荷検出回路を提供することに
ある。
本発明の電荷転送装置の信号電荷検出回路は、
２系列の電荷転送装置の各系列の信号をそれぞれ
クランプ容量を介して入力しこれらクランプ容量
の出力端にそれぞれスイツチング素子を接続しこ
れらスイツチング素子により所定クロツク信号の
タイミングで前記２系列の基準信号の電圧レベル
を同一レベルにそれぞれ設定し保持するクランプ
回路と、これらクランプ回路の出力信号を入力し
これら入力を前記所定クロツクの後の各タイミン
グでそれぞれサンプルホールドすることにより前
記基準信号レベルを基準にして前記各電荷転送装
置の出力信号を合成するサンプルホールド回路と
を備えることを特徴とする。
２系列の電荷転送装置の各系列の信号をそれぞれ
クランプ容量を介して入力しこれらクランプ容量
の出力端にそれぞれスイツチング素子を接続しこ
れらスイツチング素子により所定クロツク信号の
タイミングで前記２系列の基準信号の電圧レベル
を同一レベルにそれぞれ設定し保持するクランプ
回路と、これらクランプ回路の出力信号を入力し
これら入力を前記所定クロツクの後の各タイミン
グでそれぞれサンプルホールドすることにより前
記基準信号レベルを基準にして前記各電荷転送装
置の出力信号を合成するサンプルホールド回路と
を備えることを特徴とする。
次に、本発明の実施例について図面を用いて説
明する。
明する。
この実施例では、トランジスタ１７と容量C1
及びトランジスタ１８と容量C2から成るクラン
プ回路をサンプルホールド回路の前段に設けてい
る。それ以外は第１図に示す従来例と同じであ
る。クランプ回路を設けることにより２系列の電
荷転送装置の基準レベルを同一にして偶奇のばら
つきをなくすのである。
及びトランジスタ１８と容量C2から成るクラン
プ回路をサンプルホールド回路の前段に設けてい
る。それ以外は第１図に示す従来例と同じであ
る。クランプ回路を設けることにより２系列の電
荷転送装置の基準レベルを同一にして偶奇のばら
つきをなくすのである。
次に、この実施例の動作について説明する。
第５図は第４図に示す一実施例の動作タイミン
グ図である。
グ図である。
時刻t1において、リセツト・クロツクψR1がＬ
レベルとなり、リセツト・トランジスタ１がオフ
となるとし、このときの節点４３の電位V11を
V11Bとする。時刻t2において、クランプパルス
ψCL1がＨレベルとなり、クランプ用トランジスタ
１７のソース電位V12はトランジスタ１７がオン
となるためV12＝VCLとなる。このとき、V11の電
位はV11Bのため、容量C1にはQ1＝C1（V11B−VCL）
の電荷が蓄積される。時刻t3においてクランプパ
ルスψCL1がＬレベルとなり、トランジスタ１７は
オフとなるが、電荷Q1は蓄積されたままである
ので、クランプ容量C1の両端の電位差VCL−V11B
は保持される。時刻t3において、電荷転送装置よ
り流入した電荷により、V11の電位はVSH1だけ変
動する。この節点４３の電位変動VSH1のため、
V12もクランプ容量C1に蓄積された電荷が保持さ
れたままであるのでVSH1の変動を受ける。このよ
うなタイミングで第４図の回路を動作させること
により、レジスタＡよりの信号レベルV1SはVCL
の一定レベルからのレベル変動として次段のサン
プルホールド回路へソースフオロワーのバツフア
回路を通り伝達される。同様にレジスタＢの系列
においても、クランプ用トランジスタ１８のゲー
トに、クランプパルスψCL1よりも位相が半周期ず
れたクランプパルスψCL2を加えることにより、レ
ジスタＢよりの信号レベルV2SはVCLの一定レベ
ルからのレベル変動として次段のサンプルホール
ド回路へバツフア回路を通り伝達される。
レベルとなり、リセツト・トランジスタ１がオフ
となるとし、このときの節点４３の電位V11を
V11Bとする。時刻t2において、クランプパルス
ψCL1がＨレベルとなり、クランプ用トランジスタ
１７のソース電位V12はトランジスタ１７がオン
となるためV12＝VCLとなる。このとき、V11の電
位はV11Bのため、容量C1にはQ1＝C1（V11B−VCL）
の電荷が蓄積される。時刻t3においてクランプパ
ルスψCL1がＬレベルとなり、トランジスタ１７は
オフとなるが、電荷Q1は蓄積されたままである
ので、クランプ容量C1の両端の電位差VCL−V11B
は保持される。時刻t3において、電荷転送装置よ
り流入した電荷により、V11の電位はVSH1だけ変
動する。この節点４３の電位変動VSH1のため、
V12もクランプ容量C1に蓄積された電荷が保持さ
れたままであるのでVSH1の変動を受ける。このよ
うなタイミングで第４図の回路を動作させること
により、レジスタＡよりの信号レベルV1SはVCL
の一定レベルからのレベル変動として次段のサン
プルホールド回路へソースフオロワーのバツフア
回路を通り伝達される。同様にレジスタＢの系列
においても、クランプ用トランジスタ１８のゲー
トに、クランプパルスψCL1よりも位相が半周期ず
れたクランプパルスψCL2を加えることにより、レ
ジスタＢよりの信号レベルV2SはVCLの一定レベ
ルからのレベル変動として次段のサンプルホール
ド回路へバツフア回路を通り伝達される。
このようにサンプルホールド回路前にクランプ
回路を入れることによりサンプルされるべき信号
レベルが直流的に定まるため、従来の２系列の出
力信号を合成する場合に発生していた偶奇のばら
つきは消滅する。そのため、電荷転送装置のダイ
ナミツクレンジを増大させ、電荷転送装置の特性
を向上させることができる。
回路を入れることによりサンプルされるべき信号
レベルが直流的に定まるため、従来の２系列の出
力信号を合成する場合に発生していた偶奇のばら
つきは消滅する。そのため、電荷転送装置のダイ
ナミツクレンジを増大させ、電荷転送装置の特性
を向上させることができる。
以上詳細に説明したように、本発明は、サンプ
ルホールド回路の前段にクランプ回路を設けたの
で、２系列の電荷転送装置の出力信号を合成する
場合に発生していた偶奇のばらつきをなくし、電
荷転送装置のダイナミツクレンジを増大させ、特
性を向上させる効果を有する。
ルホールド回路の前段にクランプ回路を設けたの
で、２系列の電荷転送装置の出力信号を合成する
場合に発生していた偶奇のばらつきをなくし、電
荷転送装置のダイナミツクレンジを増大させ、特
性を向上させる効果を有する。
第１図は従来の電荷転送装置の信号電荷検出回
路の一例の回路図、第２図は第１図に示す回路の
動作タイミング図、第３図は第２図に示す回路に
生ずる偶奇ばらつき現象を説明するための波形
図、第４図は本発明の一実施例の回路図、第５図
は第４図に示す実施例の動作タイミング図であ
る。 １……リセツト・トランジスタ、２……出力部
拡散層、３，４，５，６……バツフア回路のトラ
ンジスタ、７，８……出力バツフア回路のトラン
ジスタ、９，１０……サンプルホールド回路のト
ランジスタ、１１……リセツト・トランジスタ、
１２……出力部拡散層、１３，１４，１５，１６
……バツフア回路のトランジスタ、１７，１８…
…クランプ用トランジスタ、２１〜２３，３１〜
３３……ゲート、４１〜４８……節点、Ａ，Ｂ…
…レジスタ、C1，C2……クランプ用容量、CC1，
CC2……カツプリング容量、Ch……ホールド用容
量、GND……接表電位、VCL……クランプ電圧、
VOD……出力ドレイン電圧、VOG……出力ゲート
電圧、VOUT……出力電圧、ψ1，ψ2……転送クロ
ツク、ψCL1，ψCL2……クランプパルス、ψR1，ψR2
……リセツト・クロツク、ψSH1，ψSH2……サンプ
ルホールドパルス。
路の一例の回路図、第２図は第１図に示す回路の
動作タイミング図、第３図は第２図に示す回路に
生ずる偶奇ばらつき現象を説明するための波形
図、第４図は本発明の一実施例の回路図、第５図
は第４図に示す実施例の動作タイミング図であ
る。 １……リセツト・トランジスタ、２……出力部
拡散層、３，４，５，６……バツフア回路のトラ
ンジスタ、７，８……出力バツフア回路のトラン
ジスタ、９，１０……サンプルホールド回路のト
ランジスタ、１１……リセツト・トランジスタ、
１２……出力部拡散層、１３，１４，１５，１６
……バツフア回路のトランジスタ、１７，１８…
…クランプ用トランジスタ、２１〜２３，３１〜
３３……ゲート、４１〜４８……節点、Ａ，Ｂ…
…レジスタ、C1，C2……クランプ用容量、CC1，
CC2……カツプリング容量、Ch……ホールド用容
量、GND……接表電位、VCL……クランプ電圧、
VOD……出力ドレイン電圧、VOG……出力ゲート
電圧、VOUT……出力電圧、ψ1，ψ2……転送クロ
ツク、ψCL1，ψCL2……クランプパルス、ψR1，ψR2
……リセツト・クロツク、ψSH1，ψSH2……サンプ
ルホールドパルス。
Claims (1)
- １ ２系列の電荷転送装置の各系列の信号をそれ
ぞれクランプ容量を介して入力しこれらクランプ
容量の出力端にそれぞれスイツチング素子を接続
しこれらスイツチング素子により所定クロツク信
号のタイミングで前記２系列の基準信号の電圧レ
ベルを同一レベルにそれぞれ設定し保持するクラ
ンプ回路と、これらクランプ回路の出力信号を入
力しこれら入力を前記所定クロツクの後の各タイ
ミングでそれぞれサンプルホールドすることによ
り前記基準信号レベルを基準にして前記各電荷転
送装置の出力信号を合成するサンプルホールド回
路とを備えることを特徴とする電荷転送装置の信
号電荷検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219015A JPS60111579A (ja) | 1983-11-21 | 1983-11-21 | 電荷転送装置の信号電荷検出回路 |
| US06/673,816 US4700085A (en) | 1983-11-21 | 1984-11-21 | Circuit for detecting signal charges transferred in a charge transfer device |
| EP84308063A EP0143600B1 (en) | 1983-11-21 | 1984-11-21 | A circuit for detecting signal charges transferred in a charge transfer device |
| DE8484308063T DE3484122D1 (de) | 1983-11-21 | 1984-11-21 | Schaltung zur feststellung von signalladungen, die in einer ladungsverschiebeschaltung uebertragen werden. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219015A JPS60111579A (ja) | 1983-11-21 | 1983-11-21 | 電荷転送装置の信号電荷検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60111579A JPS60111579A (ja) | 1985-06-18 |
| JPH0425757B2 true JPH0425757B2 (ja) | 1992-05-01 |
Family
ID=16728914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58219015A Granted JPS60111579A (ja) | 1983-11-21 | 1983-11-21 | 電荷転送装置の信号電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111579A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2664171B2 (ja) * | 1987-11-06 | 1997-10-15 | 株式会社日立製作所 | 固体撮像素子 |
| JP4547871B2 (ja) * | 2003-06-13 | 2010-09-22 | ソニー株式会社 | 固体撮像素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116373A (en) * | 1980-02-18 | 1981-09-12 | Fujitsu Ltd | Signal charge detection circuit for line sensor |
| JPS5744376A (en) * | 1980-08-29 | 1982-03-12 | Matsushita Electronics Corp | Solid image pickup device |
| DE3049043A1 (de) * | 1980-12-24 | 1982-07-15 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und anordnung zur unterdrueckung des niederfrequenten rauschens bei ausgangssignalen von halbleiter- sensoren |
-
1983
- 1983-11-21 JP JP58219015A patent/JPS60111579A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60111579A (ja) | 1985-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| US4181865A (en) | Sensing circuit for a multi-level signal charge | |
| US4035628A (en) | Analog transversal filtering and correlation with progressive summation of analog signals | |
| JPS5916350B2 (ja) | ２進信号用再生回路 | |
| GB2071959A (en) | Signal pick-up circuit arrangements | |
| JP2666522B2 (ja) | 電荷転送装置 | |
| JP2532740B2 (ja) | アドレス遷移検出回路 | |
| JPS6314439B2 (ja) | ||
| JPH0425757B2 (ja) | ||
| EP0143600B1 (en) | A circuit for detecting signal charges transferred in a charge transfer device | |
| JPS60115095A (ja) | メモリ装置 | |
| US4130766A (en) | Bucket brigade circuit | |
| JPH057800B2 (ja) | ||
| JPS6358968A (ja) | 電荷結合素子 | |
| US6617911B2 (en) | Reducing output capacitance of digital-to-time domain converter for very high frequency digital waveform synthesis | |
| JPH0316720B2 (ja) | ||
| JPS5867061A (ja) | 電流による電荷量読取デバイス及び該デバイスを備えた電荷転送フイルタ | |
| JP3313885B2 (ja) | 信号処理装置 | |
| JPS58181321A (ja) | 固体走査回路 | |
| JP2557860B2 (ja) | サンプルホ−ルド回路 | |
| JPS6327894B2 (ja) | ||
| JPS6156594B2 (ja) | ||
| JPS62252592A (ja) | 半導体記憶装置 | |
| JPS59221083A (ja) | 電荷結合素子における信号出力回路の駆動方法 | |
| JP3038985B2 (ja) | イメージセンサ |