JPH04257933A - コンピュータソフトウェア開発装置 - Google Patents

コンピュータソフトウェア開発装置

Info

Publication number
JPH04257933A
JPH04257933A JP3040503A JP4050391A JPH04257933A JP H04257933 A JPH04257933 A JP H04257933A JP 3040503 A JP3040503 A JP 3040503A JP 4050391 A JP4050391 A JP 4050391A JP H04257933 A JPH04257933 A JP H04257933A
Authority
JP
Japan
Prior art keywords
bus
simulator
simulators
access
shared space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3040503A
Other languages
English (en)
Inventor
Yoshihiro Iwasaki
岩崎 祥浩
Kiyohisa Kondo
聖久 近藤
Misako Yoshikawa
吉川 民佐子
Takafumi Ushiro
尚文 後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3040503A priority Critical patent/JPH04257933A/ja
Publication of JPH04257933A publication Critical patent/JPH04257933A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、マルチプロセッサ構
成のコンピュータソフトウェア開発に対応して、動作確
認及びデバッグ等を行うためのコンピュータソフトウェ
ア開発装置に関するものである。
【0002】
【従来の技術】図15はマルチプロセッサ構成の一般的
なシステム構成を示すブロック図であり、図において、
1a〜1cはそれぞれ演算等を実行する第1〜第nのC
PU、2は前記第1〜第nのCPU1a〜1cからのバ
スアクセスを調停するバスコントローラ、3はデータを
転送するためのバス、4は前記第1〜第nのCPU1a
〜1cによる使用が可能な共有メモリ、5は外部とのデ
ータ授受を制御するためのI/Oコントローラ、6a,
6bは例えばキーボード、ディスク装置等の第1及び第
2の入出力装置である。
【0003】また、図16は従来のコンピュータソフト
ウェア開発装置の構成を示すブロック図であり、図にお
いて、7a〜7cは前記第1〜第nのCPU1a〜1c
の動作をそれぞれ模擬するシミュレータ、8a〜8cは
前記共有メモリ4の第1〜第nのCPU1a〜1cによ
る使用領域に相当する第1〜第nのファイルである。
【0004】次に動作について説明する。第1〜第nの
シミュレータ7a〜7cはそれぞれ第1〜第nのファイ
ル8a〜8cから各CPU1a〜1cに対応したプログ
ラムを読込み、キーボード等から入力することでそれぞ
れ並行してシミュレーションを実行する。そして、シミ
ュレータ内のデータを保存する場合も、同様にキーボー
ド等からコマンドを入力し、前記第1〜第nのファイル
8a〜8cに書込みを行う。
【0005】
【発明が解決しようとする課題】従来のコンピュータソ
フトウェア開発装置は以上のように構成されているので
、各プロセッサの単独の動作しかシミュレートすること
しかできないため、複数個のプロセッサにより構成され
たコンピュータシステムをシミュレートする場合、プロ
セッサ相互の関連動作や共有空間のやり取りについては
シミュレートできないなどの課題があった。
【0006】この発明は上記のような課題を解消するた
めになされたもので、複数個のプロセッサの動作を並行
してシミュレートするとともに、各プロセッサ相互の関
連動作または共有空間のやり取りをシミュレートするコ
ンピュータソフトウェア開発装置を得ることを目的とす
る。
【0007】
【課題を解決するための手段】請求項1の発明に係るコ
ンピュータソフトウェア開発装置は、複数のCPUを接
続しているバスとのやり取りを模擬するバスコントロー
ル部を有し、該CPUの動作を模擬する複数のシミュレ
ータを設けることにより、並行して各プロセッサ単独の
シミュレーションを実現するとともに、さらに、前記各
シミュレータ内のバスアクセスコントロール部間での転
送データの蓄積、あるいはデータ転送動作を模擬するバ
ス模擬手段と、前記各バスアクセスコントロール部から
のバスアクセスを調停するためのバスアクセス調停手段
を設けることにより、プロセッサ相互の関連した動作の
シミュレーションを実現するようにしたものである。
【0008】また、請求項2の発明に係るコンピュータ
ソフトウェア開発装置は、複数のCPUで使用できる共
有メモリとのやり取りを模擬する共有空間コントロール
部を有し、該CPUの動作を模擬する複数のシミュレー
タを設けることにより、並行して各プロセッサ単独のシ
ミュレーションを実現するとともに、さらに、前記各シ
ミュレータにより使用される共有メモリのデータの蓄積
、あるいは該共有メモリの動作を模擬する共有空間模擬
手段と、前記各シミュレータ内の共有空間コントロール
部から前記共有空間模擬手段へのアクセスを調停するた
めの排他制御手段を設けることにより、プロセッサ相互
の共有空間のやり取りのシミュレーションを実現するよ
うにしている。
【0009】
【作用】請求項1の発明におけるバス模擬手段は、各シ
ミュレータ内のバスアクセスコントロール部間での転送
データの蓄積、あるいはデータ転送動作を模擬し、バス
アクセス調停手段により前記各シミュレータ内のバスア
クセスコントロール部からのバスアクセスを調停できる
ので、プロセッサ相互の関連した動作のシミュレーショ
ンを実現する。
【0010】また、請求項2の発明における共有空間模
擬手段は、各シミュレータにより使用される共有メモリ
のデータの蓄積、あるいは該共有メモリの動作を模擬し
、排他制御手段により前記各シミュレータ内の共有空間
コントロール部から前記共有空間模擬手段へのアクセス
を調停できるので、プロセッサ相互の共有空間のやり取
りのシミュレーションを実現する。
【0011】
【実施例】以下、この発明の一実施例を図について説明
する。図1は請求項1の発明の一実施例によるコンピュ
ータソフトウェア開発装置の構成を示すブロック図であ
り、図において、9a〜9cはCPUの動作を模擬する
第1〜第nのシミュレータであり、各第1〜第nのシミ
ュレータ9a〜9cは、それぞれ実際のバス3とのやり
取りを模擬する第1〜第nのバスアクセスコントロール
部10a〜10cを有している。
【0012】また、11は前記第1〜第nのシミュレー
タ9a〜9cからそれぞれ第1〜第nのバスコントロー
ル部10a〜10cを介して出力されるアクセス要求(
実際のバス3への模擬動作)を調停するためのバスアク
セス調停手段、12は実際のバス3として定義して、該
バス3のデータを蓄積するバス模擬手段としてのバス定
義ファイルである。
【0013】次に動作について図3乃至図5のフローチ
ャートを用いて説明する。まず、図3において、第1〜
第nのシミュレータ9a〜9cが起動されると、実際の
バス3の定義としてバス定義ファイル12の設定が行わ
れる(ステップST1)。続いて、バスアクセス調停手
段11の設定を行って(ステップST2)、実際のシミ
ュレーションを並行して行う(ステップST3)。なお
、このバスアクセス調停手段11に設定される「バスア
クセス可」は、前記バス定義ファイル12への書込み可
能、「バスリードアクセス可」は、前記バス定義ファイ
ル12からの読込み可能、及び「バスアクセス不可」は
、前記バス定義ファイル12へのアクセス禁止を意味す
る。
【0014】次に、第1のシミュレータ9aが第2のシ
ミュレータ9bへデータを送り(図4,図5)、その直
後に第nのシミュレータ9cがアクセス要求した場合に
ついて説明する。第1のシミュレータ9aでバスアクセ
ス要求が発生すると、該第1のシミュレータ9aは第1
のバスアクセスコントロール部10aを介してバスアク
セス調停手段11の設定状態をチェックし(ステップS
T4)、バス定義ファイル12へのアクセスが可能か否
かを判断する(ステップST5)。もし、可能であれば
他のシミュレータ9b,9cがアクセスできないように
、該バスアクセス調停手段11に「バスアクセス不可」
を設定する(ステップST6)。そして、実際のバスと
して定義しているバス定義ファイル12をオープンして
(ステップST7)、データの書込みを行い(ステップ
ST8)、この書込み動作が終了すると該バス定義ファ
イル12をクローズして(ステップST9)、他のシミ
ュレータ9b,9cがリードアクセスできるようにバス
アクセス調停手段11に「バスリードアクセス可」を設
定する(ステップST10)。
【0015】一方、第2のシミュレータ9bはデータ読
込みする際、第2のバスアクセスコントロール部10b
を介してバスアクセス調停手段11の設定状態をチェッ
クし(ステップST11)、バス定義ファイル12から
データを読込めるか否かを判断する(ステップST12
)。もし、「バスリードアクセス可」が設定されており
、データ読込みが可能であれば、該バス定義ファイル1
2をオープンして(ステップST13)、蓄積されてい
るデータを読込む(ステップST14)。そして、自シ
ミュレータへのデータか否かをチェックし(ステップS
T15)、もし、自シミュレータへのデータであればバ
スアクセス調停手段11に「バスアクセス可」を設定し
て(ステップST16)、該バス定義ファイル12をク
ローズする(ステップST17)。
【0016】ここで、第nのシミュレータ9cはバス定
義ファイル12にアクセスする際、図4に示した動作と
同様に、第nのバスコントロール部10cを介してバス
アクセス調停手段11の設定状態をチェックし(ステッ
プST4に相当する)、該バス定義ファイル12へのア
クセスが可能か否かを判断するが(ステップST5に相
当する)、前記バスアクセス調停手段11に「バスアク
セス不可」あるいは「バスリードアクセス可」が設定さ
れている場合、アクセスできるようになるまで待機する
ことになる。
【0017】なお、上記実施例だは第1〜第nのシミュ
レータ9a〜9cは同一計算機上で並行してシミュレー
トする場合について説明したが、ネットワークで接続さ
れた異なる計算機上にあり、前記バス定義ファイル12
がネットワークファイルシステムで利用できる場合でも
同様の効果を奏する。
【0018】次に、請求項1の発明の他の実施例による
コンピュータソフトウェア開発装置(図2)について図
6及び図7のフローチャートを用いて説明する。
【0019】なお、この実施例は、前記バス模擬手段と
して、実際のバス3の動作を模擬するバス動作模擬プロ
セス13により構成している。
【0020】まず、計算機上の第1〜第nのシミュレー
タ9a〜9cの起動は前述した図2の動作と同様である
が、ステップST1においてはバス定義ファイル12の
定義に代えてバス動作模擬プロセス13の設定を行う。
【0021】次に第1のシミュレータ9aが第2のシミ
ュレータ9bへデータを送り(図6,図7)、その直後
に第nのシミュレータがアクセス要求をした場合につい
て説明する。第1のシミュレータ9aでバスアクセス要
求が発生すると、該第1のシミュレータ9aは第1のバ
スアクセスコントロール部10aを介してバスアクセス
調停手段11の設定状態をチェックし(ステップST1
8)、バスアクセスが可能か否かを判断する(ステップ
ST19)。もし、可能であれば他のシミュレータ9a
,9bがアクセスできないように、該バスアクセス調停
手段11に「バスアクセス不可」を設定する(ステップ
ST20)。そして、バス動作模擬プロセス13にデー
タを転送するとともに(ステップST21)、制御権を
移す。
【0022】一方、バス動作模擬プロセス13だは、前
記第1のシミュレータ9aから転送されたデータを、実
際に受取るべき第2のシミュレータ9bに第2のバスア
クセスコントロール部10bを介して渡し(ステップS
T22)、その後、バスアクセス調停手段(ステップS
T23)に「バスアクセス可」を設定する(ステップS
T23)。
【0023】ここで、第nのシミュレータ9cがバス動
作模擬プロセス13にアクセスする際の動作は、前述し
た通りであり、バス動作模擬プロセス13へのアクセス
の可能性を判断し(ステップST18,ST19に相当
する)、もしアクセスできなければ可能になるまで待機
する。
【0024】次に請求項2の発明の一実施例を図につい
て説明する。図8は請求項2の発明の一実施例によるコ
ンピュータソフトウェア開発装置の構成を示すブロック
図であり、図において、9a〜9cはそれぞれ第1〜第
nのシミュレータであり、各第1〜第nのシミュレータ
9a〜9cは、それぞれ実際の共有メモリ4とのやり取
りを模擬する第1〜第nの共有空間コントロール部14
a〜14cを有している。
【0025】また、15は実際の共有メモリ4として定
義して、該共有メモリ4のデータを蓄積する共有空間定
義ファイル、16は前記第1〜第nのシミュレータ9a
〜9cからそれぞれ第1〜第nの共有空間コントロール
部14a〜14cを介して出力されるアクセス要求(実
際の共有空間への模擬動作)を調停するための排他制御
手段である。
【0026】また、図9は前記共有空間定義ファイル1
5のデータフォーマットを示す図であり、図において、
17は実際の共有メモリ4にアクセスする際のアドレス
を示すアドレス部、18はデータを格納するデータ部、
19は前記アドレス部17とデータ部18を区切るため
の区切り文字である。
【0027】次に動作について図11及び図12のフロ
ーチャートを用いて説明する。まず、図11において、
第1〜第nのシミュレータが起動されると、実際の共有
メモリの定義として共有空間定義ファイル15の設定が
行われる(ステップST24)。続いて、排他制御手段
16にアクセス権有無の設定を行って(ステップST2
5)、実際のシミュレーションを並行して行う(ステッ
プST26)。
【0028】次に、第1のシミュレータ9aが書込み動
作(図12)を行い、その直後に第2のシミュレータ9
bが書込み動作を行う場合について説明する。第1のシ
ミュレータ9aで書込み要求が発生すると、該第1のシ
ミュレータ9aは第1の共有空間コントロール部14a
を介して排他制御手段16の設定状態をチェックし(ス
テップST27)、共有空間定義ファイル15へのアク
セス権の有無を判断する(ステップST28)。もし、
アクセス権があれば他のシミュレータ9b,9cからの
アクセスができないように排他制御手段16を「アクセ
ス不可」に設定する(ステップST29)。そして、実
際の共有メモリ4として定義している共有空間定義ファ
イル15をオープンして該当アドレスのデータを検索し
(ステップST30,ST31)、該データの読込みあ
るいは修正(この場合は書込みなので修正を行う)した
後に前記共有空間定義ファイル15をクローズし(ステ
ップST32,ST33)、最後に前記排他制御手段1
6を「アクセス可」に設定して他のシミュレータ9b,
9cのアクセスを可能にしておく(ステップST34)
【0029】一方、第2のシミュレータ9bが書込みを
行う場合も同様の動作(図12)を行うが、第1のシミ
ュレータ9aが書込み動作中である場合、排他制御手段
16はアクセスできないように設定されているので、ア
クセス可能になるまで待機することになる。
【0030】なお、上記実施例では、共有空間定義ファ
イル15のデータフォーマット(図9)はアドレス部1
7とデータ部18が一対一に対応している構造になって
いるが、複数個の先頭アドレスとそのデータ群を対応さ
せたデータフォーマットとしても同様の効果を奏する。
【0031】次に、請求項2の発明の他の実施例による
コンピュータソフトウェア開発装置(図10)について
図13及び図14のフローチャートを用いて説明する。
【0032】なお、この実施例は、前記共有空間模擬手
段として、実際の共有メモリ4の動作を模擬する共有空
間模擬プロセス20により構成している。
【0033】まず、計算機上の第1〜第nのシミュレー
タ9a〜9cの起動は前述した図11の動作と同様であ
るが、ステップST24においては、共有空間定義ファ
イル15の定義に代えて、共有空間模擬プロセス20の
設定を行う。
【0034】次に、第1のシミュレータ9aが書込み動
作を行い、その直後に第2のシミュレータ9bが書込み
動作を行う場合について説明する(図13,図14)。 第1のシミュレータ9aが書込み要求が発生すると、該
第1のシミュレータ9aは第1の共有空間コントロール
部14aを介して排他制御手段16の設定状態をチェッ
クし(ステップST35)、もし、アクセス権があれば
他のシミュレータ9b,9cからのアクセスができない
ように排他制御手段16を「アクセス不可」に設定する
(ステップST29)。そして、共有空間模擬プロセス
16へのデータ読出しかあるいは書込みかにより(ステ
ップST38)、読出しアドレスを渡し該当データを得
るか(ステップST39)、書込みアドレスとデータを
渡す(ステップST40)。
【0035】この際、共有空間模擬プロセス16では(
図14)、渡されたものが何であるかをチェックし(ス
テップST42)、前記読込みアドレスであれば該当す
るデータを返し(ステップST43)、前記書込みアド
レスとデータであれば、該当アドレスにデータを保護す
る(ステップST44)。
【0036】そして、最後に、第1のシミュレータ9a
は第1の共有空間コントロール部14aを介して排他制
御手段16の設定を「アクセス可」にして他のシミュレ
ータ9b,9cからのアクセスを可能にする(ステップ
ST41)。
【0037】一方、第2のシミュレータ9bが書込みを
行う場合も同様の動作(図13)を行うが、第1のシミ
ュレータ9aが書込み動作中である場合、排他制御手段
16はアクセスできないように設定されているので、ア
クセス可能になるまで待機することになる。
【0038】
【発明の効果】以上のように、請求項1の発明によれば
、各シミュレータ内のバスアクセスコントロール部間で
の転送データの蓄積、あるいはデータ転送動作を模擬す
るバス模擬手段と、前記シミュレータ内のバスコントロ
ール部間からのバスアクセスを調停するためのバスアク
セス調停手段を設けたので、各プロセッサごとの単独シ
ミュレーションを可能にするとともに、各プロセッサ相
互の関連動作のシミュレーションを可能にする効果があ
る。
【0039】また、請求項2の発明によれば、各シミュ
レータにより使用される共有メモリのデータの蓄積、あ
るいは該共有メモリの動作を模擬する共有空間模擬手段
と、前記各シミュレータ内の共有空間コントロール部か
ら前記共有空間模擬手段へのアクセスを調停できるので
、各プロセッサごとの単独シミュレーションも可能にす
るとともに、各プロセッサ相互の共有空間のやり取りの
シミュレーションを可能にする効果がある。
【図面の簡単な説明】
【図1】請求項1の発明の一実施例によるコンピュータ
ソフトウェア開発装置の構成を示すブロック図である。
【図2】請求項1の発明の他の実施例によるコンピュー
タソフトウェア開発装置の構成を示すブロック図である
【図3】請求項1の発明の一実施例及び他の実施例によ
るコンピュータソフトウェア開発装置のシミュレータ起
動を説明するフローチャートである。
【図4】請求項1の発明の一実施例によるコンピュータ
ソフトウェア開発装置のデータ書込み動作を説明するフ
ローチャートである。
【図5】請求項1の発明の一実施例によるコンピュータ
ソフトウェア開発装置のデータ読込み動作を説明するフ
ローチャートである。
【図6】請求項1の発明の他の実施例によるコンピュー
タソフトウェア開発装置のバスアクセス動作を説明する
フローチャートである。
【図7】請求項1の発明の他の実施例によるバス動作模
擬プロセスのバスデータ受取り動作を説明するフローチ
ャートである。
【図8】請求項2の発明の一実施例によるコンピュータ
ソフトウェア開発装置の構成を示すブロック図である。
【図9】請求項2の発明の一実施例における共有空間定
義ファイルのデータフォーマットを示す図である。
【図10】請求項2の発明の他の実施例におけるコンピ
ュータソフトウェア開発装置の構成を示すブロック図で
ある。
【図11】請求項2の発明の一実施例及び他の実施例に
よるコンピュータソフトウェア開発装置のシミュレータ
起動を説明するフローチャートである。
【図12】請求項2の発明の一実施例によるコンピュー
タソフトウェア開発装置のアクセス動作を説明するフロ
ーチャートである。
【図13】請求項2の発明の他の実施例によるコンピュ
ータソフトウェア開発装置のアクセス動作を説明するフ
ローチャートである。
【図14】請求項2の発明の他の実施例における共有空
間模擬プロセスの動作を説明するフローチャートである
【図15】マルチプロセッサ構成の一般的なシステム構
成を示すブロック図である。
【図16】従来のコンピュータソフトウェア開発装置の
構成を示すブロック図である。
【符号の説明】
9a〜9c  第1〜第nのシミュレータ10a〜10
c  第1〜第nのバスアクセスコントロール部 11  バスアクセス調停手段 12  バス定義ファイル 13  バス動作模擬プロセス 14a〜14c  共有空間コントロール部15  共
有空間定義ファイル 16  排他制御手段 20  共有空間模擬プロセス

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  複数のCPUを接続しているバスとの
    やり取りを模擬するバスアクセスコントロール部を有し
    、該CPUの動作を模擬する複数のシミュレータと、前
    記各シミュレータのバスとして定義して該各シミュレー
    タ内のバスアクセスコントロール部間で転送されるデー
    タを一旦蓄積するか、あるいは前記バスでのデータ転送
    動作を模擬するバス模擬手段と、前記各シミュレーショ
    ン内のバスアクセスコントロール部から前記バス模擬手
    段に対して行われるバスアクセスを調停するためのバス
    アクセス調停手段を備えたコンピュータソフトウェア開
    発装置。
  2. 【請求項2】  複数のCPUで使用できる共有メモリ
    とのやり取りを模擬する共有空間コントロール部を有し
    、該CPUの動作を模擬する複数のシミュレータと、前
    記各シミュレータの共有空間として定義して該各シミュ
    レータにより使用される共有メモリのデータを一旦蓄積
    するか、あるいは該共有メモリの動作を模擬する共有空
    間模擬手段と、前記各シミュレータ内の共有空間コント
    ロール部から前記共有空間模擬手段へのアクセスを調停
    する排他制御手段を備えたコンピュータソフトウェア開
    発装置。
JP3040503A 1991-02-13 1991-02-13 コンピュータソフトウェア開発装置 Pending JPH04257933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3040503A JPH04257933A (ja) 1991-02-13 1991-02-13 コンピュータソフトウェア開発装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3040503A JPH04257933A (ja) 1991-02-13 1991-02-13 コンピュータソフトウェア開発装置

Publications (1)

Publication Number Publication Date
JPH04257933A true JPH04257933A (ja) 1992-09-14

Family

ID=12582359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040503A Pending JPH04257933A (ja) 1991-02-13 1991-02-13 コンピュータソフトウェア開発装置

Country Status (1)

Country Link
JP (1) JPH04257933A (ja)

Similar Documents

Publication Publication Date Title
US6003112A (en) Memory controller and method for clearing or copying memory utilizing register files to store address information
CA1300279C (en) Central processor unit for digital data processing system including cache management mechanism
US6222846B1 (en) Method and system for employing a non-masking interrupt as an input-output processor interrupt
CN113272789B (zh) 由输入输出存储器管理单元进行的域标识符和装置标识符转译
CN118132195A (zh) 基于gem5的CXL内存池化系统模拟方法及装置
CN117971713B (zh) 访存系统、方法、第一图形处理器、电子设备
JPS60124754A (ja) バッファ記憶制御装置
JP3066753B2 (ja) 記憶制御装置
US4924383A (en) Method and apparatus for measuring performance of a multiprocessor
JPH04257933A (ja) コンピュータソフトウェア開発装置
US20050071145A1 (en) Simulation apparatus, simulation program, and recording medium
US5408612A (en) Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register
JPH0535534A (ja) シミユレーシヨンシステム
TW201814540A (zh) 提供資料存取的原子集的裝置及方法
JPH0544238B2 (ja)
JPH03656B2 (ja)
TW514777B (en) Method and device for the treatment of data in a memory
JPH1185673A (ja) 共有バスの制御方法とその装置
US20060036424A1 (en) Method and apparatus for verifying resources shared by multiple processors
JPH01169564A (ja) プロセッサ間同期方式
JP4286201B2 (ja) テストベンチシステム及びプログラム
JP2994917B2 (ja) 記憶システム
JPH01184554A (ja) データアクセス方式
CN119883120A (zh) 数据的迁移方法、装置、芯片、设备、介质及产品
TW202607573A (zh) 用於控制資料之存放的技術