JPH04258004A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、増幅回路に関し、特に
、バイアスレベルが自動的に設定されるソースフォロワ
型増幅回路の回路構成に関する。

【０００２】

【従来の技術】従来のこの種の増幅回路の一例の等価回
路図を図４に示す。この増幅回路は、ＮチャンネルＭＯ
ＳトランジスタＮ，抵抗Ｒ１　，抵抗Ｒ２　，反転増幅
器１および定電圧源２とからなる。

【０００３】ＮチャンネルＭＯＳトランジスタＮは、ド
レインが電源端子に接続されソースが抵抗Ｒ１　を介し
て接地されている。そしてゲートには定電圧源２から抵
抗Ｒ２　を介して一定のバイアス電位ＶＧ　が与えられ
ている。

【０００４】実際には、ゲートのバイアス電位ＶＧ　は
電源電位で代用されたり、ＮチャンネルＭＯＳトランジ
スタＮがディプレッション型のものである場合には、こ
のＭＯＳトランジスタのゲートがソースに接続されたり
している。

【０００５】上述の増幅回路では、ＮチャンネルＭＯＳ
トランジスタＮのゲートが入力となり、ソースが出力と
なる。反転増幅器１は波形整形のためのものである。

【０００６】このような増幅回路は、一般によく識られ
ているように電圧利得が１以下であり、出力インピーダ
ンスが比較的低いという特徴を持っている。

【０００７】

【発明が解決しようとする課題】ところで、上述した従
来の増幅回路を動作させるためには、出力の電位が次の
条件を満たす点にＮチャンネルＭＯＳトランジスタＮの
ゲートをバイアスする必要がある。 ０＜Ｒ１　・ＩＮ　＜ＶＤＤ−ＶＴＮ　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　（１）Ｒ１　・ＩＮ　≒ＶＴＩ　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　（２）但
し、ＩＮ　は、ゲートバイアス電位がＶＧ　の時にＮチ
ャンネルＭＯＳトランジスタＮに流れる電流であり、Ｖ
ＴＮは、このＭＯＳトランジスタのしきい値電圧である
。 又、ＶＴＩは反転増幅器１の論理しきい値である。

【０００８】ここで、電源電圧ＶＤＤおよびゲートバイ
アス電位ＶＧ　が高くなった場合を考えると、ＭＯＳト
ランジスタを流れる電流が（ＶＧ　−ＶＴＮ）の２乗に
比例して増加するため、（１）式の中央の項の値が大き
くなり、この不等式を満足できなくなる。

【０００９】一方、反転増幅器１の論理しきい値ＶＴＩ
についていえば、ＣＭＯＳ構成の反転増幅器の論理しき
い値は電源電圧の変化に比例するため、（２）式を満た
すこともできなくなる。

【００１０】逆に電源電圧およびゲートバイアス電位Ｖ
Ｇ　が低くなると、（１）式の右辺の項が左辺にくらべ
て早く０に近ずくため、やはり（１）式を満足すること
ができなくなる。又、上述したと同様の理由により、（
２）式も満足することができなくなる。

【００１１】以上のように、従来の増幅回路には、電源
電圧およびゲートバイアス電位の広い範囲に亘っての動
作に問題があった。

【００１２】

【課題を解決するための手段】本発明の増幅回路では、
電源電圧およびゲートバイアス電位の変動を吸収するた
めに自己バイアス型のバイアス電圧発生回路を設けてあ
る。

【００１３】そして本発明の増幅回路は、電源端子と接
地端子との間に直列に接続されたＭＯＳ電界効果トラン
ジスタと負荷素子とからなり、前記電界効果ＭＯＳトラ
ンジスタのゲートには、このＭＯＳ電界効果トランジス
タと前記負荷素子との接続点における信号およびこの信
号と同等な信号のいずれか一方の信号の反転信号が抵抗
素子を介して入力されることを特徴とする。

【００１４】

【実施例】次に、本発明の最適な実施例について図面を
参照して説明する。図１は、本発明の第１の実施例の回
路図である。

【００１５】本実施例では、ＮチャンネルＭＯＳトラジ
スタＭ１　およびＭ２　が電源・接地間に直列に接続さ
れており、これらと相似の特性を持つＮチャンネルＭＯ
ＳトランジスタＭ３　およびＭ４　が、同様に電源・接
地間に直列につながっている。

【００１６】接地側のＮチャンネルＭＯＳトランジスタ
Ｍ２　およびＭ４　は、各々のゲートが共通に接続され
、更にＮチャンネルＭＯＳトランジスタＭ４　のドレイ
ンに接続されている。

【００１７】そして、このＮチャンネルＭＯＳトランジ
スタＭ４　のドレインの電位が反転増幅器３で反転され
てＮチャンネルＭＯＳトランジスタＭ３　のゲートに供
給されている。この反転レベルの電位は又、バイアス抵
抗Ｒ３　を介してＮチャンネルＭＯＳトランジスタＭ１
　のゲートにも供給されている。

【００１８】本実施例の増幅回路では、ＮチャンネルＭ
ＯＳトランジスタＭ１　のゲートが入力となり、このＭ
ＯＳトランジスタのソース側が出力となっている。反転
増幅器１は波形整形のためのものである。

【００１９】以下に本実施例の回路動作について述べる
。

【００２０】図１において、ＮチャンネルＭＯＳトラン
ジスタＭ３　およびＭ４　並びに反転増幅器３で構成さ
れる回路は、自己バイアス型のバイアス電圧発生回路で
ある。

【００２１】先ず、反転増幅器３の入力の電位をＶｉｎ
、出力電位をＶｏｕｔ　、ＮチャンネルＭＯＳトランジ
スタＭ３　のしきい値電圧をＶＴＭ３　とすると、Ｎチ
ャンネルＭＯＳトランジスタＭ１およびＭ３　はＶｉｎ
＝Ｖｏｕｔ　−ＶＴＭ３となるようにバイアスされる。

【００２２】この状態は、図２に示すように、常に反転
増幅器３のゲインのある所にバイアスされている状態で
あるために、この反転増幅器３と同じ入出力特性を持つ
反転増幅器１を波形整形用に使えば、入力の信号は確実
に論理回路用のクロック信号に変換される。

【００２３】尚、電源電圧が低くなると反転増幅器３が
充分なゲインを稼ぐことができなくなるが、バイアス電
圧発生回路としては直流ゲインが１以上あれば問題ない
。

【００２４】この時には、波形整形用には差動増幅器を
用い、ＮチャンネルＭＯＳトランジスタＭ２　およびＭ
４　のドレイン側をそれぞれの差動入力にする。

【００２５】次に、本発明の第２の実施例について説明
する。

【００２６】図３は本発明の第２の実施例の回路図であ
る。本実施例では、ゲートが接地されたディプレッショ
ン型ＮチャンネルＭＯＳトランジスタＭ５　が接地側に
配置され、ＮチャンネルＭＯＳトランジスタＭ１　が電
源側に配置され、これらのＭＯＳトランジスタが直列に
接続されている。

【００２７】本実施例では、上記の２つのＭＯＳトラン
ジスタの接続点が出力であり、この出力の電位が反転増
幅器３で反転され、バイアス抵抗Ｒ３　を介してＮチャ
ンネルＭＯＳトランジスタＭ１　のゲートをバイアスし
ている。そして、このＮチャンネルＭＯＳトランジタＭ
１　のゲートがこの増幅回路の入力となっている。

【００２８】尚、この増幅回路の出力に接続された反転
増幅器１は波形整形のためのものである。

【００２９】本実施例は、第１の実施例と同様に出力の
反転レベルを作り、これによってバイアス電位を得てい
る。従って、第１の実施例と同様の回路動作をする。

【００３０】本実施例が図１に示す第１の実施例と異な
る点は、出力の負荷にある。第１の実施例では出力の負
荷が電流ミラー回路で作られた電流源であって、このた
めに３つのＭＯＳトランジスタが必要であったのに対し
て、本実施例ではディプレッション型ＭＯＳトランジス
タＭ５　１個に簡略化されている。

【００３１】上記以外にも、このディプレッション型Ｍ
ＯＳトランジスタの代りに抵抗素子を使用することもで
きる。

【００３２】又、バイアス抵抗Ｒ３　をＭＯＳトランジ
スタで構成することも可能である。

【００３３】

【発明の効果】以上説明したように、本発明は、増幅回
路を構成するＭＯＳトランジスタのゲートを自己バイア
ス回路で発生されたバイアス電位で駆動することにより
、この増幅回路を電源電圧およびゲート電位の広い範囲
に亘って安定して動作させることができるという効果を
有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路図である。

【図２】本発明の第１実施例における反転増幅器の入出
力特性を示す図である。

【図３】本発明の第２の実施例の回路図である。

【図４】従来の増幅回路の回路図である。

【符号の説明】

１　　　　反転増幅器 ２　　　　定電圧源 ３　　　　反転増幅器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　電源端子と接地端子との間に直列に接
   続されたＭＯＳ電界効果トランジスタと負荷素子とから
   なり、前記ＭＯＳ電界効果トランジスタのゲートには、
   このＭＯＳ電界効果トランジスタと前記負荷素子との接
   続点における信号およびこの信号と同等な信号のいずれ
   か一方の信号の反転信号が抵抗素子を介して入力される
   ことを特徴とする増幅回路。