JPH04258069A - ディジタル多重化装置 - Google Patents
ディジタル多重化装置Info
- Publication number
- JPH04258069A JPH04258069A JP3038864A JP3886491A JPH04258069A JP H04258069 A JPH04258069 A JP H04258069A JP 3038864 A JP3038864 A JP 3038864A JP 3886491 A JP3886491 A JP 3886491A JP H04258069 A JPH04258069 A JP H04258069A
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplexed
- multiplexing
- transmission
- flag pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、複数チャネルの送信
データを時分割多重して生成した多重化データにより各
チャネルごとのデータ送受信を行うディジタル多重化装
置に関するものである。
データを時分割多重して生成した多重化データにより各
チャネルごとのデータ送受信を行うディジタル多重化装
置に関するものである。
【０００２】
【従来の技術】図４は従来のディジタル多重化装置の構
成を示すブロック図であり、図において、１ａ〜１ｃは
それぞれ送信側におけるデータ送信用の送信チャネル、
２は前記各送信チャネル１ａ〜１ｃの送信データを時分
割多重するとともに、多重化フラグパターンの付加され
た多重化データを出力する多重化データを出力する多重
化回路、１０は前記時分割多重されたデータにフレーム
同期用の多重化フラグパターンを付加する多重化フラグ
パターン付加回路、３は前記多重化回路２から出力され
た多重化データを各受信チャネル５ａ〜５ｃに多重分離
する多重分離回路、４は前記多重化データの多重化フラ
グパターンを検出する多重化フラグパターン検出回路、
５ａ〜５ｃはそれぞれ受信側におけるデータ受信用の受
信チャネルである。
成を示すブロック図であり、図において、１ａ〜１ｃは
それぞれ送信側におけるデータ送信用の送信チャネル、
２は前記各送信チャネル１ａ〜１ｃの送信データを時分
割多重するとともに、多重化フラグパターンの付加され
た多重化データを出力する多重化データを出力する多重
化回路、１０は前記時分割多重されたデータにフレーム
同期用の多重化フラグパターンを付加する多重化フラグ
パターン付加回路、３は前記多重化回路２から出力され
た多重化データを各受信チャネル５ａ〜５ｃに多重分離
する多重分離回路、４は前記多重化データの多重化フラ
グパターンを検出する多重化フラグパターン検出回路、
５ａ〜５ｃはそれぞれ受信側におけるデータ受信用の受
信チャネルである。
【０００３】また、各チャネル１ａ〜１ｃ、５ａ〜５ｃ
の送受信データは例えば図５に示すようにＨＤＬＣデー
タであり、フラグパターン１１、アドレスビットパター
ン１２、制御ビットパターン１３、及び情報ビットパタ
ーン１４から構成されている。
の送受信データは例えば図５に示すようにＨＤＬＣデー
タであり、フラグパターン１１、アドレスビットパター
ン１２、制御ビットパターン１３、及び情報ビットパタ
ーン１４から構成されている。
【０００４】また、図６は前記多重化回路２から出力さ
れる多重化データの構成を示すデータフォーマットであ
り、前記各送信データ（ＨＤＬＣデータ）のすべてのビ
ットを時分割多重したデータ部分１６に多重化フラグパ
ターン付加回路１０により新たな多重化フラグパターン
１５が付加されて構成されている。
れる多重化データの構成を示すデータフォーマットであ
り、前記各送信データ（ＨＤＬＣデータ）のすべてのビ
ットを時分割多重したデータ部分１６に多重化フラグパ
ターン付加回路１０により新たな多重化フラグパターン
１５が付加されて構成されている。
【０００５】次に動作について図４内至図７を用いて説
明する。送信側の各送信チャネル１ａ〜１ｃから入力さ
れた送信データ（図５）は、多重化回路２において、図
７に示すようにビットごとの時分割多重され、さらに、
多重化フラグパターン付加回路１０により新たな多重化
フラグパターン１５を付加された多重化データ（図６）
を生成して出力される。
明する。送信側の各送信チャネル１ａ〜１ｃから入力さ
れた送信データ（図５）は、多重化回路２において、図
７に示すようにビットごとの時分割多重され、さらに、
多重化フラグパターン付加回路１０により新たな多重化
フラグパターン１５を付加された多重化データ（図６）
を生成して出力される。
【０００６】一方、受信側では多重化フラグパターン検
出回路４により多重化フラグパターン１５を検出し、フ
レーム同期をるとともに多重分離回路３において各受信
チャネル５ａ〜５ｃごとに多重分離を行う。
出回路４により多重化フラグパターン１５を検出し、フ
レーム同期をるとともに多重分離回路３において各受信
チャネル５ａ〜５ｃごとに多重分離を行う。
【０００７】以上の動作により、送信側と受信側で各チ
ャネルごとのデータ伝送が可能となる。
ャネルごとのデータ伝送が可能となる。
【０００８】
【発明が解決しようとする課題】従来のディジタル多重
化装置は以上のように構成されているので、送信される
多重化データのフレーム同期をとるための多重化フラグ
パターンを付加する多重化フラグパターン付加回路が必
要となり、また、この多重化フラグパターンはデータ部
分とともに時分割多重される各チャネルの送信データの
フラグパターンとは別に新たに付加されるため、該多重
化データ中の有効データが少なくなり、伝送効率を低下
させるなどの課題があった。
化装置は以上のように構成されているので、送信される
多重化データのフレーム同期をとるための多重化フラグ
パターンを付加する多重化フラグパターン付加回路が必
要となり、また、この多重化フラグパターンはデータ部
分とともに時分割多重される各チャネルの送信データの
フラグパターンとは別に新たに付加されるため、該多重
化データ中の有効データが少なくなり、伝送効率を低下
させるなどの課題があった。
【０００９】なお、類似する先行技術としては、例えば
特開昭６３−８７０４１号公報、特開平１−１５７１３
８号公報などがある。
特開昭６３−８７０４１号公報、特開平１−１５７１３
８号公報などがある。
【００１０】この発明は上記のような課題を解消するた
めになされたもので、多重化フラグパターン付加回路を
必要とせず、かつ伝送効率を向上させるディジタル多重
化装置を得ることを目的とする。
めになされたもので、多重化フラグパターン付加回路を
必要とせず、かつ伝送効率を向上させるディジタル多重
化装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るディジタ
ル多重化装置は、複数チャネルの送信データを時分割多
重して生成する多重化データのフレーム同期用の多重化
フラグパターンとして、該送信データのフラグパターン
のうちいずれか１つを用いるか、あるいは各送信データ
のフラグパターンを時分割多重したパターンを用いるよ
うにしたものである。
ル多重化装置は、複数チャネルの送信データを時分割多
重して生成する多重化データのフレーム同期用の多重化
フラグパターンとして、該送信データのフラグパターン
のうちいずれか１つを用いるか、あるいは各送信データ
のフラグパターンを時分割多重したパターンを用いるよ
うにしたものである。
【００１２】
【作用】この発明におけるディジタル多重化装置は、フ
レーム同期用の多重化フラグパターンを各チャネルの送
信データのフラグパターンから生成するようにしたので
、多重化フラグパターン付加回路を必要とせず、送信す
る多重化データ中に余分な各送信データのフラグパター
ンが無くなるのでデータ送信時における伝送効率が向上
する。
レーム同期用の多重化フラグパターンを各チャネルの送
信データのフラグパターンから生成するようにしたので
、多重化フラグパターン付加回路を必要とせず、送信す
る多重化データ中に余分な各送信データのフラグパター
ンが無くなるのでデータ送信時における伝送効率が向上
する。
【００１３】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるディジタル多重
化装置の構成を示すブロック図であり、従来のディジタ
ル多重化装置（図４）と同一又は相当部分には同一符号
を付して説明を省略する。
する。図１はこの発明の一実施例によるディジタル多重
化装置の構成を示すブロック図であり、従来のディジタ
ル多重化装置（図４）と同一又は相当部分には同一符号
を付して説明を省略する。
【００１４】図において、２ａは送信チャネル１ａ〜１
ｃの各送信データのデータ部分を時分割多重するととも
に、該送信データのフラグパターンにより多重化フラグ
パターンを生成し、多重化データを出力する多重化回路
である。
ｃの各送信データのデータ部分を時分割多重するととも
に、該送信データのフラグパターンにより多重化フラグ
パターンを生成し、多重化データを出力する多重化回路
である。
【００１５】また、図２は前記各送信データの構成を示
すフレームフォーマットであり（図５と同じＨＤＬＣデ
ータ）、６ａ〜６ｃは送信チャネル１ａ〜１ｃから送出
されるＨＤＬＣデータ部（図５の図番で１２，１３，１
４に相当）、７ａ〜７ｃは該送信データのＨＤＬＣフラ
グパターン（図５の図番で１１に相当）、８１は多重化
データのフレーム（以下、多重化フレームという）、９
はこの多重化フレーム８内にあるフレーム同期用の多重
化フラグパターンである。
すフレームフォーマットであり（図５と同じＨＤＬＣデ
ータ）、６ａ〜６ｃは送信チャネル１ａ〜１ｃから送出
されるＨＤＬＣデータ部（図５の図番で１２，１３，１
４に相当）、７ａ〜７ｃは該送信データのＨＤＬＣフラ
グパターン（図５の図番で１１に相当）、８１は多重化
データのフレーム（以下、多重化フレームという）、９
はこの多重化フレーム８内にあるフレーム同期用の多重
化フラグパターンである。
【００１６】次に動作について図１及び図２を用いて説
明する。送信側の各チャネル１ａ〜１ｃより入力された
送信データ（図５と同様）のＨＤＬＣデータ部６ａ〜６
ｃは多重化回路２ａにおいてビットごとに時分割多重さ
れる。この時、該多重化回路２ａでは各送信データのフ
ラグパターン７ａ〜７ｃについてもビットごとに時分割
多重する。このようにして生成したＨＤＬＣフラグパタ
ーンを多重化フレーム８の多重化フラグパターン９とし
て出力する。
明する。送信側の各チャネル１ａ〜１ｃより入力された
送信データ（図５と同様）のＨＤＬＣデータ部６ａ〜６
ｃは多重化回路２ａにおいてビットごとに時分割多重さ
れる。この時、該多重化回路２ａでは各送信データのフ
ラグパターン７ａ〜７ｃについてもビットごとに時分割
多重する。このようにして生成したＨＤＬＣフラグパタ
ーンを多重化フレーム８の多重化フラグパターン９とし
て出力する。
【００１７】一方、受信側では多重化フラグパターン検
出回路４により多重化フラグパターン９を検出し、フレ
ーム同期をとるとともに、多重分離回路３において各受
信チャネル５ａ〜５ｃごとに多重分離を行う。
出回路４により多重化フラグパターン９を検出し、フレ
ーム同期をとるとともに、多重分離回路３において各受
信チャネル５ａ〜５ｃごとに多重分離を行う。
【００１８】以上の動作により、送信側と受信側で各チ
ャネルごとのデータ伝送が可能となる。
ャネルごとのデータ伝送が可能となる。
【００１９】なお、上記実施例では各送信チャネル１ａ
〜１ｃから送出される送信データのフラグパターン７ａ
〜７ｃを時分割多重して多重化フラグパターン９を生成
したが、図３に示すように、該送信データのフラグパタ
ーン７ａ〜７ｃのうち、いずれか１つを多重化フラグパ
ターン９とし、データ部分６ａ〜６ｃのみを多重化して
もよい。
〜１ｃから送出される送信データのフラグパターン７ａ
〜７ｃを時分割多重して多重化フラグパターン９を生成
したが、図３に示すように、該送信データのフラグパタ
ーン７ａ〜７ｃのうち、いずれか１つを多重化フラグパ
ターン９とし、データ部分６ａ〜６ｃのみを多重化して
もよい。
【００２０】これにより、多重化フラグパターン９に使
用されないフラグパターンは時分割多重する必要がなく
なり、その分、多重化フレーム８中の有効データを増や
すことが可能となり、より伝送効率を向上させることが
できる。
用されないフラグパターンは時分割多重する必要がなく
なり、その分、多重化フレーム８中の有効データを増や
すことが可能となり、より伝送効率を向上させることが
できる。
【００２１】
【発明の効果】以上のようにこの発明によれば、複数チ
ャネルの送信データを時分割多重して生成する多重化デ
ータのフレーム同期用の多重化フラグパターンとして、
該送信データのフラグパターンのうちいずれか１つを用
いるか、あるいは各送信データのフラグパターンを時分
割多重したパターンを用いるようにしたので、多重化フ
ラグパターン付加回路を必要とせず、送信する多重化デ
ータ中に各送信データの不要なフラグパターンが無くな
るので、データ送信時における伝送効率を向上させる効
果がある。
ャネルの送信データを時分割多重して生成する多重化デ
ータのフレーム同期用の多重化フラグパターンとして、
該送信データのフラグパターンのうちいずれか１つを用
いるか、あるいは各送信データのフラグパターンを時分
割多重したパターンを用いるようにしたので、多重化フ
ラグパターン付加回路を必要とせず、送信する多重化デ
ータ中に各送信データの不要なフラグパターンが無くな
るので、データ送信時における伝送効率を向上させる効
果がある。
【図１】この発明の一実施例によるディジタル多重化装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】この発明の一実施例によるディジタル多重化装
置の動作を説明する図である。
置の動作を説明する図である。
【図３】この発明の他の実施例によるディジタル多重化
装置の動作を説明する図である。
装置の動作を説明する図である。
【図４】従来のディジタル多重化装置の構成を示すブロ
ック図である。
ック図である。
【図５】送信データとしてのＨＤＬＣデータのフレーム
フォーマット。
フォーマット。
【図６】従来の多重化データのフレームフォーマット。
【図７】従来のディジタル多重化装置の動作を説明する
図である。
図である。
１ａ〜１ｃ 送信チャネル
２ａ 多重化回路
３ 多重分離回路
４ 多重化フラグパターン検出回路５ａ〜５ｃ
受信チャネル ６ａ〜６ｃ ＨＤＬＣデータ部 ７ａ〜７ｃ ＨＤＬＣフラグパターン８ 多重
化フレーム ９ 多重化フラグパターン
受信チャネル ６ａ〜６ｃ ＨＤＬＣデータ部 ７ａ〜７ｃ ＨＤＬＣフラグパターン８ 多重
化フレーム ９ 多重化フラグパターン
Claims (1)
- 【請求項１】 複数チャネルでの送信データを時分割多
重し、フレーム同期用の多重化フラグパターンを付加し
て生成した多重化データにより、各チャネルごとのデー
タ送受信を行うディジタル多重化装置において、前記各
送信データのデータ部分を時分割多重し、前記付加する
多重化フラグパターンとして、各送信データにフラグパ
ターンのうちいずれか１つを用いるか、あるいは各送信
データのフラグパターンを時分割多重したパターンを用
いて多重化データを生成することを特徴とするディジタ
ル多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038864A JPH04258069A (ja) | 1991-02-12 | 1991-02-12 | ディジタル多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038864A JPH04258069A (ja) | 1991-02-12 | 1991-02-12 | ディジタル多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258069A true JPH04258069A (ja) | 1992-09-14 |
Family
ID=12537073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038864A Pending JPH04258069A (ja) | 1991-02-12 | 1991-02-12 | ディジタル多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258069A (ja) |
-
1991
- 1991-02-12 JP JP3038864A patent/JPH04258069A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550831A (en) | TDMA satellite communication system for transmitting serial subsignal data | |
| JPS6410973B2 (ja) | ||
| CA1281144C (en) | Multiplexing apparatus having bsi-code processing and bit interleave functions | |
| JPH04258069A (ja) | ディジタル多重化装置 | |
| EP0949778A2 (en) | Dummy bit elimination device and coding apparatus for FEC code word | |
| JPS61239736A (ja) | ビツトスチ−ル方式 | |
| KR0171279B1 (ko) | 고속 데이터 전송장치의 오류 정정 방법 | |
| JP2006270888A (ja) | 伝送装置 | |
| JP3025968B2 (ja) | セル多重伝送方式 | |
| JPH0461528A (ja) | 時分割多重分離装置 | |
| KR100237456B1 (ko) | 다중화를 위한 프레임 구조 | |
| JP2541121B2 (ja) | Ｄｓ３フレ―ム送受信装置 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| KR200293249Y1 (ko) | 전송시스템의 마이크로프로세서 제어신호 처리장치 | |
| JPH0244423B2 (ja) | ||
| JPH05218996A (ja) | 多重化装置 | |
| KR970006787B1 (ko) | 데이타 다중화 장치 | |
| JP2917297B2 (ja) | マルチフレーム同期回路 | |
| JPH02117229A (ja) | データ伝送方式 | |
| KR20010004437A (ko) | 다중화장치에서 클럭변경시 리셋회로 | |
| JPS6316735A (ja) | パケツト多重アクセス通信方式 | |
| JPS6360637A (ja) | 多重分離方式 | |
| JPH02134938A (ja) | データ多重・分離方式 | |
| JPH0220141A (ja) | 音声・データ伝送方式 | |
| JPS60239142A (ja) | 多重化装置 |