JPH0425889A - Image display circuit - Google Patents
Image display circuitInfo
- Publication number
- JPH0425889A JPH0425889A JP2130664A JP13066490A JPH0425889A JP H0425889 A JPH0425889 A JP H0425889A JP 2130664 A JP2130664 A JP 2130664A JP 13066490 A JP13066490 A JP 13066490A JP H0425889 A JPH0425889 A JP H0425889A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image display
- image
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像表示を行なうシステムのコントロール機
能に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a control function of a system for displaying images.
従来の技術
従来の画像表示回路を第3図に示す。第3図において、
1は画像表示回路、2は画像表示信号発生回路、3は水
平同期信号、4は垂直同期信号、5は画像出力信号であ
る。従来の画像表示回路は、画像表示のために画像表示
信号発生回路2から出力された画像信号5を垂直同期信
号4.水平同期信号3に同期して画像信号出力端子6よ
り出力する。2. Description of the Related Art A conventional image display circuit is shown in FIG. In Figure 3,
1 is an image display circuit, 2 is an image display signal generation circuit, 3 is a horizontal synchronization signal, 4 is a vertical synchronization signal, and 5 is an image output signal. A conventional image display circuit converts an image signal 5 outputted from an image display signal generation circuit 2 into a vertical synchronization signal 4 for image display. The image signal is output from the image signal output terminal 6 in synchronization with the horizontal synchronizing signal 3.
発明が解決しようとする課題
画像表示回路の全ての出力端子が表示を行なうシステム
の制御に完全に割り当てられた場合、さらに画像表示シ
ステムのコントロールの必要性か現われると出力端子の
増設で対応しなければならず、コストや設計工数の増大
といった課題かある。Problem to be Solved by the Invention When all the output terminals of an image display circuit are completely assigned to control the system that performs display, when the need for further control of the image display system arises, it must be dealt with by adding more output terminals. However, there are also issues such as increased costs and design man-hours.
課題を解決するための手段
本発明は画像表示信号を出力する出力端子に垂直同期期
間中に画像表示信号以外の信号を出力する機能をもつこ
とにより前記課題を解決するものである。Means for Solving the Problems The present invention solves the problems described above by providing an output terminal for outputting an image display signal with a function of outputting a signal other than the image display signal during the vertical synchronization period.
作用
本発明によると、画像表示信号を出力する出力端子に垂
直同期期間中に画像表示信号以外の信号を出力する機能
を有することにより、画像表示回路に出力機能を追加す
ることなく画像表示を行なうシステムのコントロールを
する手段を得ることができる。According to the present invention, the output terminal that outputs the image display signal has a function of outputting a signal other than the image display signal during the vertical synchronization period, so that image display can be performed without adding an output function to the image display circuit. You can get the means to control the system.
実施例
以下に、本発明の一実施例である画像表示を行なうシス
テムのコントロール機能をもつ機構としテマイクロコン
ピュータを用いた画像表示回路について図面を参照しな
がら説明する。EXAMPLE Below, an image display circuit using a microcomputer as a mechanism having a control function of a system for displaying images, which is an example of the present invention, will be described with reference to the drawings.
第1図は画像表示回路のブロック図である。第2図はタ
イムチャートを示している。第1図において、1は画像
表示回路、2はマイクロコンビ二一夕、3は画像表示信
号発生回路、4は第1のNAND回路、5は第2のNA
ND回路、6は水平同期信号、7は垂直同期信号、8は
画像表示システムのコントロール出力信号、9はTu像
m号(ただし、この場合、反転された画像信号で、以下
、負の画像信号と称す)、10は画像出力信号、11は
画像出力端子である。FIG. 1 is a block diagram of an image display circuit. FIG. 2 shows a time chart. In FIG. 1, 1 is an image display circuit, 2 is a microcombiner, 3 is an image display signal generation circuit, 4 is a first NAND circuit, and 5 is a second NA
ND circuit, 6 is a horizontal synchronization signal, 7 is a vertical synchronization signal, 8 is a control output signal of the image display system, 9 is a Tu image m number (however, in this case, it is an inverted image signal, and hereinafter, it will be referred to as a negative image signal) ), 10 is an image output signal, and 11 is an image output terminal.
垂直同期期間中にマイクロコンピュータ2より出力され
た画像表示システムのコントロール出力信号8が第1の
NAND回路4に入力されると第1のNAND回路4の
出力端子には、入力と反対極性の画像表示システムのコ
ントロール出力信号が出力される。一方、垂直同期期間
及び水平同期期間中には、画像表示信号発生回路3は負
の画像信号9を出力しないので第2のNAND回路へは
“H”レベル信号が入力されている。従って、第2のN
AND回路の出力、即ち画像出力端子には、マイクロコ
ンピュータ2より出力された画像表示システムのコント
ロール出力信号が出力される。When the control output signal 8 of the image display system output from the microcomputer 2 during the vertical synchronization period is input to the first NAND circuit 4, the output terminal of the first NAND circuit 4 receives an image having the opposite polarity to the input. A control output signal of the display system is output. On the other hand, during the vertical synchronization period and the horizontal synchronization period, the image display signal generation circuit 3 does not output the negative image signal 9, so an "H" level signal is input to the second NAND circuit. Therefore, the second N
A control output signal of the image display system outputted from the microcomputer 2 is outputted to the output of the AND circuit, that is, the image output terminal.
垂直同期期間外及び水平同期期間外には、第1のNAN
D回路に“L”レベルの垂直同期信号が入力されること
より第1のNAND回路の出力は常に“H”レベルの信
号が出力され、これが第2のNAND回路へ入力されて
いる。一方、画像表示信号発生回路3から出力された負
の画像信号9は、第2のNAND回路5に入力され、画
像出力端子には負の画像信号の反対極性の信号が出力さ
れる。Outside the vertical synchronization period and outside the horizontal synchronization period, the first NAN
Since the "L" level vertical synchronizing signal is input to the D circuit, the first NAND circuit always outputs an "H" level signal, which is input to the second NAND circuit. On the other hand, the negative image signal 9 output from the image display signal generation circuit 3 is input to the second NAND circuit 5, and a signal having the opposite polarity to the negative image signal is output to the image output terminal.
第2図に、そのタイムチャートを示す。(atは垂直同
期信号、(blは水平同期信号、fc)は画像信号、(
d)は画像表示システムのコントロール出力信号、te
lは画像出力信号である。FIG. 2 shows the time chart. (at is the vertical synchronization signal, (bl is the horizontal synchronization signal, fc) is the image signal, (
d) is the control output signal of the image display system, te
l is an image output signal.
垂直同期期間中+a+はマイクロコンピュータ2より出
力された画像表示システムのコントロール出力信号id
)が画像出力端子の出力信号telとなり、垂直同期期
間外(al及び水平同期期間外(blは、画像表示信号
発生回路3より出力された負の画像信号(C)が画像出
力端子の出力信号fe)となる。During the vertical synchronization period, +a+ is the control output signal ID of the image display system output from the microcomputer 2.
) is the output signal tel of the image output terminal, outside the vertical synchronization period (al) and outside the horizontal synchronization period (bl is the negative image signal (C) output from the image display signal generation circuit 3 is the output signal of the image output terminal. fe).
発明の効果
本発明により、画像表示信号を出力する出力端子に垂直
同期期間中に画像表示信号以外の信号を出力する機能を
もつことにより画像表示回路の全ての出力端子が表示を
行なうシステムの制御に完全に割り当てられており、さ
らに画像表示システムのコントロールの必要性が現われ
ても出力端子の増設などを行なうことなく画像表示を行
なうシステムのコントロールを行なうことができる。Effects of the Invention According to the present invention, by having the function of outputting a signal other than the image display signal during the vertical synchronization period to the output terminal that outputs the image display signal, it is possible to control a system in which all the output terminals of the image display circuit perform display. Furthermore, even if it becomes necessary to control the image display system, it is possible to control the image display system without adding additional output terminals.
第1図は本発明の実施例である画像表示回路の回路ブロ
ック図、第2図はタイムチャー1・図、第3図は従来の
画像表示回路である。
1・・・・・・画像表示回路、2・・・・・・マイクロ
コンピュータ、3・・・・・・画像表示信号発生回路、
4.5・・・・・・NAND回路。
第
区
ノ 、6イ5ミ15ごづすミ回5閂場−2 マイクロコ
ンビエータ
3・画イ象五汀・椙号発史回路
4・ 第7のNANDm足各
5 笥2(7)NANO[]蕗
6・7に平置IA4号
7 、tIlrEl18a号
ε・−イ東嚢、ネジステムのコントロール呂刀43号9
爽の画イ象花号
/!7 &イILLノフイS4う
77 画像凛刀鳩チFIG. 1 is a circuit block diagram of an image display circuit according to an embodiment of the present invention, FIG. 2 is a time chart 1, and FIG. 3 is a conventional image display circuit. 1... Image display circuit, 2... Microcomputer, 3... Image display signal generation circuit,
4.5...NAND circuit. No. 6, 5 Mi, 15 Gozusumi, 5 Anba-2, Micro Combiator 3, Image Izogoten, Sugi issue origination circuit 4, 7th NAND m foot each 5, 2 (7) NANO [] IA4 No. 7 placed flat on Fushimi 6 and 7, tIlrEl18a No. ε・-I east bag, screw stem control sword No. 43 No. 9
Sou's picture elephant flower issue/! 7 &i ILL Nohui S4 U77 Image Rinto Hatochi
Claims (1)
像表示信号以外の信号を出力する機能を有することを特
徴とする画像表示回路。An image display circuit characterized in that it has a function of outputting a signal other than the image display signal during a vertical synchronization period to an output terminal that outputs the image display signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130664A JPH0425889A (en) | 1990-05-21 | 1990-05-21 | Image display circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130664A JPH0425889A (en) | 1990-05-21 | 1990-05-21 | Image display circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425889A true JPH0425889A (en) | 1992-01-29 |
Family
ID=15039661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130664A Pending JPH0425889A (en) | 1990-05-21 | 1990-05-21 | Image display circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425889A (en) |
-
1990
- 1990-05-21 JP JP2130664A patent/JPH0425889A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015356A (en) | Screen editing device during playback in electronic camera system | |
| JPH0425889A (en) | Image display circuit | |
| JPS5787288A (en) | Video signal processing device | |
| JPS60146366A (en) | Picture processor | |
| JPH03117280A (en) | Generating circuit for optional picture magnification signal | |
| JPH03117079A (en) | Image reducing signal generating circuit | |
| KR920008274B1 (en) | 16/256 color switching devices in graphics systems | |
| JPS6461877A (en) | Picture processor | |
| JPS63116591A (en) | Stereoscopic picture reproducing device | |
| JPH04278613A (en) | Clock device of duplex constitution | |
| JPH0355983A (en) | Solid-state image pickup element | |
| JPS57201932A (en) | Cathode-ray tube display device | |
| JPH0683294A (en) | Display controller | |
| KR890015591A (en) | Address control circuit | |
| JPH02261260A (en) | Picture reader | |
| JPH0276389A (en) | Active back color generator | |
| JPH03256094A (en) | Display device | |
| JPH01145779A (en) | Picture data converter | |
| JPH04104574A (en) | Picture processor for facsimile | |
| JPH03108887A (en) | Video signal time axis conversion device | |
| JPH01290047A (en) | Picture memory | |
| JPS62293476A (en) | Picture processor | |
| JPH07274065A (en) | Video special effect device | |
| JPH01105669A (en) | Device for effecting image | |
| JPH03204284A (en) | Integrated circuit for slave pattern information storage |