JPH04259145A - セルトラヒック監視装置 - Google Patents
セルトラヒック監視装置Info
- Publication number
- JPH04259145A JPH04259145A JP3042682A JP4268291A JPH04259145A JP H04259145 A JPH04259145 A JP H04259145A JP 3042682 A JP3042682 A JP 3042682A JP 4268291 A JP4268291 A JP 4268291A JP H04259145 A JPH04259145 A JP H04259145A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- value
- cells
- vpi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、パケット通信に利用す
る。本発明はパケット通信網の中で転送されるセル（こ
の明細書では固定長のパケットを「セル」という）のト
ラヒックを監視する技術に関する。
る。本発明はパケット通信網の中で転送されるセル（こ
の明細書では固定長のパケットを「セル」という）のト
ラヒックを監視する技術に関する。
【０００２】本発明は、あらかじめ契約されたトラヒッ
クを越えてセルが送信されたときに、契約違反としてそ
のセルを廃棄するポリシング（Ｐｏｌｉｃｉｎｇ，警察
行為）に利用する。
クを越えてセルが送信されたときに、契約違反としてそ
のセルを廃棄するポリシング（Ｐｏｌｉｃｉｎｇ，警察
行為）に利用する。
【０００３】
【従来の技術】パケット通信網では、一つの中継点に一
時に多数のセルが集中的に到来すると円滑な運用ができ
なくなる。このためパケット通信網を運用する通信業者
は利用者との契約の中で、■ 利用者は連続するｍセ
ル時間内にｎ個のセルを越えてセルの送信をしないこと
、■ 通信業者はこれに違反して送信されたセルを廃
棄することを利用契約の条件とすることが行われる。た
とえばｍ＝５、ｎ＝３とすると、連続する５セル時間内
に３セルまで送信できるが、これを越えてセルを送信す
るとそのセルは廃棄されることになる。このための監視
および廃棄はポリシングといわれ、パケット通信網の入
口で自動的にかつ継続的に実行される。
時に多数のセルが集中的に到来すると円滑な運用ができ
なくなる。このためパケット通信網を運用する通信業者
は利用者との契約の中で、■ 利用者は連続するｍセ
ル時間内にｎ個のセルを越えてセルの送信をしないこと
、■ 通信業者はこれに違反して送信されたセルを廃
棄することを利用契約の条件とすることが行われる。た
とえばｍ＝５、ｎ＝３とすると、連続する５セル時間内
に３セルまで送信できるが、これを越えてセルを送信す
るとそのセルは廃棄されることになる。このための監視
および廃棄はポリシングといわれ、パケット通信網の入
口で自動的にかつ継続的に実行される。
【０００４】図５は従来例装置のブロック構成図である
。この回路は本願出願人から特許出願（特願平２−１３
０４６４号、本願出願時において未公開）されている。 上記図５に示す回路は、連続する５セル時間に３セルま
で送信できるが４セル以上は許されないように監視する
回路である。
。この回路は本願出願人から特許出願（特願平２−１３
０４６４号、本願出願時において未公開）されている。 上記図５に示す回路は、連続する５セル時間に３セルま
で送信できるが４セル以上は許されないように監視する
回路である。
【０００５】図５では端子１に被監視信号が入力する。
セル検出回路２はこの被監視信号に同期しその信号中に
有効セルがあると検出出力を送出する。遅延回路３はこ
の検出出力を入力とし、この遅延回路３はシフトレジス
タにより構成され、図外のクロック信号により１セル時
間毎に１段づつ図の右方向にシフトされる。すなわちこ
の遅延回路３はその入力がｍセル時間後に遅延出力に送
出される。アップダウン・カウンタ４の加算入力にはセ
ル検出回路２の検出出力が入力し、その減算入力には前
記遅延回路３の遅延出力が入力する。閾値保持回路５は
契約により設定された閾値ｎを保持する。この閾値ｎと
上記アップダウン・カウンタ４の内容Ｄとを比較し、Ｄ
＞ ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
有効セルがあると検出出力を送出する。遅延回路３はこ
の検出出力を入力とし、この遅延回路３はシフトレジス
タにより構成され、図外のクロック信号により１セル時
間毎に１段づつ図の右方向にシフトされる。すなわちこ
の遅延回路３はその入力がｍセル時間後に遅延出力に送
出される。アップダウン・カウンタ４の加算入力にはセ
ル検出回路２の検出出力が入力し、その減算入力には前
記遅延回路３の遅延出力が入力する。閾値保持回路５は
契約により設定された閾値ｎを保持する。この閾値ｎと
上記アップダウン・カウンタ４の内容Ｄとを比較し、Ｄ
＞ ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
【０００６】このように構成された回路ではアップダウ
ン・カウンタ４には、過去のｍセル時間に検出されたセ
ルの数が記憶されることになり、これが設定された閾値
ｎを越えると禁止出力が端子７に送出される。端子７に
禁止出力が送出されると、図外の回路で伝送路上でいま
検出されたセルは廃棄される。そのセルは廃棄されたの
であるから、遅延回路３の第一段の値は判定出力により
クリアされる。
ン・カウンタ４には、過去のｍセル時間に検出されたセ
ルの数が記憶されることになり、これが設定された閾値
ｎを越えると禁止出力が端子７に送出される。端子７に
禁止出力が送出されると、図外の回路で伝送路上でいま
検出されたセルは廃棄される。そのセルは廃棄されたの
であるから、遅延回路３の第一段の値は判定出力により
クリアされる。
【０００７】もっとも図５はこのセルトラヒック監視装
置をわかり易いようにハードウエアの構成で説明したが
、実用的にはこれと同等の回路をマイクロ・プロセッサ
の中に組み込み、プログラム制御により遅延回路３およ
びアップダウン・カウンタ４に相当するメモリ領域の内
容を書き換えて実行できるように構成される。しかもマ
イクロ・プロセッサ制御による構成では、一つのチャネ
ルだけでなく、複数のチャネルもしくはバーチャルパス
（仮想のパス）について一つのプロセッサを共通に利用
してこのようなセルトラヒック監視装置を構成すること
ができる。その場合には、時分割多重された多数のセル
についてそのバーチャルパス毎にセルのヘッダ（または
タグ）にバーチャルパス番号（この明細書では、ＶＰＩ
（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ）
という）が付され、このＶＰＩを識別してＶＰＩ毎に監
視を行う構成とすることができる。さらにこの場合に、
そのプログラム制御用のソフトウエアを工夫するだけで
、ＶＰＩ毎に異なる契約条件、例えば上述のｍの値ｎの
値などを個別の条件に設定することができる。これも本
願出願人の先願（特願平２−３１９７３５号、本願出願
時において未公開）で開示した。
置をわかり易いようにハードウエアの構成で説明したが
、実用的にはこれと同等の回路をマイクロ・プロセッサ
の中に組み込み、プログラム制御により遅延回路３およ
びアップダウン・カウンタ４に相当するメモリ領域の内
容を書き換えて実行できるように構成される。しかもマ
イクロ・プロセッサ制御による構成では、一つのチャネ
ルだけでなく、複数のチャネルもしくはバーチャルパス
（仮想のパス）について一つのプロセッサを共通に利用
してこのようなセルトラヒック監視装置を構成すること
ができる。その場合には、時分割多重された多数のセル
についてそのバーチャルパス毎にセルのヘッダ（または
タグ）にバーチャルパス番号（この明細書では、ＶＰＩ
（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ）
という）が付され、このＶＰＩを識別してＶＰＩ毎に監
視を行う構成とすることができる。さらにこの場合に、
そのプログラム制御用のソフトウエアを工夫するだけで
、ＶＰＩ毎に異なる契約条件、例えば上述のｍの値ｎの
値などを個別の条件に設定することができる。これも本
願出願人の先願（特願平２−３１９７３５号、本願出願
時において未公開）で開示した。
【０００８】
【発明が解決しようとする課題】このように多数のＶＰ
Ｉについて時分割多重された多重信号について、一つの
装置でＶＰＩ毎のセルトラヒック監視を実行すると、利
用者の回線毎にセルトラヒック監視装置を設ける必要が
なく、多重化された信号通路に一つだけまとめてセルト
ラヒック監視装置を設置すればよいのできわめて経済的
であるが、ここで発明者らは次のような問題に遭遇した
。
Ｉについて時分割多重された多重信号について、一つの
装置でＶＰＩ毎のセルトラヒック監視を実行すると、利
用者の回線毎にセルトラヒック監視装置を設ける必要が
なく、多重化された信号通路に一つだけまとめてセルト
ラヒック監視装置を設置すればよいのできわめて経済的
であるが、ここで発明者らは次のような問題に遭遇した
。
【０００９】すなわち、時分割多重された信号でセルト
ラヒック監視を行うと、各回線利用者はその端末で上述
の契約条件に適合するように正しくセルを送信している
場合にも、複数の回線について時分割多重を行うと多重
化の際に信号の待ち合わせがあるから、契約条件に違反
して送信されたものとしてセルが廃棄されてしまうこと
がある。
ラヒック監視を行うと、各回線利用者はその端末で上述
の契約条件に適合するように正しくセルを送信している
場合にも、複数の回線について時分割多重を行うと多重
化の際に信号の待ち合わせがあるから、契約条件に違反
して送信されたものとしてセルが廃棄されてしまうこと
がある。
【００１０】一般に、複数のディジタル信号の多重には
その多重回路にＦＩＦＯ（ｆｉｒｓｔ ｉｎｆｉｒｓｔ
ｏｕｔ， 先入れ先出し）メモリをバッファ回路とし
て用い、多数の低速度の入力回線から短い時間に一斉に
セルが入力しても、これをバッファ回路に一時蓄積して
おき、多重出力側の高速度のクロック信号にしたがって
このバッファ回路の内容を読み出して多重を行う。この
ときに個々のセルはバッファ内で待ち合わせることが必
要である。したがって一つの利用者の回線についてみる
と、多重された信号上では必ずしもその利用者のセル時
間間隔は送信した時間間隔になっていない。つまり、多
重化された信号から一つのＶＰＩに着目して、そのセル
を検出しその発生について上述の従来例回路で説明した
監視を行うと、利用者の回線では契約条件に合致してい
たにもかかわらず、監視点では合致しない場合が生じる
ことになる。
その多重回路にＦＩＦＯ（ｆｉｒｓｔ ｉｎｆｉｒｓｔ
ｏｕｔ， 先入れ先出し）メモリをバッファ回路とし
て用い、多数の低速度の入力回線から短い時間に一斉に
セルが入力しても、これをバッファ回路に一時蓄積して
おき、多重出力側の高速度のクロック信号にしたがって
このバッファ回路の内容を読み出して多重を行う。この
ときに個々のセルはバッファ内で待ち合わせることが必
要である。したがって一つの利用者の回線についてみる
と、多重された信号上では必ずしもその利用者のセル時
間間隔は送信した時間間隔になっていない。つまり、多
重化された信号から一つのＶＰＩに着目して、そのセル
を検出しその発生について上述の従来例回路で説明した
監視を行うと、利用者の回線では契約条件に合致してい
たにもかかわらず、監視点では合致しない場合が生じる
ことになる。
【００１１】本発明はこの問題を解決するもので、多重
信号の段階でＶＰＩ毎にセルトラヒックの監視を行って
も、回線利用者がその端末回線で契約条件を満足するよ
うにセル送信を行っている場合には、セルが廃棄される
ことがないセルトラヒック監視装置を提供することを目
的とする。
信号の段階でＶＰＩ毎にセルトラヒックの監視を行って
も、回線利用者がその端末回線で契約条件を満足するよ
うにセル送信を行っている場合には、セルが廃棄される
ことがないセルトラヒック監視装置を提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明は、契約条件に適
合するとしてセル転送を許可した場合には、そのときの
余裕を計数しておき、その後で契約条件に適合しない場
合が発生したときには、その余裕の範囲内でセル転送を
許可するとともに、被監視信号である多重信号の中の空
セルを検出する空セル検出回路を設け、この空セル検出
回路の検出出力により前記余裕を零にリセットすること
を特徴とする。
合するとしてセル転送を許可した場合には、そのときの
余裕を計数しておき、その後で契約条件に適合しない場
合が発生したときには、その余裕の範囲内でセル転送を
許可するとともに、被監視信号である多重信号の中の空
セルを検出する空セル検出回路を設け、この空セル検出
回路の検出出力により前記余裕を零にリセットすること
を特徴とする。
【００１３】すなわち本発明は、被監視信号が複数のＶ
ＰＩの異なるセルが多重された多重信号であり、この多
重信号を入力とするＶＰＩ識別回路を備え、この識別回
路で識別されたセル数がｍセル時間内にｎ個を越えた（
ｍ、ｎは自然数であり、ｍ＞ｎ）ときにそのセルを廃棄
するための判定出力を送出する手段をＶＰＩ毎に備えた
セルトラヒック監視装置において、前記多重信号の空セ
ルを検出する空セル検出回路を備え、前記ＶＰＩ識別回
路で識別されたセル数がｍセル時間内にｎ−ｐ個であっ
たときに（ｐは自然数であり、ｐ＜ｎ）、このｐを累積
加算した値Σｐを演算する累積手段と、送信されたセル
数がｍセル時間内にｎ＋ｑ個であったときに（ｑは自然
数であり、ｎ＋ｑ≦ｍ）、ｑ＜Σｐであれば前記判定出
力を無効にする手段と、この空セル検出回路の検出出力
により前記加算手段の値Σｐを零にリセットする手段と
をＶＰＩ毎に備えたことを特徴とする。そしてさらに判
定を継続するときには、Σｐ−ｑを新しいΣｐとする。
ＰＩの異なるセルが多重された多重信号であり、この多
重信号を入力とするＶＰＩ識別回路を備え、この識別回
路で識別されたセル数がｍセル時間内にｎ個を越えた（
ｍ、ｎは自然数であり、ｍ＞ｎ）ときにそのセルを廃棄
するための判定出力を送出する手段をＶＰＩ毎に備えた
セルトラヒック監視装置において、前記多重信号の空セ
ルを検出する空セル検出回路を備え、前記ＶＰＩ識別回
路で識別されたセル数がｍセル時間内にｎ−ｐ個であっ
たときに（ｐは自然数であり、ｐ＜ｎ）、このｐを累積
加算した値Σｐを演算する累積手段と、送信されたセル
数がｍセル時間内にｎ＋ｑ個であったときに（ｑは自然
数であり、ｎ＋ｑ≦ｍ）、ｑ＜Σｐであれば前記判定出
力を無効にする手段と、この空セル検出回路の検出出力
により前記加算手段の値Σｐを零にリセットする手段と
をＶＰＩ毎に備えたことを特徴とする。そしてさらに判
定を継続するときには、Σｐ−ｑを新しいΣｐとする。
【００１４】ここで、ｍ、ｎ、ｐ、ｑはいずれも自然数
であり、かつｍ＞ｎ、ｐ＜ｎ、ｎ＋ｑ≦ｍである。
であり、かつｍ＞ｎ、ｐ＜ｎ、ｎ＋ｑ≦ｍである。
【００１５】また、累積加算値Σｐには上限値を設ける
ことが望ましい。
ことが望ましい。
【００１６】
【作用】いま利用者との契約条件が、ｍセル時間にｎセ
ルを越えないという契約条件であるとき、セルトラヒッ
ク監視点でｍセル時間にｎ−ｐセルしか検出されなかっ
たとすると、ｐセルだけ余裕があったことになる。この
余裕分ｐの値を累積して貯金しておき、次いで後からｍ
セル時間にｎセルを越えてｎ＋ｑセルが検出されたとき
に、このｑがｐを累積した貯金の値Σｐ以内であれば、
契約条件に合致するものとして送信を許容する。貯金を
利用したときにはその貯金の値Σｐは、越えた分ｑを差
引いたΣｐ−ｑが新しいΣｐとして設定される。これに
より、待ち合わせがあったとしても、余裕分が平均化さ
れて実用上問題のない方式が実現できる。
ルを越えないという契約条件であるとき、セルトラヒッ
ク監視点でｍセル時間にｎ−ｐセルしか検出されなかっ
たとすると、ｐセルだけ余裕があったことになる。この
余裕分ｐの値を累積して貯金しておき、次いで後からｍ
セル時間にｎセルを越えてｎ＋ｑセルが検出されたとき
に、このｑがｐを累積した貯金の値Σｐ以内であれば、
契約条件に合致するものとして送信を許容する。貯金を
利用したときにはその貯金の値Σｐは、越えた分ｑを差
引いたΣｐ−ｑが新しいΣｐとして設定される。これに
より、待ち合わせがあったとしても、余裕分が平均化さ
れて実用上問題のない方式が実現できる。
【００１７】多重信号の中に空セルがあったということ
は、待ち合わせ用のバッファが空になりその時点で待ち
合わせがなくなったことを意味するから、その時点で貯
金は解消してしまい値Σｐは強制的に零にリセットされ
る。
は、待ち合わせ用のバッファが空になりその時点で待ち
合わせがなくなったことを意味するから、その時点で貯
金は解消してしまい値Σｐは強制的に零にリセットされ
る。
【００１８】貯金の値Σｐは、例えばバッファ回路の最
大待ち合わせ時間をＱとするとき（Ｑ／ｍ）×ｎを越え
ることは不合理であるから、この範囲で適当な上限値を
設けて運用することがよい。
大待ち合わせ時間をＱとするとき（Ｑ／ｍ）×ｎを越え
ることは不合理であるから、この範囲で適当な上限値を
設けて運用することがよい。
【００１９】ここで貯金をしておきこの貯金を利用する
ことは認めるが、貯金のない状態で借金をすることは認
めない。
ことは認めるが、貯金のない状態で借金をすることは認
めない。
【００２０】
【実施例】図１は本発明第一実施例装置のブロック構成
図である。この装置は多数のＶＰＩの異なるセルが時分
割多重たされた多重信号通路に接続される。この多重信
号が被監視信号である。端子１１はこの多重信号通路の
入力であり、端子２１はその出力である。端子１１およ
び同２１の間には廃棄制御回路２０が接続されて、各Ｖ
ＰＩ毎に契約条件に違反するセルの通過を禁止し、すな
わちセル廃棄を行う回路である。
図である。この装置は多数のＶＰＩの異なるセルが時分
割多重たされた多重信号通路に接続される。この多重信
号が被監視信号である。端子１１はこの多重信号通路の
入力であり、端子２１はその出力である。端子１１およ
び同２１の間には廃棄制御回路２０が接続されて、各Ｖ
ＰＩ毎に契約条件に違反するセルの通過を禁止し、すな
わちセル廃棄を行う回路である。
【００２１】図１で一点鎖線で囲む部分は上述の従来例
回路と同等である。すなわち、送信されたセル数がｍセ
ル時間内にｎ個を越えたときにそのセルを廃棄するため
の判定出力を送出するセルトラヒック監視装置である。 ＶＰＩ識別回路１２は多重信号の中に当該ＶＰＩが検出
されると検出出力を送出し、カウンタ制御回路１３はｍ
セル時間にわたりその検出出力をカウンタ１４に累積す
る。一方閾値保持回路１５には閾値ｎが保持されている
。このカウンタ１４の値と閾値ｎとが比較判定回路１６
でその大小関係が比較判定され、カウンタ１４の値がｎ
を越えると判定出力が送出され、廃棄制御回路２０では
当該ＶＰＩのセルが通過することを禁止されて廃棄され
る。
回路と同等である。すなわち、送信されたセル数がｍセ
ル時間内にｎ個を越えたときにそのセルを廃棄するため
の判定出力を送出するセルトラヒック監視装置である。 ＶＰＩ識別回路１２は多重信号の中に当該ＶＰＩが検出
されると検出出力を送出し、カウンタ制御回路１３はｍ
セル時間にわたりその検出出力をカウンタ１４に累積す
る。一方閾値保持回路１５には閾値ｎが保持されている
。このカウンタ１４の値と閾値ｎとが比較判定回路１６
でその大小関係が比較判定され、カウンタ１４の値がｎ
を越えると判定出力が送出され、廃棄制御回路２０では
当該ＶＰＩのセルが通過することを禁止されて廃棄され
る。
【００２２】ここでこの装置の特徴とするところは、比
較判定回路１６で両入力の大小関係を判定する折りに、
ＶＰＩ識別回路１２で識別されたセル数がｍセル時間内
にｎ−ｐ個であって（ｐ＜ｎ）その当該セルは廃棄され
ないこととなる場合に、引算で発生するこのｐを取り出
し、累積加算する累積手段としてレジスタ１７を備え、
このレジスタ１７に累積加算された値Σｐを閾値保持回
路１５の閾値ｎに加算して比較判定回路１６の比較基準
とするところにある。すなわち、送信されたセル数がｍ
セル時間内にｎ＋ｑ個であって当該セルが廃棄される条
件であるときも、ｑ＜Σｐであれば前記判定出力を無効
にするように構成されている。
較判定回路１６で両入力の大小関係を判定する折りに、
ＶＰＩ識別回路１２で識別されたセル数がｍセル時間内
にｎ−ｐ個であって（ｐ＜ｎ）その当該セルは廃棄され
ないこととなる場合に、引算で発生するこのｐを取り出
し、累積加算する累積手段としてレジスタ１７を備え、
このレジスタ１７に累積加算された値Σｐを閾値保持回
路１５の閾値ｎに加算して比較判定回路１６の比較基準
とするところにある。すなわち、送信されたセル数がｍ
セル時間内にｎ＋ｑ個であって当該セルが廃棄される条
件であるときも、ｑ＜Σｐであれば前記判定出力を無効
にするように構成されている。
【００２３】さらにレジスタ１７のリセット入力には、
空セル検出回路２２の検出出力が接続されていて、端子
１１の多重信号に空セルが検出されたときには、Σｐを
零にリセットするようになっている。これは、多重信号
に空セルがあることは多重時に待ち合わせがなかったこ
とを意味し、かりにΣｐの貯金があってもこれを利用す
ることは不合理であるとするものである。
空セル検出回路２２の検出出力が接続されていて、端子
１１の多重信号に空セルが検出されたときには、Σｐを
零にリセットするようになっている。これは、多重信号
に空セルがあることは多重時に待ち合わせがなかったこ
とを意味し、かりにΣｐの貯金があってもこれを利用す
ることは不合理であるとするものである。
【００２４】このレジスタ１７のサイズは、多重信号を
組み立てるときにバッファ回路で生じる最大待ち合わせ
時間に対応させて設定しておくことがよい。すなわち、
多重化の際に生じる最大待ち合わせ時間は一般にバッフ
ァ回路のサイズである。最大待ち合わせ時間を越えて余
裕分を累積加算することは不合理である。
組み立てるときにバッファ回路で生じる最大待ち合わせ
時間に対応させて設定しておくことがよい。すなわち、
多重化の際に生じる最大待ち合わせ時間は一般にバッフ
ァ回路のサイズである。最大待ち合わせ時間を越えて余
裕分を累積加算することは不合理である。
【００２５】図１のＡ−Ａより下方の回路はＶＰＩ毎に
設けられ、それぞれ独立に判定出力を送出する構成であ
り、その判定出力は廃棄制御回路２０に与えられて、当
該ＶＰＩのセルを廃棄するように構成される。
設けられ、それぞれ独立に判定出力を送出する構成であ
り、その判定出力は廃棄制御回路２０に与えられて、当
該ＶＰＩのセルを廃棄するように構成される。
【００２６】図１に示す装置は、ハードウエアのブロッ
ク構成図として説明されているが、この構成は、特許請
求の範囲に記載の論理を実行する一つのプログラム制御
回路、メモリ領域、そのプログラム制御回路を制御する
ソフトウエア、および信号通路とのインタフエースによ
り実現することができる。すなわち図１のＡ−Ａから下
の部分を一つのプログラム制御回路およびメモリで置き
換えた構成とすることができる。その場合に閾値ｎおよ
び累積加算された余裕値Σｐなどは複数のＶＰＩについ
てメモリ領域に設定されたテーブルに保持することがで
き、プログラム制御回路として十分高速度のものを利用
して、複数のＶＰＩについて時系列的に処理を実行する
ことができる。これを本発明第二実施例装置とする。
ク構成図として説明されているが、この構成は、特許請
求の範囲に記載の論理を実行する一つのプログラム制御
回路、メモリ領域、そのプログラム制御回路を制御する
ソフトウエア、および信号通路とのインタフエースによ
り実現することができる。すなわち図１のＡ−Ａから下
の部分を一つのプログラム制御回路およびメモリで置き
換えた構成とすることができる。その場合に閾値ｎおよ
び累積加算された余裕値Σｐなどは複数のＶＰＩについ
てメモリ領域に設定されたテーブルに保持することがで
き、プログラム制御回路として十分高速度のものを利用
して、複数のＶＰＩについて時系列的に処理を実行する
ことができる。これを本発明第二実施例装置とする。
【００２７】図２にこの第二実施例装置のプログラム制
御回路を一つのＶＰＩについてその動作をフローチャー
トで示す。
御回路を一つのＶＰＩについてその動作をフローチャー
トで示す。
【００２８】図３は本発明第三実施例装置のブロック構
成図である。この例は、ＶＰＩ識別回路１２の識別出力
毎にカウンタ２４を１だけ加算し、判定出力が送出され
る毎にカウンタ２４を１だけ減算し、さらに平均セル検
出率ｎ／ｍを周期的にカウンタ２４の内容から減算する
ものである。この構成によっても、本発明を実施するこ
とができる。
成図である。この例は、ＶＰＩ識別回路１２の識別出力
毎にカウンタ２４を１だけ加算し、判定出力が送出され
る毎にカウンタ２４を１だけ減算し、さらに平均セル検
出率ｎ／ｍを周期的にカウンタ２４の内容から減算する
ものである。この構成によっても、本発明を実施するこ
とができる。
【００２９】図４は本発明第四実施例装置のブロック構
成図である。この例は図６で従来例として説明したもの
と対応するようにハードウエアで実現した回路例である
。図４に示す回路は連続するｍセル時間にｎセルまで転
送を許容されるがｎ＋１セル以上は許容されないという
条件をポリシングする回路であって、転送を許容された
ときにはその余裕分を蓄積しておいて、許容されない状
態があったときにその余裕分を利用することができるよ
うに設定された回路である。この図４の例ではｍ＝５，
ｎ＝３である。
成図である。この例は図６で従来例として説明したもの
と対応するようにハードウエアで実現した回路例である
。図４に示す回路は連続するｍセル時間にｎセルまで転
送を許容されるがｎ＋１セル以上は許容されないという
条件をポリシングする回路であって、転送を許容された
ときにはその余裕分を蓄積しておいて、許容されない状
態があったときにその余裕分を利用することができるよ
うに設定された回路である。この図４の例ではｍ＝５，
ｎ＝３である。
【００３０】図４において、端子１には被監視信号が入
力する。セル検出回路２はこの被監視信号に同期しその
信号中に有効セルがあると検出出力を送出する。遅延回
路３はこの検出出力を入力とする。この遅延回路３はシ
フトレジスタにより構成され、図外のクロック信号によ
り１セル時間毎に１段づつ図の右方向にシフトされる。 すなわちこの遅延回路３に入力があるとそのｍセル時間
後にそれが遅延出力に送出される。アップダウン・カウ
ンタ４１の加算入力にはセル検出回路２の検出出力が入
力し、その減算入力には前記遅延回路３の遅延出力が入
力する。閾値保持回路５は契約により設定された閾値ｎ
を保持する。ここまでの構成は図５で説明した従来例と
同様であるが、この回路は空セル検出回路２２を設けた
ところと、別にカウンタ４２を設けて余裕分を貯金して
ゆくところに特徴がある。
力する。セル検出回路２はこの被監視信号に同期しその
信号中に有効セルがあると検出出力を送出する。遅延回
路３はこの検出出力を入力とする。この遅延回路３はシ
フトレジスタにより構成され、図外のクロック信号によ
り１セル時間毎に１段づつ図の右方向にシフトされる。 すなわちこの遅延回路３に入力があるとそのｍセル時間
後にそれが遅延出力に送出される。アップダウン・カウ
ンタ４１の加算入力にはセル検出回路２の検出出力が入
力し、その減算入力には前記遅延回路３の遅延出力が入
力する。閾値保持回路５は契約により設定された閾値ｎ
を保持する。ここまでの構成は図５で説明した従来例と
同様であるが、この回路は空セル検出回路２２を設けた
ところと、別にカウンタ４２を設けて余裕分を貯金して
ゆくところに特徴がある。
【００３１】すなわち比較判定回路６１はアップダウン
・カウンタ４１の内容Ｓと閾値保持回路５に保持された
閾値ｎとを比較し、ｎ−Ｓ≧０ であれば転送を許容
することになり禁止を指示する判定出力を送出しない。 このときに比較判定回路６１は演算したｎ−Ｓをカウン
タ４２に与え、カウンタ４２はこのｎ−Ｓを累積してゆ
く。その後で、ｎ−Ｓ＜０となることがあると直ちに転
送を禁止することなく、カウンタ４２に累積されている
値の範囲でｎ−Ｓ＝０になるまで閾値ｎに加算して判定
して、判定の枠を拡げてそのセルの転送を許容する。そ
してカウンタ４２の値からその閾値ｎに加算した分だけ
を差引く。空セル検出回路２２で空セルが検出されると
、空セルがあったことは待ち合わせがなかったことであ
るから、この時点で貯金を零にすることが適当であり、
カウンタ４２の値を零にリセットする。
・カウンタ４１の内容Ｓと閾値保持回路５に保持された
閾値ｎとを比較し、ｎ−Ｓ≧０ であれば転送を許容
することになり禁止を指示する判定出力を送出しない。 このときに比較判定回路６１は演算したｎ−Ｓをカウン
タ４２に与え、カウンタ４２はこのｎ−Ｓを累積してゆ
く。その後で、ｎ−Ｓ＜０となることがあると直ちに転
送を禁止することなく、カウンタ４２に累積されている
値の範囲でｎ−Ｓ＝０になるまで閾値ｎに加算して判定
して、判定の枠を拡げてそのセルの転送を許容する。そ
してカウンタ４２の値からその閾値ｎに加算した分だけ
を差引く。空セル検出回路２２で空セルが検出されると
、空セルがあったことは待ち合わせがなかったことであ
るから、この時点で貯金を零にすることが適当であり、
カウンタ４２の値を零にリセットする。
【００３２】上で説明した記号に対応させると、この値
ｎ−Ｓは上の実施例で説明したｐに相当する。カウンタ
４２に蓄積された値はΣｐに相当する。そして閾値ｎに
加算した分がｑに相当する。
ｎ−Ｓは上の実施例で説明したｐに相当する。カウンタ
４２に蓄積された値はΣｐに相当する。そして閾値ｎに
加算した分がｑに相当する。
【００３３】この他にも上記論理を実行する回路はさま
ざまにできる。例えば、図１あるいは図３では閾値ｎに
レジスタ１７の値Σｐを加算するように説明したが、レ
ジスタ１７を負の値も計数できるように構成しておき、
カウンタ１４の出力からレジスタの値Σｐを減算しても
同様である。また図２に示す制御フロー図の中で最下段
の Σｐ−１ を Σｐ−ｑ
あるいは Σｐ−（カウンタ−ｎ）とする論理
を採ることができる。さらに、加算、累積加算、減算、
比較などのための回路は、この他にもさまざまに構成し
て特許請求の範囲に記載の論理を実現することができる
。
ざまにできる。例えば、図１あるいは図３では閾値ｎに
レジスタ１７の値Σｐを加算するように説明したが、レ
ジスタ１７を負の値も計数できるように構成しておき、
カウンタ１４の出力からレジスタの値Σｐを減算しても
同様である。また図２に示す制御フロー図の中で最下段
の Σｐ−１ を Σｐ−ｑ
あるいは Σｐ−（カウンタ−ｎ）とする論理
を採ることができる。さらに、加算、累積加算、減算、
比較などのための回路は、この他にもさまざまに構成し
て特許請求の範囲に記載の論理を実現することができる
。
【００３４】この他にも上記論理を実行する回路はさま
ざまにできる。例えば、図１あるいは図３では閾値ｎに
レジスタ１７の値Σｐを加算するように説明したが、レ
ジスタ１７を負の値もカウントできるようにしておき、
カウンタ１４の出力からレジスタの値Σｐを減算して比
較判定回路１６に与えても同様である。加算、累積加算
、減算、比較などのための回路は、この他にもさまざま
に構成して特許請求の範囲に記載の論理を実現すること
ができる。また空セル検出回路２２の出力が送出された
ときを一つの始点と考え、空セル検出回路２２の出力に
よりレジスタ１７のみでなく、カウンタ１４をリセット
するように構成してもよい。
ざまにできる。例えば、図１あるいは図３では閾値ｎに
レジスタ１７の値Σｐを加算するように説明したが、レ
ジスタ１７を負の値もカウントできるようにしておき、
カウンタ１４の出力からレジスタの値Σｐを減算して比
較判定回路１６に与えても同様である。加算、累積加算
、減算、比較などのための回路は、この他にもさまざま
に構成して特許請求の範囲に記載の論理を実現すること
ができる。また空セル検出回路２２の出力が送出された
ときを一つの始点と考え、空セル検出回路２２の出力に
よりレジスタ１７のみでなく、カウンタ１４をリセット
するように構成してもよい。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
セルが多重された後の多重信号通路でＶＰＩ毎に個別の
セルトラヒック監視を行っても、多重のための待ち合わ
せにより監視点のセル配列が送信点の時間配列と違って
いる場合にも、これを契約条件違反として廃棄するよう
な誤った制御を行うことはなくなる。また、本発明では
空セルを検出したときに貯金を零にリセットするから、
起こり得ない時間配列にまで違反がなかったものとして
許容するようなことはなくなる。
セルが多重された後の多重信号通路でＶＰＩ毎に個別の
セルトラヒック監視を行っても、多重のための待ち合わ
せにより監視点のセル配列が送信点の時間配列と違って
いる場合にも、これを契約条件違反として廃棄するよう
な誤った制御を行うことはなくなる。また、本発明では
空セルを検出したときに貯金を零にリセットするから、
起こり得ない時間配列にまで違反がなかったものとして
許容するようなことはなくなる。
【００３６】本発明により、セルトラヒック監視装置を
多数のＶＰＩについて共通化し、多重信号通路で監視を
実行することができるようになるから、装置を各端末毎
に個別に設ける場合にくらべて著しく経済化される。
多数のＶＰＩについて共通化し、多重信号通路で監視を
実行することができるようになるから、装置を各端末毎
に個別に設ける場合にくらべて著しく経済化される。
【図１】 本発明第一実施例装置のブロック構成図。
【図２】 本発明第二実施例装置のプログラム制御回
路の制御フローチャート。
路の制御フローチャート。
【図３】 本発明第三実施例装置のブロック構成図。
【図４】 本発明第四実施例装置のブロック構成図。
【図５】 従来例装置のブロック構成図。
１ 被監視信号が入力する端子
２ セル検出回路
３ 遅延回路（シフトレジスタにより構成される）４
アップダウン・カウンタ ５ 閾値保持回路 ６ 比較判定回路 ７ 判定出力が送出される端子 １１ 被監視信号が入力する端子 １２ ＶＰＩ識別回路 １３ カウンタ制御回路 １４ カウンタ １５ 閾値保持回路 １６ 比較判定回路 １７ レジスタ １８ 加算回路 ２０ 廃棄制御回路 ２１ 多重信号が出力する端子 ２２ 空セル検出回路 ４１ アップダウン・カウンタ ４２ カウンタ ６１ 比較判定回路
アップダウン・カウンタ ５ 閾値保持回路 ６ 比較判定回路 ７ 判定出力が送出される端子 １１ 被監視信号が入力する端子 １２ ＶＰＩ識別回路 １３ カウンタ制御回路 １４ カウンタ １５ 閾値保持回路 １６ 比較判定回路 １７ レジスタ １８ 加算回路 ２０ 廃棄制御回路 ２１ 多重信号が出力する端子 ２２ 空セル検出回路 ４１ アップダウン・カウンタ ４２ カウンタ ６１ 比較判定回路
Claims (2)
- 【請求項１】 複数のバーチャルパス番号（以下ＶＰ
Ｉ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ
）という）の異なるセルが多重された多重信号を被監視
信号として、この多重信号を入力とするＶＰＩ識別回路
を備え、このＶＰＩ識別回路で識別されたセル数がｍセ
ル時間内にｎ個を越えた（ｍ、ｎは自然数であり、ｍ＞
ｎ）ときにそのセルを廃棄するための判定出力を送出す
る手段をＶＰＩ毎に備えた セルトラヒック監視装置において、前記多重信号の空セ
ルを検出する空セル検出回路を備え、前記ＶＰＩ識別回
路で識別されたセル数がｍセル時間内にｎ−ｐ個であっ
たときに（ｐは自然数であり、ｐ＜ｎ）、このｐを累積
加算した値Σｐを演算する累積手段と、送信されたセル
数がｍセル時間内にｎ＋ｑ個であったときに（ｑは自然
数であり、ｎ＋ｑ≦ｍ）、ｑ＜Σｐであれば前記判定出
力を無効にする手段と、この空セル検出回路の検出出力
により前記加算手段の値Σｐを零にリセットする手段と
をＶＰＩ毎に備えたことを特徴とするセルトラヒック監
視装置。 - 【請求項２】 前記値Σｐに上限値を設けた前記各請
求項のいずれかに記載のセルトラヒック監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268291A JP2852473B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268291A JP2852473B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259145A true JPH04259145A (ja) | 1992-09-14 |
| JP2852473B2 JP2852473B2 (ja) | 1999-02-03 |
Family
ID=12642804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268291A Expired - Fee Related JP2852473B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2852473B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994011972A1 (en) * | 1992-11-13 | 1994-05-26 | Telstra Corporation Limited | A method and apparatus for estimating traffic in an asynchronous telecommunications network |
| AU676231B2 (en) * | 1992-11-13 | 1997-03-06 | Telstra Corporation Limited | A method and apparatus for estimating traffic in an asynchronous telecommunications network |
-
1991
- 1991-02-13 JP JP4268291A patent/JP2852473B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994011972A1 (en) * | 1992-11-13 | 1994-05-26 | Telstra Corporation Limited | A method and apparatus for estimating traffic in an asynchronous telecommunications network |
| AU676231B2 (en) * | 1992-11-13 | 1997-03-06 | Telstra Corporation Limited | A method and apparatus for estimating traffic in an asynchronous telecommunications network |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2852473B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2870569B2 (ja) | フレームリレー交換装置における輻輳処理方式および輻輳処理回路 | |
| US7792033B2 (en) | Bandwidth policing method and packet transfer apparatus with bandwidth policing function | |
| KR910008759B1 (ko) | 데이타 패킷 드롭핑 방법 및 그 장치 | |
| JP3162975B2 (ja) | 廃棄優先制御管理方式によるａｔｍ交換機 | |
| JPH0657016B2 (ja) | 輻湊制御型パケット交換方法及びその装置 | |
| JPH04257145A (ja) | パケット流量制御方法およびパケット交換システム | |
| JPH1041947A (ja) | Ａｔｍ網における仮想送信端末／仮想受信端末 | |
| JPH04138743A (ja) | トラヒック監視方式 | |
| IL146766A (en) | Fair disposal system | |
| EP0973304A2 (en) | Apparatus and method for bandwidth management | |
| JP2002543740A (ja) | Ａｔｍネットワークのトラフィックを管理する方法および装置 | |
| JPH11239144A (ja) | 転送レート制御装置 | |
| JPH04259146A (ja) | セルトラヒック監視装置 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP3159962B2 (ja) | Ａｔｍ交換装置 | |
| JP3079793B2 (ja) | 輻輳制御方法および呼受付制御方法 | |
| JPH04259143A (ja) | セルトラヒック監視装置 | |
| JP3074918B2 (ja) | セルトラフィック監視装置 | |
| JP2905884B2 (ja) | セルトラヒック監視装置 | |
| JPH04259142A (ja) | セルトラヒック監視方法および装置 | |
| JPH0969835A (ja) | シェーピング装置 | |
| JPH03218143A (ja) | トラヒック監視装置 | |
| JP2947430B2 (ja) | セルトラヒック監視装置 | |
| JPH04259144A (ja) | セルトラヒック監視装置 | |
| JP2855235B2 (ja) | セルトラヒック監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |