JPH04259280A - 電気回路の製造方法 - Google Patents

電気回路の製造方法

Info

Publication number
JPH04259280A
JPH04259280A JP3268663A JP26866391A JPH04259280A JP H04259280 A JPH04259280 A JP H04259280A JP 3268663 A JP3268663 A JP 3268663A JP 26866391 A JP26866391 A JP 26866391A JP H04259280 A JPH04259280 A JP H04259280A
Authority
JP
Japan
Prior art keywords
pattern
resist material
circuit board
resist
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3268663A
Other languages
English (en)
Other versions
JP2617053B2 (ja
Inventor
Lawrence R Daley
ローレンス・レイモンド・ダーリー
Ii Gerald G Leslie
ジェラルド・グラハム・レスリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04259280A publication Critical patent/JPH04259280A/ja
Application granted granted Critical
Publication of JP2617053B2 publication Critical patent/JP2617053B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B44DECORATIVE ARTS
    • B44CPRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22Removing surface-material, e.g. by engraving, by etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、プリント回路基板の
製造に関し、特に、回路パターンを規定するために、メ
タライズされた基板上にレジストを付着することに関す
る。金属は、レジストにより覆われていない部分が化学
的にエッチングされる。
【0002】
【従来の技術】プリント回路製造においてパターンを形
成するためにパッド又はスタンプを使用することは、米
国特許第3701317号、米国特許第4522671
号及び1988年11月15日付けの特開平1−283
991号に開示されている。しかしながら、これらには
、エッチング液からホールを保護するためにレジストを
付着することは開示されていない。
【0003】この発明以前では、回路パターンをエッチ
ングする間にホール内の金属がエッチングされてしまう
ので、メタライズされるホールは、典型的には、製造さ
れる回路基板上に回路パターンをエッチングした後に形
成されていた。これは、一般的に、メタライズした後に
、レジストパターンを付着し、エッチングし、その後に
ホールの形成及びメタライズを行うことを必要とする。
【0004】
【発明が解決しようとする課題】この発明は、基板表面
の金属エッチングの際にヴァイアホール内部の金属がエ
ッチングされないように保護することを特徴とする電気
回路の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】この発明によれば、レジ
ストパターンは、少なくとも一部分は転写印刷法により
付着される。ここで、転写印刷法とは、パッドによって
パターンを形成するものであり、スタンプとも呼ばれる
。このパターンは、回路基板の面上に回路パターンを規
定するように、かつメタライズがなされた回路基板上の
少なくとも一つのホールを覆うように設計される。パッ
ドを接触させる前に、レジストは適当な放射線や溶剤の
蒸発により幾分硬化される。この硬化されたレジストは
、それが覆うホール上に保持されるように十分に自立的
なものである。レジストは、その後、放射線により十分
に硬化され、回路基板はエッチングされて銅のパターン
が残される。ホールを覆うことによりホール内の金属が
エッチング液から保護され、その結果、ホールをメタラ
イズするために追加の工程が必要とならない。
【0006】転写印刷法は、三次元で及びある角度で交
わる表面を横切って同時にプリントするので、三次元回
路カードにとって、特に有用である。従って、三次元回
路カードにとって、転写印刷法は、この発明にかかわら
ず使用されるであろう。そして、そのような可能性があ
るということは、追加の装置または工程が殆ど必要でな
いので、この発明の実施を潜在的に非常に低コストなも
のとしている。
【0007】
【実施例】図1において、例えば射出成形されたガラス
充填ポリイミドである回路基板1は、典型的にはホール
をモールドすることによりこの基板1を貫通して形成さ
れたヴァイアホール3及び5を有する。その面全体に薄
い銅の層7がメタライズされている。銅層7を形成する
ためのメタライズ技術は、公知であり、この発明のいか
なる部分も構成していない。
【0008】転写パッド9は、基板1に接触し、その後
、離れるように位置決めされる。パッド9の印刷面11
は、シリコーンゴムである。このシリコーンゴムの正確
な組成がこの発明にとって重要であるとは知られていな
い。パッド9の印刷面11は、まず、転写されるパター
ンのレジスト材料14を有するマスタパターン13に接
触させられる。
【0009】マスタパターン13は、従来のレジスト及
び光学技術を用いて、スチールパネルに所望の回路パタ
ーンを0.0036cmの深さにエッチングすることに
より形成される。次に、この発明に使用されるレジスト
材料14がマスタパターン13に付着され、その余剰分
は鋼製の刃で処理することにより拭い去られる。次に、
パッド9の印刷面11は、直ちにレジスト14を有する
マスタパターン13に対して押圧され、その後離される
。 レジスト材料14は、印刷面11にマスタパターン13
のパターンで転写される。
【0010】次に、印刷面11上のレジスト材料14は
、適度に硬化される。レジスト材料14は紫外線の下で
硬化するように設計されているので、これは好適には印
刷面11に適度の紫外線を照射することにより制御され
る。レジスト14から適切に溶剤を除去するだけでも、
有効に適度な硬化を達成することができる。
【0011】次に、パッド9を基板1に移動し、印刷面
11が銅層7に対して一つまたは複数のヴァイアホール
3を覆うように押圧する。レジスト材料14は、マスタ
パターン13のパターンに基板1に転写される。レジス
ト15のそのパターンは、ヴァイアホール3を覆うよう
に設計される。このレジスト15は、ヴァイアホール3
上に保持されるように十分に硬化される。ここで、覆わ
れていない一つのヴァイアホール5が説明のために示さ
れている。パッド9による一回の転写は、三つのヴァイ
アホール3を覆うこのような方法では、一つ以上のホー
ルを同時に覆うことができる。
【0012】回路の基板1へのレジストパターンの形成
の次の工程は従来のものである。レジスト15のパター
ンは、電気回路を規定する。レジスト15は、紫外線照
射することにより十分に硬化される。基板1は、その後
エッチング液に浸され、エッチング液の浸透がレジスト
15により阻止される部分を除いて銅層7がエッチング
除去される。この発明によれば、レジスト15は、ヴァ
イアホール3及び上述のような他のヴァイアホールを覆
い、銅層7はヴァイアホールの内部からエッチングされ
ることがない。エッチング終了後、レジスト15用の溶
剤によりレジスト15が除去される。または、ある用途
では、レジスト15は永久的パッシベーション被覆とし
て残される。ヴァイアホール3中の銅は残り、別の工程
により付加する必要がない。
【0013】三次元回路基板を図示するために、基板1
の主要部とは別の面にある部分17を有する基板1が示
されている。この部分17は、ディスプレイまたは他の
部品を位置付けるために設けられ、一般的には、基板1
の主要部と同一の厚さであり、構造を支持するための側
壁19を有する(側壁19の反対側の部分17の側壁(
図示せず)は側壁19と対称である)。
【0014】パッド転写印刷法の使用は、上述のような
所定のパターンで部分17及び基板1の残りの部分に同
時にレジストを付着するのに、特に有利である。この部
分17と基板1の残りの部分との間に途切れなく転写さ
れるレジスト15のパターンを有する基板1と部分17
が交わる角度で、パッド9が押圧される。パッド転写印
刷法がこのような目的のために使用される場合、即ち、
ヴァイアホール3や5のようなヴァイアホールを覆うた
めのパッド転写印刷法の使用は、上述のような中間状態
に硬化させることができるレジストを使用すると仮定す
ると、主に上述のような硬化工程を付加するだけでよい
【0015】一般的には、ヴァイアホールは、ホール3
及び5について示されるように基板1を完全に貫通する
。また、一般的に、基板1はエッチング液に浸される。 その後、ホールを覆うレジスト15は、ホールが基板1
の表面に出る部分の両側に付着されなければならない。 これは、上述のように一方の側にレジスト15を付着し
て十分に硬化させ、その後、カードを裏返して上述のよ
うに他方の側にレジスト15を付着して十分に硬化させ
ることにより容易に行われる。硬化されたレジストは、
損傷を受けることなくテーブルの表面等の上に置かれる
。両側にレジストを付着して十分に硬化させた後、銅層
7は上述のようにエッチングされる。
【0016】適当なレジスト材料は、以下のものである
。これは、適度の変更がこの発明にとって重要であると
知られていない公知の組成式である。この実質的な組成
式は、米国特許第4911786号に開示され、198
9年3月3日出願の米国出願番号第318536号に記
述されている。この式の変更は、この発明には重要でな
いと思われるが、特に使用されるものは、以下に議論さ
れるように、約28.5重量%のHeloxy  WC
8402、約42.8重量%のEpiRez5183、
約23.8重量%のSU−8及び約4.9重量%のUV
E1014の樹脂を有する。
【0017】前述の材料は、エッチング液に対するマス
キング材料及びその後のパッシベーション材料として優
れたものであることが見出され、また、メッキが行われ
るならば、金メッキのようなメッキの前処理及びメッキ
処理の間の保護被覆として用いられる。大ざっぱに言え
ば、好ましい材料は、実質的には、エピクロロヒドリン
及びビスフェノールAの縮合物である40000〜13
0000の分子量を有するポリオール樹脂を約10〜8
0重量%、また、耐炎性が要求される場合には、約90
〜110℃の融点及び約600〜2500の分子量を有
するテトラブロモビスフェノールAのエポキシ化ジグリ
シジルエーテルを最高で約50重量%、放射線に露光し
た時にエポキシ化樹脂系の重合を開始させることが可能
となる陽イオン光重合開始剤を約0.1〜15重量%含
有するエポキシ樹脂である。エピクロロヒドリン及びビ
スフェノールAの縮合物である適当なポリオール樹脂は
、ユニオンカーバイド社により商標Heloxy  W
C8402で販売されている樹脂である。適当なエポキ
シ化オクタファンクショナルビスフェノールAホルムア
ルデヒドノボラック樹脂は、ハイテックポリマ社により
商標EpiRez  SU−8で販売されており、適当
なテトラブロモビスフェノールAのエポキシ化ジグリシ
ジルエーテルは、ハイテックポリマ社により商標Epi
Rez5183で販売されている。また、適当な光重合
開始剤は、ゼネラルエレクトリック社により商標UVE
1014で販売されている複合トリアリルスルホニウム
ヘキサフルオロアンチモン酸塩である。この材料はまた
、必要に応じて、アントラセンやペリレンまたはそれら
の誘導体のような感光剤を最高で約10重量%含有して
もよい。これらの材料は、前述の米国出願番号第318
536号に詳細に論じられている。必要ならば、3M社
により販売されているFC430のような界面活性剤を
、最高で1重量%、特に上述の特定の組成式では0.0
25重量%付加することができる。また、プリントされ
た時のレジストの光学的及び視覚的観察のために、マラ
カイトグリーン、エチルバイオレット及びローダミンB
のような種々の染料を最高で1重量%使用することがで
き、上述の特定の組成式では0.075重量%のエチル
バイオレットを使用することができる。
【0018】上述の特定の組成式は、以下のような溶剤
をも含む。すなわち、52重量%のプロピレングリコー
ルメチルエーテル、3重量%のメチルイソブチルケトン
及び2重量%のプロピレン炭酸塩である。これらの溶剤
は、40重量%の樹脂、重合開始剤、染料及び界面活性
剤と組み合わされる。
【0019】
【発明の効果】この発明は、基板表面の金属エッチング
の際にヴァイアホール内部の金属がエッチングされない
ように保護するので、追加の装置又は工程を必要とせず
、従って、低コストの電気回路製造方法を提供すること
ができる。
【図面の簡単な説明】
【図1】この発明の製造プロセスにおけるプリント回路
カードを示す斜視図である。
【符号の説明】
1  基板 3  ヴァイアホール 9  パッド 11  印刷面 13  マスタパターン 14  レジスト材料 15  レジスト

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  転写印刷面にレジスト材料を所定のパ
    ターンに付着する工程と、上記付着されたレジスト材料
    を適度に硬化させる工程と、少なくとも一つのメタライ
    ズされたヴァイアホールを有するメタライズされた回路
    基板のヴァイアホールを覆う位置に上記転写印刷面を接
    触させることにより上記パターンを転写する工程と、電
    気回路を規定し、かつ上記ヴァイアホールを覆うパター
    ンの上記レジスト材料をさらに硬化させる工程と、上記
    ヴァイアホールを覆う上記レジスト材料により上記ヴァ
    イアホールがエッチングされるのを防止しつつ、上記さ
    らに硬化されたレジスト材料を有する上記回路基板をエ
    ッチングすることにより回路パターンを形成する工程と
    を有する電気回路の製造方法。
  2. 【請求項2】  上記適度に硬化させる工程は、上記レ
    ジスト材料が反応する放射線を照射することである請求
    項1記載の電気回路の製造方法。
  3. 【請求項3】  上記回路基板は三次元回路基板である
    請求項2記載の電気回路の製造方法。
  4. 【請求項4】  上記回路基板は三次元回路基板である
    請求項1記載の電気回路の製造方法。
  5. 【請求項5】  転写印刷面にレジスト材料を所定のパ
    ターンに付着する工程と、上記付着されたレジスト材料
    を適度に硬化させる工程と、上記回路基板に上記転写印
    刷面を接触させて少なくとも一つのメタライズされたヴ
    ァイアホールを有する三次元のメタライズされた回路基
    板の上記ヴァイアホールを覆う位置、及び上記回路基板
    表面の三次元のメタライズパターンを形成する場所に上
    記レジスト材料のパターンを転写する工程と、上記ヴァ
    イアホールを覆うと共に上記回路基板表面の上記三次元
    のメタライズパターンを形成する場所に延在する電気回
    路を規定するパターンの上記レジスト材料をさらに硬化
    させる工程と、上記ヴァイアホールを覆う上記レジスト
    材料により上記ヴァイアホールがエッチングされるのを
    防止しつつ、上記さらに硬化されたレジスト材料を有す
    る上記回路基板をエッチングすることにより回路パター
    ンを形成する工程とを有する電気回路の製造方法。
  6. 【請求項6】  上記適度に硬化させる工程は、上記レ
    ジスト材料が反応する放射線を照射するものである請求
    項5記載の電気回路の製造方法。
JP3268663A 1990-09-24 1991-09-20 電気回路の製造方法 Expired - Lifetime JP2617053B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US586923 1990-09-24
US07/586,923 US5066360A (en) 1990-09-24 1990-09-24 Pad printing of resist over via holes

Publications (2)

Publication Number Publication Date
JPH04259280A true JPH04259280A (ja) 1992-09-14
JP2617053B2 JP2617053B2 (ja) 1997-06-04

Family

ID=24347644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268663A Expired - Lifetime JP2617053B2 (ja) 1990-09-24 1991-09-20 電気回路の製造方法

Country Status (2)

Country Link
US (1) US5066360A (ja)
JP (1) JP2617053B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352634A (en) * 1992-03-23 1994-10-04 Brody Thomas P Process for fabricating an active matrix circuit
US5380271A (en) * 1992-09-24 1995-01-10 Alza Corporation Electrotransport agent delivery device and method
GB9312684D0 (en) * 1993-06-18 1993-08-04 Charles Glassware Ltd Drinking vessel
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US5837609A (en) * 1997-01-16 1998-11-17 Ford Motor Company Fully additive method of applying a circuit pattern to a three-dimensional, nonconductive part
EP2230890A1 (en) * 2009-03-20 2010-09-22 Laird Technologies AB Method for providing a conductive material structure on a carrier
CN102892252B (zh) * 2011-07-19 2015-08-05 联滔电子有限公司 三维电路的制造方法
CN102984887A (zh) * 2011-09-06 2013-03-20 柏腾科技股份有限公司 三维线路结构及其制造方法
TWI445474B (zh) * 2011-11-18 2014-07-11 Chuan Ling Hu Manufacturing method of plastic metallized three - dimensional line
JP7398561B2 (ja) * 2019-11-18 2023-12-14 新光維医療科技(蘇州)股▲フン▼有限公司 一体化された小型溶接板構造およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363573A (en) * 1976-11-19 1978-06-07 Toray Industries Method of forming resist pattern

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1196201A (en) * 1967-09-19 1970-06-24 Tokyo Shibaura Electric Co A method of Printing Electrical Circuits onto Substrates
US4127436A (en) * 1975-04-17 1978-11-28 E. I. Du Pont De Nemours And Company Vacuum laminating process
JPS56129394A (en) * 1980-03-14 1981-10-09 Dainippon Screen Mfg Method of producing through hole of printed board
DE3145585A1 (de) * 1981-11-17 1983-05-26 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung elektrisch leitfaehiger bereiche
JPH01283991A (ja) * 1988-05-11 1989-11-15 Nippon Mining Co Ltd プリント配線基板の製造方法
US4964947A (en) * 1989-01-20 1990-10-23 Casio Computer Co., Ltd. Method of manufacturing double-sided wiring substrate
US4911786A (en) * 1989-04-26 1990-03-27 International Business Machines Corporation Method of etching polyimides and resulting passivation structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363573A (en) * 1976-11-19 1978-06-07 Toray Industries Method of forming resist pattern

Also Published As

Publication number Publication date
US5066360A (en) 1991-11-19
JP2617053B2 (ja) 1997-06-04

Similar Documents

Publication Publication Date Title
US4882245A (en) Photoresist composition and printed circuit boards and packages made therewith
JPH04259280A (ja) 電気回路の製造方法
WO1989001282A1 (en) Method for the manufacture of multilayer printed circuit boards
US4500389A (en) Process for the manufacture of substrates to interconnect electronic components
JP4591987B2 (ja) 高精度埋込みインピーダンスエレメントを備えたプリント配線板の製造方法
GB1478341A (en) Printed circuit board and method of making the same
CA1245774A (en) Process for providing a landless through-hole connection
CA1289803C (en) Photoresist composition and printed circuit boards and packages made therewith
EP0394638A3 (en) Method of etching polyimides and resulting passivation structures
US5141829A (en) Method of preparing a photo-mask for imaging three-dimensional objects
JP3080366B2 (ja) 無電解金属めっき法及び回路化構造体
JPS63293994A (ja) 残留触媒粒子を除去する方法
JPH08186119A (ja) 配線基板の製造方法
US6037096A (en) Film composition and method for a planar surface atop a plated through hole
JPS62273810A (ja) 強化合成重合体複合材料の処理方法
KR100272627B1 (ko) 경화성 광 상 형성 조성물
TWI632839B (zh) 圖案化基板的方法
JPS647592A (en) Manufacture of printed wiring board
WO1990012482A2 (en) Printed circuit boards
JPH04314391A (ja) アディティブ法プリント配線板用接着剤
JPS56140342A (en) Image forming composition and formation of resist image
JPH03102893A (ja) プリント配線板の製造方法
JPS61139089A (ja) 印刷配線板の製造方法
JP3797587B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2687616B2 (ja) プリント配線板の製造方法