JPH04259995A - 書き込み電圧発生回路 - Google Patents
書き込み電圧発生回路Info
- Publication number
- JPH04259995A JPH04259995A JP3042982A JP4298291A JPH04259995A JP H04259995 A JPH04259995 A JP H04259995A JP 3042982 A JP3042982 A JP 3042982A JP 4298291 A JP4298291 A JP 4298291A JP H04259995 A JPH04259995 A JP H04259995A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- channel enhancement
- channel
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 6
- 230000002950 deficient Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電気的に書き込み可能な
読み出し専用メモリ（以下、ＥＰＲＯＭという）に関し
、特に不良セルを冗長セルに切り換える書き込み電圧発
生回路に関する。
読み出し専用メモリ（以下、ＥＰＲＯＭという）に関し
、特に不良セルを冗長セルに切り換える書き込み電圧発
生回路に関する。
【０００２】
【従来の技術】最近、大容量のＥＰＲＯＭが開発されて
おり、メモリ容量が増大するにともない製品歩留まりを
上げる必要から、冗長セルを内蔵するようになってきた
。冗長セルを切り換える場合、ポリシリコンヒューズで
切り換える場合と、不良アドレスをＰＲＯＭに記憶させ
、不良セルへのアクセス時に冗長セルに切り換える場合
があるが、ＥＰＲＯＭではメモリセルの書き込み電圧を
利用するＰＲＯＭ切換タイプが多い。以下、ＰＲＯＭ切
換タイプについて述べる。
おり、メモリ容量が増大するにともない製品歩留まりを
上げる必要から、冗長セルを内蔵するようになってきた
。冗長セルを切り換える場合、ポリシリコンヒューズで
切り換える場合と、不良アドレスをＰＲＯＭに記憶させ
、不良セルへのアクセス時に冗長セルに切り換える場合
があるが、ＥＰＲＯＭではメモリセルの書き込み電圧を
利用するＰＲＯＭ切換タイプが多い。以下、ＰＲＯＭ切
換タイプについて述べる。
【０００３】従来の書き込み電圧発生回路は、図３に示
されているように、レベルシフタ１８を有しており、レ
ベルシフタ１８は書き込み制御信号１の供給されるイン
バータ３と、Ｐチャンネルエンハンスメントトランジス
タ４，６と、Ｎチャンネルエンハンスメントトランジス
タ５，７で構成されている。書き込み電圧発生回路は、
Ｎチャンネルディプレッショントランジスタ１０，１１
を更に備えている。
されているように、レベルシフタ１８を有しており、レ
ベルシフタ１８は書き込み制御信号１の供給されるイン
バータ３と、Ｐチャンネルエンハンスメントトランジス
タ４，６と、Ｎチャンネルエンハンスメントトランジス
タ５，７で構成されている。書き込み電圧発生回路は、
Ｎチャンネルディプレッショントランジスタ１０，１１
を更に備えている。
【０００４】読み出し動作時、書き込み制御信号１はＶ
ＣＣレベルになっており、インバータ３の出力はＧＮＤ
レベルとなり、電源１５，１６，１７はＶＣＣレベルに
なっている。したがって、レベルシフタ１８内のＰチャ
ンネルエンハンスメントトランジスタ４がオンし、Ｎチ
ャンネルエンハンスメントトランジスタ５がオフし、Ｐ
チャンネルエンハンスメントトランジスタ６もオフし、
Ｎチャンネルエンハンスメントトランジスタ７がオンす
る。 信号８がＶＣＣレベル、信号９がＧＮＤレベルとなり、
Ｎチャンネルディプレッショントランジスタ１０はオン
、Ｎチャンネルディプレッショントランジスタ１１はオ
フする。したがって、書き込み電圧信号１４はＶＣＣレ
ベルとなる。
ＣＣレベルになっており、インバータ３の出力はＧＮＤ
レベルとなり、電源１５，１６，１７はＶＣＣレベルに
なっている。したがって、レベルシフタ１８内のＰチャ
ンネルエンハンスメントトランジスタ４がオンし、Ｎチ
ャンネルエンハンスメントトランジスタ５がオフし、Ｐ
チャンネルエンハンスメントトランジスタ６もオフし、
Ｎチャンネルエンハンスメントトランジスタ７がオンす
る。 信号８がＶＣＣレベル、信号９がＧＮＤレベルとなり、
Ｎチャンネルディプレッショントランジスタ１０はオン
、Ｎチャンネルディプレッショントランジスタ１１はオ
フする。したがって、書き込み電圧信号１４はＶＣＣレ
ベルとなる。
【０００５】書き込み動作時には、電源１５，１６，１
７は書き込み電圧Ｖｐｐレベルになっている。そして、
制御信号１はＧＮＤレベルとなり、インバータ３はＶＣ
Ｃレベルとなり、レベルシフタ１８内のＰチャンネルエ
ンハンスメントトランジスタ４がオフし、Ｎチャンネル
エンハンスメントトランジスタ５がオンし、Ｐチャンネ
ルエンハンスメントトランジスタ６もオンし、Ｎチャン
ネルエンハンスメントトランジスタ７がオフとなる。信
号８はＧＮＤレベル、信号９がＶｐｐレベルとなり、Ｎ
チャンネルディプレッション１１はオンし、書き込み電
圧１４からはＶｐｐレベルが出力される。
７は書き込み電圧Ｖｐｐレベルになっている。そして、
制御信号１はＧＮＤレベルとなり、インバータ３はＶＣ
Ｃレベルとなり、レベルシフタ１８内のＰチャンネルエ
ンハンスメントトランジスタ４がオフし、Ｎチャンネル
エンハンスメントトランジスタ５がオンし、Ｐチャンネ
ルエンハンスメントトランジスタ６もオンし、Ｎチャン
ネルエンハンスメントトランジスタ７がオフとなる。信
号８はＧＮＤレベル、信号９がＶｐｐレベルとなり、Ｎ
チャンネルディプレッション１１はオンし、書き込み電
圧１４からはＶｐｐレベルが出力される。
【０００６】この時Ｎチャンネルディプレッショントラ
ンジスタ１０はソース電位がＶＣＣ、ゲート電位がＧＮ
Ｄ、ドレイン電位はＶｐｐとなっているため、オフ状態
であり、電源１７のＶｐｐがＶＣＣに流れ込むことはな
く、電圧信号１４からはＶｐｐが出力される。
ンジスタ１０はソース電位がＶＣＣ、ゲート電位がＧＮ
Ｄ、ドレイン電位はＶｐｐとなっているため、オフ状態
であり、電源１７のＶｐｐがＶＣＣに流れ込むことはな
く、電圧信号１４からはＶｐｐが出力される。
【０００７】制御信号１がＶＣＣレベルの場合、信号８
がＶｐｐレベル、信号９がＧＮＤレベルとなり、Ｎチャ
ンネルディプレッション１０はオンし、Ｎチャンネルデ
ィプレッション１１はソース電位がＶｐｐレベル、ゲー
ト電位がＧＮＤレベル、ドレイン電位はＶＣＣレベルと
なって、オフ状態となり、書き込み信号１４からはＶＣ
Ｃが出力される。
がＶｐｐレベル、信号９がＧＮＤレベルとなり、Ｎチャ
ンネルディプレッション１０はオンし、Ｎチャンネルデ
ィプレッション１１はソース電位がＶｐｐレベル、ゲー
ト電位がＧＮＤレベル、ドレイン電位はＶＣＣレベルと
なって、オフ状態となり、書き込み信号１４からはＶＣ
Ｃが出力される。
【０００８】
【発明が解決しようとする課題】上述した従来の回路構
成では、書き込み電圧信号１４はＶＣＣ，Ｖｐｐレベル
にしか設定できなかった。このように、従来の書き込み
電圧発生回路はＧＮＤレベルを含めた３値を発生できな
いので、冗長セルに切り換えるべき欠陥セルをアドレス
を記憶する記憶回路をＰＲＯＭで設けると、テスト時に
ＥＰＲＯＭセルだけにデータを書き込み、その良否を評
価できないという問題点があった。
成では、書き込み電圧信号１４はＶＣＣ，Ｖｐｐレベル
にしか設定できなかった。このように、従来の書き込み
電圧発生回路はＧＮＤレベルを含めた３値を発生できな
いので、冗長セルに切り換えるべき欠陥セルをアドレス
を記憶する記憶回路をＰＲＯＭで設けると、テスト時に
ＥＰＲＯＭセルだけにデータを書き込み、その良否を評
価できないという問題点があった。
【０００９】
【課題を解決するための手段】本発明の要旨は、第１，
第２電圧信号のレベルを指定する制御信号に応答して第
１，第２出力信号を発生する第１レベルシフタと、書き
込み電圧を選択する選択信号に応答して第３，第４出力
信号を発生する第２レベルシフタと、第１〜第４出力信
号に応答して第１，第２電圧信号のレベルを選択的に切
り換える切換回路とを備えたである。
第２電圧信号のレベルを指定する制御信号に応答して第
１，第２出力信号を発生する第１レベルシフタと、書き
込み電圧を選択する選択信号に応答して第３，第４出力
信号を発生する第２レベルシフタと、第１〜第４出力信
号に応答して第１，第２電圧信号のレベルを選択的に切
り換える切換回路とを備えたである。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の第１実施例を示す回路図であ
る。図１において、１５，３５は第１，第２レベルシフ
タ、１００は切換回路である。１は書き込みレベルを制
御する制御信号であり、２は書き込み信号のレベルを選
択する選択信号である。３，２０はインバータであり、
４，６，１２，２１，２３，２９はＰチャンネルエンハ
ンスメントトランジスタ、５，７，１３，２２，２４，
３０はＮチャンネルエンハンスメントトランジスタ、１
０，１１，２７，２８はＮチャンネルディプレッション
トランジスタである。ノード１５，１６，１７，３２，
３３，３４は読み出し動作時はＶＣＣレベル、書き込み
時には、Ｖｐｐレベルに移行する。
説明する。図１は本発明の第１実施例を示す回路図であ
る。図１において、１５，３５は第１，第２レベルシフ
タ、１００は切換回路である。１は書き込みレベルを制
御する制御信号であり、２は書き込み信号のレベルを選
択する選択信号である。３，２０はインバータであり、
４，６，１２，２１，２３，２９はＰチャンネルエンハ
ンスメントトランジスタ、５，７，１３，２２，２４，
３０はＮチャンネルエンハンスメントトランジスタ、１
０，１１，２７，２８はＮチャンネルディプレッション
トランジスタである。ノード１５，１６，１７，３２，
３３，３４は読み出し動作時はＶＣＣレベル、書き込み
時には、Ｖｐｐレベルに移行する。
【００１１】次に、動作を説明する。まず、読み出し動
作時には、書き込み電圧信号１４がＰＲＯＭに、書き込
み電圧信号３１がＥＰＲＯＭの入力に供給されるものと
する。
作時には、書き込み電圧信号１４がＰＲＯＭに、書き込
み電圧信号３１がＥＰＲＯＭの入力に供給されるものと
する。
【００１２】選択信号２はＶＣＣレベルになっており、
制御信号１がＶＣＣレベルの場合には、レベルシフタ１
８の出力信号８はＶＣＣレベルに、出力信号９はＧＮＤ
レベルとなっており、レベルシフタ３５の出力信号２５
はＧＮＤレベル、信号２６はＶＣＣレベルとなっている
。出力信号８，９の供給されるＮチャンネルディプレッ
ショントランジスタ１０，２７はオンし、Ｎチャンネル
ディプレッション１１，２８はオフするのでノード１９
，３６はＶＣＣレベルになっている。
制御信号１がＶＣＣレベルの場合には、レベルシフタ１
８の出力信号８はＶＣＣレベルに、出力信号９はＧＮＤ
レベルとなっており、レベルシフタ３５の出力信号２５
はＧＮＤレベル、信号２６はＶＣＣレベルとなっている
。出力信号８，９の供給されるＮチャンネルディプレッ
ショントランジスタ１０，２７はオンし、Ｎチャンネル
ディプレッション１１，２８はオフするのでノード１９
，３６はＶＣＣレベルになっている。
【００１３】出力信号２５の供給されるＰチャンネルエ
ンハンスメントトランジスタ１２はオンし、Ｎチャンネ
ルエンハンスメントトランジスタ１３はオフし、書き込
み電圧信号１４はノード１９のＶＣＣレベルとなり出力
される。出力信号２６の供給されるＰチャンネルエンハ
ンスメントトランジスタ２９はオフし、Ｎチャンネルエ
ンハンスメントトランジスタ３０はオンし、ノード３６
のＶＣＣレベルとは関係なしに、書き込み電圧信号３１
はＧＮＤレベルとなり出力される。
ンハンスメントトランジスタ１２はオンし、Ｎチャンネ
ルエンハンスメントトランジスタ１３はオフし、書き込
み電圧信号１４はノード１９のＶＣＣレベルとなり出力
される。出力信号２６の供給されるＰチャンネルエンハ
ンスメントトランジスタ２９はオフし、Ｎチャンネルエ
ンハンスメントトランジスタ３０はオンし、ノード３６
のＶＣＣレベルとは関係なしに、書き込み電圧信号３１
はＧＮＤレベルとなり出力される。
【００１４】制御信号１がＧＮＤレベルになるとレベル
シフタ１８の出力信号８，９のレベルはそれぞれＧＮＤ
レベルＶＣＣレベルになるが、Ｎチャンネルディプレッ
ショントランジスタ１０，１１，２７，２８はオン状態
を維持するので、書き込み電圧信号１４，３１の出力レ
ベルはそれぞれＶＣＣレベル、ＧＮＤレベルと変わらな
い。
シフタ１８の出力信号８，９のレベルはそれぞれＧＮＤ
レベルＶＣＣレベルになるが、Ｎチャンネルディプレッ
ショントランジスタ１０，１１，２７，２８はオン状態
を維持するので、書き込み電圧信号１４，３１の出力レ
ベルはそれぞれＶＣＣレベル、ＧＮＤレベルと変わらな
い。
【００１５】次に、書き込み動作時、ノード１５，１６
，１７，３２，３３，３４はＶｐｐレベルになっており
、選択信号２はＶＣＣレベルになっている。冗長セルへ
の切換を行わない場合、制御信号１はＶＣＣレベル、レ
ベルシフタ１８からの出力信号８はＶｐｐレベル、出力
信号９はＧＮＤレベルとなる。レベルシフタ３５からの
出力信号２５はＧＮＤレベル、出力信号２６はＶｐｐレ
ベルとなる。したがって、Ｎチャンネルディプレッショ
ントランジスタ１０はオンとなり、Ｎチャンネルディプ
レッショントランジスタ１１は、ソース電位がＶｐｐレ
ベル、ゲート電位がＧＮＤレベル、ドレイン電位がＶＣ
Ｃレベルとなるため、しきい値の関係からオフ状態とな
り、ノード１９はＶＣＣレベルになっている。
，１７，３２，３３，３４はＶｐｐレベルになっており
、選択信号２はＶＣＣレベルになっている。冗長セルへ
の切換を行わない場合、制御信号１はＶＣＣレベル、レ
ベルシフタ１８からの出力信号８はＶｐｐレベル、出力
信号９はＧＮＤレベルとなる。レベルシフタ３５からの
出力信号２５はＧＮＤレベル、出力信号２６はＶｐｐレ
ベルとなる。したがって、Ｎチャンネルディプレッショ
ントランジスタ１０はオンとなり、Ｎチャンネルディプ
レッショントランジスタ１１は、ソース電位がＶｐｐレ
ベル、ゲート電位がＧＮＤレベル、ドレイン電位がＶＣ
Ｃレベルとなるため、しきい値の関係からオフ状態とな
り、ノード１９はＶＣＣレベルになっている。
【００２０】出力信号２５がＧＮＤレベルのため、Ｐチ
ャンネルエンハンスメントトランジスタ１２がオン、Ｎ
チャンネルエンハンスメントトランジスタ１３がオフと
なり、書き込み電圧信号１４はＶＣＣに移行し、冗長セ
ルへの切換は行われない。
ャンネルエンハンスメントトランジスタ１２がオン、Ｎ
チャンネルエンハンスメントトランジスタ１３がオフと
なり、書き込み電圧信号１４はＶＣＣに移行し、冗長セ
ルへの切換は行われない。
【００２１】この時、Ｎチャンネルディプレッショント
ランジスタ２７はオンし、Ｎチャンネルディプレッショ
ントランジスタ２８はオフする。ノード３６はノード１
９と同様ＶＣＣレベルになっているが、出力信号２６が
ＶＣＣレベルのため、Ｐチャンネルエンハンスメントト
ランジスタ２９がオフし、Ｎチャンネルエンハンスメン
トトランジスタ３０がオンとなり、書き込み電圧信号３
１はＧＮＤレベルとなる。
ランジスタ２７はオンし、Ｎチャンネルディプレッショ
ントランジスタ２８はオフする。ノード３６はノード１
９と同様ＶＣＣレベルになっているが、出力信号２６が
ＶＣＣレベルのため、Ｐチャンネルエンハンスメントト
ランジスタ２９がオフし、Ｎチャンネルエンハンスメン
トトランジスタ３０がオンとなり、書き込み電圧信号３
１はＧＮＤレベルとなる。
【００２２】冗長セルに切り換える場合、制御信号をＧ
ＮＤレベルとする。レベルシフタ１８の出力信号８がＧ
ＮＤレベル、出力信号９がＶｐｐレベルとなり、Ｎチャ
ンネルディプレッショントランジスタ１１はオンし、Ｎ
チャンネルディプレッショントランジスタ１０はソース
電位がＶＣＣレベル、ゲート電位がＧＮＤレベル、ドレ
イン電位がＶｐｐレベルなのでオフ状態となり、ノード
１９はＶｐｐレベルとなる。出力信号２５はＧＮＤレベ
ルのままなので、Ｐチャンネルエンハンスメントトラン
ジスタ１２がオン、Ｎチャンネルエンハンスメントトラ
ンジスタ１３がオフとなり、書き込み電圧信号１４はＶ
ｐｐレベルとなり、冗長セル切換用のＰＲＯＭに欠陥セ
ルのアドレスが書き込まれる。この時、出力信号２６は
Ｖｐｐレベルになっているため、Ｐチャンネルエンハン
スメントトランジスタ２９はオンし、Ｎチャンネルエン
ハンスメントトランジスタ３０もオンとなり、書き込み
電圧信号３１４はＧＮＤレベルとなる。以上より、制御
信号１がＶＣＣ、ＧＮＤレベルで変化しても書き込み電
圧信号３１はＧＮＤレベルのままでＥＰＲＯＭに書き込
まれることはない。
ＮＤレベルとする。レベルシフタ１８の出力信号８がＧ
ＮＤレベル、出力信号９がＶｐｐレベルとなり、Ｎチャ
ンネルディプレッショントランジスタ１１はオンし、Ｎ
チャンネルディプレッショントランジスタ１０はソース
電位がＶＣＣレベル、ゲート電位がＧＮＤレベル、ドレ
イン電位がＶｐｐレベルなのでオフ状態となり、ノード
１９はＶｐｐレベルとなる。出力信号２５はＧＮＤレベ
ルのままなので、Ｐチャンネルエンハンスメントトラン
ジスタ１２がオン、Ｎチャンネルエンハンスメントトラ
ンジスタ１３がオフとなり、書き込み電圧信号１４はＶ
ｐｐレベルとなり、冗長セル切換用のＰＲＯＭに欠陥セ
ルのアドレスが書き込まれる。この時、出力信号２６は
Ｖｐｐレベルになっているため、Ｐチャンネルエンハン
スメントトランジスタ２９はオンし、Ｎチャンネルエン
ハンスメントトランジスタ３０もオンとなり、書き込み
電圧信号３１４はＧＮＤレベルとなる。以上より、制御
信号１がＶＣＣ、ＧＮＤレベルで変化しても書き込み電
圧信号３１はＧＮＤレベルのままでＥＰＲＯＭに書き込
まれることはない。
【００２３】テスト時に、ＰＲＯＭに欠陥セルのアドレ
スを書き込まず、ＥＰＲＯＭに書き込んでテストする場
合には、選択信号２をＧＮＤレベルにすると、出力信号
２５はＶｐｐレベル、出力信号２６はＧＮＤレベルとな
るため、Ｐチャンネルエンハンスメントトランジスタ１
２はオフし、Ｎチャンネルエンハンスメントトランジス
タはオフとなり、制御信号１の変化にかかわらず、書き
込み電圧信号１４はＧＮＤとなり、ＰＲＯＭに書き込ま
れることはない。一方、書き込み電圧信号３１は、制御
信号１がＶＣＣレベルの時は、出力信号８がＶｐｐレベ
ル、信号９がＧＮＤレベルのため、Ｎチャンネルディプ
レッション２７がオンし、Ｎチャンネルディプレッショ
ントランジスタ２８がオフとなり、出力信号２６がＧＮ
Ｄレベルになることにより、Ｐチャンネルエンハンスメ
ントトランジスタ２９がオン、Ｎチャンネルエンハンス
メントトランジスタ３０がオフとなり、書き込み電圧信
号３１はＶＣＣレベルとなる。したがって、ＥＰＲＯＭ
には書き込まれない。
スを書き込まず、ＥＰＲＯＭに書き込んでテストする場
合には、選択信号２をＧＮＤレベルにすると、出力信号
２５はＶｐｐレベル、出力信号２６はＧＮＤレベルとな
るため、Ｐチャンネルエンハンスメントトランジスタ１
２はオフし、Ｎチャンネルエンハンスメントトランジス
タはオフとなり、制御信号１の変化にかかわらず、書き
込み電圧信号１４はＧＮＤとなり、ＰＲＯＭに書き込ま
れることはない。一方、書き込み電圧信号３１は、制御
信号１がＶＣＣレベルの時は、出力信号８がＶｐｐレベ
ル、信号９がＧＮＤレベルのため、Ｎチャンネルディプ
レッション２７がオンし、Ｎチャンネルディプレッショ
ントランジスタ２８がオフとなり、出力信号２６がＧＮ
Ｄレベルになることにより、Ｐチャンネルエンハンスメ
ントトランジスタ２９がオン、Ｎチャンネルエンハンス
メントトランジスタ３０がオフとなり、書き込み電圧信
号３１はＶＣＣレベルとなる。したがって、ＥＰＲＯＭ
には書き込まれない。
【００２４】ところが、制御信号１をＧＮＤレベルにす
ればＮチャンネルディプレッショントランジスタ２７が
オフ、Ｎチャンネルディプレッショントランジスタ２８
がオンし、書き込み電圧信号３１はＶｐｐが出力され、
ＥＰＲＯＭに書き込むことができる。
ればＮチャンネルディプレッショントランジスタ２７が
オフ、Ｎチャンネルディプレッショントランジスタ２８
がオンし、書き込み電圧信号３１はＶｐｐが出力され、
ＥＰＲＯＭに書き込むことができる。
【００２５】書き込み電圧発生回路の第２実施例を図２
に示す。第２実施例と第１実施例の相違点はレベルシフ
タ３５に入力される選択信号の論理が逆なことであり、
出力信号２５，２６の論理を合わせる必要からＰチャン
ネルエンハンスメントトランジスタ３７，４１とＮチャ
ンネルエンハンスメントトランジスタ３８，４２を入れ
ている。書き込み電圧信号１４，３１の出力は第１実施
例と同一なので詳細な説明は省略する。
に示す。第２実施例と第１実施例の相違点はレベルシフ
タ３５に入力される選択信号の論理が逆なことであり、
出力信号２５，２６の論理を合わせる必要からＰチャン
ネルエンハンスメントトランジスタ３７，４１とＮチャ
ンネルエンハンスメントトランジスタ３８，４２を入れ
ている。書き込み電圧信号１４，３１の出力は第１実施
例と同一なので詳細な説明は省略する。
【００２６】以上説明したように、第１，第２実施例と
も制御信号と選択信号の組合せにより、別々に書き込み
電圧を発生することができる。したがって、上記第１実
施例において、出力信号８，９，２５，２６は第１〜第
４出力信号として機能し、ノード１９，３６は第１，第
２選択ノードである。
も制御信号と選択信号の組合せにより、別々に書き込み
電圧を発生することができる。したがって、上記第１実
施例において、出力信号８，９，２５，２６は第１〜第
４出力信号として機能し、ノード１９，３６は第１，第
２選択ノードである。
【００２７】
【発明の効果】以上説明してきたように、本発明によれ
ば、書き込み電圧発生回路は、冗長セルへの切換時に欠
陥セルのアドレスをＰＲＯＭに書き込む書き込み電圧と
、テスト時にＥＰＲＯＭデータを書き込む書き込み電圧
など複数の書き込み動作を実行できる書き込み電圧信号
を選択的に発生できるという効果を得られる。
ば、書き込み電圧発生回路は、冗長セルへの切換時に欠
陥セルのアドレスをＰＲＯＭに書き込む書き込み電圧と
、テスト時にＥＰＲＯＭデータを書き込む書き込み電圧
など複数の書き込み動作を実行できる書き込み電圧信号
を選択的に発生できるという効果を得られる。
【図１】第１実施例を示す回路図である。
【図２】第２実施例を示す回路図である。
【図３】従来例の回路図である。
１ 制御信号
２ 選択信号
３，２０ インバータ
４，６，１２，２１，２３，２９，３７，４１ Ｐチ
ャンネルエンハンスメントトランジスタ ５，７，１３，２２，２４，３０，３８，４２ Ｎチ
ャンネルエンハンスメントトランジスタ １０，１１，２７，２８ Ｎチャンネルディプレッシ
ョントランジスタ １８，３５ レベルシフタ ８，９，２５，２６ レベルシフタ出力１４，３１
書き込み電圧信号 １５，１６，１７，３２，３３，３４ Ｖｐｐ電源１
００ 切換回路
ャンネルエンハンスメントトランジスタ ５，７，１３，２２，２４，３０，３８，４２ Ｎチ
ャンネルエンハンスメントトランジスタ １０，１１，２７，２８ Ｎチャンネルディプレッシ
ョントランジスタ １８，３５ レベルシフタ ８，９，２５，２６ レベルシフタ出力１４，３１
書き込み電圧信号 １５，１６，１７，３２，３３，３４ Ｖｐｐ電源１
００ 切換回路
Claims (3)
- 【請求項１】 電気的に書き込み可能な読み出し専用
メモリ装置に内蔵され、複数の電圧信号を発生させる書
き込み電圧発生回路において、第１，第２電圧信号のレ
ベルを指定する制御信号に応答して第１，第２出力信号
を発生する第１レベルシフタと、書き込み電圧を選択す
る選択信号に応答して第３，第４出力信号を発生する第
２レベルシフタと、第１〜第４出力信号に応答して第１
，第２電圧信号のレベルを選択的に切り換える切換回路
とを備えた書き込み電圧発生回路。 - 【請求項２】 上記第１，第２レベルシフタは、電源
電圧または書き込み電圧の供給される電圧ノードと接地
ノードとの間にそれぞれＰチャンネルエンハンスメント
型トランジスタとＮチャンネルエンハンスメント型トラ
ンジスタを直列接続した２本の直列体を接続し、一方の
直列体の共通ドレインを他方の直列体のＮチャンネルエ
ンハンスメント型トランジスタのゲートに接続し、制御
信号または選択信号は一方の直列体のＰチャンネルエン
ハンスメント型トランジスタのゲートに直接、他方の直
列体のＰチャンネルエンハンスメント型トランジスタの
ゲートにはインバータを介してそれぞれ供給される請求
項１記載の書き込み電圧発生回路。 - 【請求項３】 上記切換回路は、電源と第１選択ノー
ドとの間に接続され第１出力信号の供給されるゲートを
有する第１Ｎチャンネルディプレッショントランジスタ
と、上記電圧ノードと第１選択ノードとの間に接続され
第２出力信号の供給されるゲートを有する第２Ｎチャン
ネルディプレッショントランジスタと、第１選択ノード
と接地ノードとの間に直列接続された第３Ｐチャンネル
エンハンスメント型トランジスタと第４Ｎチャンネルエ
ンハンスメント型トランジスタで構成され第３出力信号
の供給されるゲートを有する第１選択回路と、電源と第
２選択ノードとの間に接続され第１出力信号の供給され
るゲートを有する第５Ｎチャンネルディプレッショント
ランジスタと、上記電圧ノードと第２選択ノードとの間
に接続され第２出力信号の供給されるゲートを有する第
６Ｎチャンネルディプレッショントランジスタと、第２
選択ノードと接地ノードとの間に直列接続された第７Ｐ
チャンネルエンハンスメント型トランジスタと第８Ｎチ
ャンネルエンハンスメント型トランジスタで構成され第
４出力信号の供給されるゲートを有する第２選択回路と
を備え、第１選択回路の共通ドレインから第１電圧信号
を出力し、第２選択回路の共通ドレインから第２電圧信
号を出力する請求項２記載の書き込み電圧発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042982A JP2773786B2 (ja) | 1991-02-15 | 1991-02-15 | 書き込み電圧発生回路 |
| US07/835,335 US5293561A (en) | 1991-02-15 | 1992-02-14 | Write-in voltage source incorporated in electrically erasable programmable read only memory device with redundant memory cell array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042982A JP2773786B2 (ja) | 1991-02-15 | 1991-02-15 | 書き込み電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259995A true JPH04259995A (ja) | 1992-09-16 |
| JP2773786B2 JP2773786B2 (ja) | 1998-07-09 |
Family
ID=12651246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3042982A Expired - Fee Related JP2773786B2 (ja) | 1991-02-15 | 1991-02-15 | 書き込み電圧発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5293561A (ja) |
| JP (1) | JP2773786B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4439661C5 (de) * | 1993-11-09 | 2007-03-29 | Samsung Electronics Co., Ltd., Suwon | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19725181A1 (de) * | 1997-06-13 | 1999-02-25 | Siemens Ag | Ansteuerschaltung für nichtflüchtige Halbleiter-Speicheranordnung |
| JP2001351383A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| FR2811131A1 (fr) * | 2000-06-30 | 2002-01-04 | St Microelectronics Sa | Dispositif de controle d'alimentation dans un circuit integre comprenant des elements de memoire non volatile electriquement programmable |
| DE10063686A1 (de) * | 2000-12-20 | 2002-07-18 | Infineon Technologies Ag | Schaltungsanordnung zur Pegelerhöhung, insbesondere zum Ansteuern einer programmierbaren Verbindung |
| KR102115639B1 (ko) * | 2016-07-27 | 2020-05-27 | 매그나칩 반도체 유한회사 | 전원 스위치 회로 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03147598A (ja) * | 1989-11-02 | 1991-06-24 | Sony Corp | シフトレジスタ |
-
1991
- 1991-02-15 JP JP3042982A patent/JP2773786B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-14 US US07/835,335 patent/US5293561A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4439661C5 (de) * | 1993-11-09 | 2007-03-29 | Samsung Electronics Co., Ltd., Suwon | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung |
| DE4447754B4 (de) * | 1993-11-09 | 2012-04-26 | Samsung Electronics Co., Ltd. | Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773786B2 (ja) | 1998-07-09 |
| US5293561A (en) | 1994-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392212A (en) | Semiconductor memory device with decoder for chip selection/write in | |
| US6477091B2 (en) | Method, apparatus, and system to enhance negative voltage switching | |
| JP2706659B2 (ja) | メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路 | |
| JPH06132747A (ja) | 半導体装置 | |
| US6249468B1 (en) | Semiconductor memory device with switching element for isolating bit lines during testing | |
| KR20190103008A (ko) | 레벨 시프터 및 반도체 장치 | |
| US5801999A (en) | Semiconductor memory | |
| JP2001155486A (ja) | 半導体スタティックメモリ | |
| JPH03272100A (ja) | 不揮発性半導体記憶装置 | |
| KR100248687B1 (ko) | 반도체 메모리 장치 | |
| KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
| US6590420B1 (en) | Level shifting circuit and method | |
| US5815450A (en) | Semiconductor memory device | |
| KR0147712B1 (ko) | 에스램의 저전압 동작용 비트 라인 회로 | |
| JP2773786B2 (ja) | 書き込み電圧発生回路 | |
| US5022002A (en) | Programmable ROM having a reduced number of power source terminals | |
| KR960011201B1 (ko) | 다이내믹 ram | |
| US6118714A (en) | Semiconductor memory circuit with bit lines discharging means | |
| JP3241696B2 (ja) | プリデコーダ回路 | |
| JP3313383B2 (ja) | 読み出し専用記憶装置 | |
| KR100192586B1 (ko) | 반도체 메모리 장치의 전류 센스앰프 | |
| US6353560B1 (en) | Semiconductor memory device | |
| KR0166496B1 (ko) | 반도체 기억소자의 리던던시 장치 | |
| US5764570A (en) | Current detecting circuit | |
| JPH07244995A (ja) | リードオンリメモリのセンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |