JPH04260341A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04260341A JPH04260341A JP3021893A JP2189391A JPH04260341A JP H04260341 A JPH04260341 A JP H04260341A JP 3021893 A JP3021893 A JP 3021893A JP 2189391 A JP2189391 A JP 2189391A JP H04260341 A JPH04260341 A JP H04260341A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ground
- internal
- lead
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にリードフレームの各リードと半導体チップの各
パッドとをボンディング線で接続する構成の半導体集積
回路装置に関する。
し、特にリードフレームの各リードと半導体チップの各
パッドとをボンディング線で接続する構成の半導体集積
回路装置に関する。
【０００２】
【従来の技術】半導体集積回路装置はノイズなどに左右
されない安定な動作を確保するため、電源線及び接地線
はリードフレームの各リードと半導体チップ内の各回路
との間を低インピーダンスにしなければならない。その
ためこれらの配線はレイアウト上極力太い配線で接続す
るように設計している。しかしこの場合、特に多大な電
流を要する信号を出力する出力回路に着目すると、如何
にこれらの配線を太くしても、出力トランジスタの動作
にともない、電源電位の低下（沈み）、或いは接地電位
の上昇（浮き）が見られ、このノイズにより出力回路以
外の内部回路は様々な不具合が生ずる。例えば信号リー
ドに接続する初段のインバータ回路では電源電位の沈み
により、入力信号を低レベルと識別できる最も高い電位
が低下し、逆に接地電位の浮きにより、入力信号を高レ
ベルと識別できる最も低い電位が高くなり、規格割れを
起こすという問題が生ずる。
されない安定な動作を確保するため、電源線及び接地線
はリードフレームの各リードと半導体チップ内の各回路
との間を低インピーダンスにしなければならない。その
ためこれらの配線はレイアウト上極力太い配線で接続す
るように設計している。しかしこの場合、特に多大な電
流を要する信号を出力する出力回路に着目すると、如何
にこれらの配線を太くしても、出力トランジスタの動作
にともない、電源電位の低下（沈み）、或いは接地電位
の上昇（浮き）が見られ、このノイズにより出力回路以
外の内部回路は様々な不具合が生ずる。例えば信号リー
ドに接続する初段のインバータ回路では電源電位の沈み
により、入力信号を低レベルと識別できる最も高い電位
が低下し、逆に接地電位の浮きにより、入力信号を高レ
ベルと識別できる最も低い電位が高くなり、規格割れを
起こすという問題が生ずる。
【０００３】この様な不具合を防止するため、従来の半
導体集積回路装置は、一例として図３に示すような構成
となっていた。
導体集積回路装置は、一例として図３に示すような構成
となっていた。
【０００４】半導体チップ１は、予め設定された機能を
はたす内部回路１１と、この内部回路１１からの信号を
外部へ出力するための出力回路１２と、内部回路１１へ
電源を供給するための第１の電源配線１３ａと、内部回
路１１へ接地電位を供給するための第１の接地配線（図
示省略）と、出力回路１２へ電源を供給するための第２
の電源配線１３ｂと、出力回路１２へ接地電位を供給す
るための第２の接地配線（図示省略）と、第１，第２の
電源配線１３ａ，１３ｂとそれぞれ対応して接続する第
１，第２の電源パッド１４ａ，１４ｂと、第１，第２の
接地配線とそれぞれ対応して接続する第１，第２の接地
パッド（図示省略）と、内部回路１１からの信号を出力
回路１２へ伝達する信号配線１５ａと、内部回路１１へ
入力信号を伝達する信号配線１５ｂと、出力回路１２の
出力信号を伝達する信号配線１５ｃと、信号配線１５ａ
，１５ｃとそれぞれ対応する信号パッド１６ａ，１６ｂ
とを含んでいる。
はたす内部回路１１と、この内部回路１１からの信号を
外部へ出力するための出力回路１２と、内部回路１１へ
電源を供給するための第１の電源配線１３ａと、内部回
路１１へ接地電位を供給するための第１の接地配線（図
示省略）と、出力回路１２へ電源を供給するための第２
の電源配線１３ｂと、出力回路１２へ接地電位を供給す
るための第２の接地配線（図示省略）と、第１，第２の
電源配線１３ａ，１３ｂとそれぞれ対応して接続する第
１，第２の電源パッド１４ａ，１４ｂと、第１，第２の
接地配線とそれぞれ対応して接続する第１，第２の接地
パッド（図示省略）と、内部回路１１からの信号を出力
回路１２へ伝達する信号配線１５ａと、内部回路１１へ
入力信号を伝達する信号配線１５ｂと、出力回路１２の
出力信号を伝達する信号配線１５ｃと、信号配線１５ａ
，１５ｃとそれぞれ対応する信号パッド１６ａ，１６ｂ
とを含んでいる。
【０００５】リードフレーム２ｂは、ボンディング線３
により内部接続端を第１，第２の電源パッド１４ａ，１
４ｂと接続し外部電源と接続するための電源リード２１
ｂと、ボンディング線３により内部接続端を第１，第２
の接地パッドと接続し外部接地電位点と接続するための
接地リード（図示省略）と、ボンディング線３により内
部接続端をそれぞれ信号パッド１６ａ，１６ｂと接続し
外部からの入力信号及び外部への出力信号を伝達するた
めの信号リード２２ａ，２２ｂとを含んでいる。
により内部接続端を第１，第２の電源パッド１４ａ，１
４ｂと接続し外部電源と接続するための電源リード２１
ｂと、ボンディング線３により内部接続端を第１，第２
の接地パッドと接続し外部接地電位点と接続するための
接地リード（図示省略）と、ボンディング線３により内
部接続端をそれぞれ信号パッド１６ａ，１６ｂと接続し
外部からの入力信号及び外部への出力信号を伝達するた
めの信号リード２２ａ，２２ｂとを含んでいる。
【０００６】このように、電源パッド及び電源配線を内
部回路１１用と出力回路１２用とに分離（接地パッド，
接地配線も同様）することにより、これら内部回路１１
，出力回路１２間のノイズによる干渉が少なくなるよう
にしていた。
部回路１１用と出力回路１２用とに分離（接地パッド，
接地配線も同様）することにより、これら内部回路１１
，出力回路１２間のノイズによる干渉が少なくなるよう
にしていた。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置は、半導体チップ１の電源パッド１４ａ，
１４ｂ及び電源配線１３ａ，１３ｂ（接地パッド及び接
地配線）は内部回路１１用，出力回路１２用に分離され
ているものの、１つの電源リード２１ｂ（接地リード）
の内部接続端と内部回路１１用，出力回路１２用の電源
パッド１４ａ，１４ｂ（接地パッド）とをボンディング
線３で接続する構成となっているので出力回路１２の動
作時、電源電位の沈み，接地電位の浮きがボンディング
線３を介して内部回路１１に伝達する場合があり、内部
回路１１，出力回路１２間の相互干渉の低減対策が十分
でないという問題点があった。
集積回路装置は、半導体チップ１の電源パッド１４ａ，
１４ｂ及び電源配線１３ａ，１３ｂ（接地パッド及び接
地配線）は内部回路１１用，出力回路１２用に分離され
ているものの、１つの電源リード２１ｂ（接地リード）
の内部接続端と内部回路１１用，出力回路１２用の電源
パッド１４ａ，１４ｂ（接地パッド）とをボンディング
線３で接続する構成となっているので出力回路１２の動
作時、電源電位の沈み，接地電位の浮きがボンディング
線３を介して内部回路１１に伝達する場合があり、内部
回路１１，出力回路１２間の相互干渉の低減対策が十分
でないという問題点があった。
【０００８】本発明の目的は、内部回路，出力回路間の
相互干渉を十分低減し安定した動作を得ることができる
半導体集積回路装置を提供することにある。
相互干渉を十分低減し安定した動作を得ることができる
半導体集積回路装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
装置は、予め設定された機能をはたす内部回路、この内
部回路からの信号を外部へ出力するための出力回路、前
記内部回路へ電源を供給するための第１の電源配線、前
記内部回路へ接地電位を供給するための第１の接地配線
、前記出力回路へ電源を供給するための第２の電源配線
、前記出力回路へ接地電位を供給するための第２の接地
配線、前記第１，第２の電源配線とそれぞれ対応して接
続する第１，第２の電源パッド、及び前記第１，第２の
接地配線とそれぞれ対応して接続する第１，第２の接地
パッドを含む半導体チップと、ボンディング線により内
部接続端を前記第１，第２の電源パットと接続し外部電
源と接続するための電源リード、及びボンディング線に
より内部接続端を前記第１，第２の接地パッドと接続し
外部接地電位点と接続するための接地リードを含むリー
ドフレームとを有する半導体集積回路装置において、前
記電源リード及び接地リードの少なくとも一方の内部接
続端を第１及び第２の内部接続端に分割し、これら第１
及び第２の内部接続端をそれぞれ対応する前記第１及び
第２の電源パッド又は接地パッドに接続するようにして
構成される。
装置は、予め設定された機能をはたす内部回路、この内
部回路からの信号を外部へ出力するための出力回路、前
記内部回路へ電源を供給するための第１の電源配線、前
記内部回路へ接地電位を供給するための第１の接地配線
、前記出力回路へ電源を供給するための第２の電源配線
、前記出力回路へ接地電位を供給するための第２の接地
配線、前記第１，第２の電源配線とそれぞれ対応して接
続する第１，第２の電源パッド、及び前記第１，第２の
接地配線とそれぞれ対応して接続する第１，第２の接地
パッドを含む半導体チップと、ボンディング線により内
部接続端を前記第１，第２の電源パットと接続し外部電
源と接続するための電源リード、及びボンディング線に
より内部接続端を前記第１，第２の接地パッドと接続し
外部接地電位点と接続するための接地リードを含むリー
ドフレームとを有する半導体集積回路装置において、前
記電源リード及び接地リードの少なくとも一方の内部接
続端を第１及び第２の内部接続端に分割し、これら第１
及び第２の内部接続端をそれぞれ対応する前記第１及び
第２の電源パッド又は接地パッドに接続するようにして
構成される。
【００１０】また、第１及び第２の内部接続端の分割が
、電源リード又は接地リードの外部電源接続端又は外部
接地電位接続端に近い部分から分割された構造となって
いる。
、電源リード又は接地リードの外部電源接続端又は外部
接地電位接続端に近い部分から分割された構造となって
いる。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１２】図１は本発明の第１の実施例を示す平面図
である。
である。
【００１３】この実施例が図３に示された従来の半導体
集積回路装置と相違する点は、電源リード２１の内部接
続端を第１及び第２の内部接続端に分割し、これら第１
及び第２の内部接続端をそれぞれ対応する第１及び第２
の電源パッド１４ａ，１４ｂに、ボンディング線３によ
り接続するようにした点にある。
集積回路装置と相違する点は、電源リード２１の内部接
続端を第１及び第２の内部接続端に分割し、これら第１
及び第２の内部接続端をそれぞれ対応する第１及び第２
の電源パッド１４ａ，１４ｂに、ボンディング線３によ
り接続するようにした点にある。
【００１４】このように電源リード２１の内部接続端を
分割することにより、内部回路１１，出力回路１２相互
間のインダクタンスが大きくなり、出力回路１２で発生
するノイズ等が内部回路１１へ伝達されるのを十分抑え
ることができる。
分割することにより、内部回路１１，出力回路１２相互
間のインダクタンスが大きくなり、出力回路１２で発生
するノイズ等が内部回路１１へ伝達されるのを十分抑え
ることができる。
【００１５】図２は本発明の第２の実施例を示す平面図
である。
である。
【００１６】この実施例は、電源リード２１ａの第１及
び第２の内部接続端の分割を、外部電源接続端に近い部
分から行い、内部回路１１，出力回路１２相互間のイン
ダクタンスを更に大きくし、相互干渉を更に低減したも
のである。
び第２の内部接続端の分割を、外部電源接続端に近い部
分から行い、内部回路１１，出力回路１２相互間のイン
ダクタンスを更に大きくし、相互干渉を更に低減したも
のである。
【００１７】
【発明の効果】以上説明したように本発明は、電源リー
ド及び接地リードの少なくとも一方の内部接続端を第１
及び第２の内部接続端に分割し、これら第１及び第２の
内部接続端をそれぞれ対応する第１及び第２の電源パッ
ド又は接地パッドに接続する構成とすることにより、内
部回路，出力回路相互間のインダクタンスを大きくする
ことができるので、内部回路，出力回路の相互干渉を十
分低減し安定な動作を得ることができる効果がある。
ド及び接地リードの少なくとも一方の内部接続端を第１
及び第２の内部接続端に分割し、これら第１及び第２の
内部接続端をそれぞれ対応する第１及び第２の電源パッ
ド又は接地パッドに接続する構成とすることにより、内
部回路，出力回路相互間のインダクタンスを大きくする
ことができるので、内部回路，出力回路の相互干渉を十
分低減し安定な動作を得ることができる効果がある。
【図１】本発明の第１の実施例を示す平面図である。
【図２】本発明の第２の実施例を示す平面図である。
【図３】従来の半導体集積回路装置の一例を示す平面図
である。
である。
１ 半導体チップ
２，２ａ，２ｂ リードフレーム３ ボン
ディング線 １１ 内部回路 １２ 出力回路 １３ａ，１３ｂ 電源配線 １４ａ，１４ｂ 電源パッド １５ａ〜１５ｃ 信号配線 １６ａ，１６ｂ 信号パッド ２１，２１ａ，２１ｂ 電源リード２２ａ，２２
ｂ 信号リード
ディング線 １１ 内部回路 １２ 出力回路 １３ａ，１３ｂ 電源配線 １４ａ，１４ｂ 電源パッド １５ａ〜１５ｃ 信号配線 １６ａ，１６ｂ 信号パッド ２１，２１ａ，２１ｂ 電源リード２２ａ，２２
ｂ 信号リード
Claims (2)
- 【請求項１】 予め設定された機能をはたす内部回路
、この内部回路からの信号を外部へ出力するための出力
回路、前記内部回路へ電源を供給するための第１の電源
配線、前記内部回路へ接地電位を供給するための第１の
接地配線、前記出力回路へ電源を供給するための第２の
電源配線、前記出力回路へ接地電位を供給するための第
２の接地配線、前記第１，第２の電源配線とそれぞれ対
応して接続する第１，第２の電源パッド、及び前記第１
，第２の接地配線とそれぞれ対応して接続する第１，第
２の接地パッドを含む半導体チップと、ボンディング線
により内部接続端を前記第１，第２の電源パットと接続
し外部電源と接続するための電源リード、及びボンディ
ング線により内部接続端を前記第１，第２の接地パッド
と接続し外部接地電位点と接続するための接地リードを
含むリードフレームとを有する半導体集積回路装置にお
いて、前記電源リード及び接地リードの少なくとも一方
の内部接続端を第１及び第２の内部接続端に分割し、こ
れら第１及び第２の内部接続端をそれぞれ対応する前記
第１及び第２の電源パッド又は接地パッドに接続するよ
うにしたことを特徴とする半導体集積回路装置。 - 【請求項２】 第１及び第２の内部接続端の分割が、
電源リード又は接地リードの外部電源接続端又は外部接
地電位接続端に近い部分から分割された請求項１記載の
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021893A JPH04260341A (ja) | 1991-02-15 | 1991-02-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021893A JPH04260341A (ja) | 1991-02-15 | 1991-02-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260341A true JPH04260341A (ja) | 1992-09-16 |
Family
ID=12067786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021893A Pending JPH04260341A (ja) | 1991-02-15 | 1991-02-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260341A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717359A (en) * | 1995-04-14 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having elongated fixed potential lines to reduce noise on the lines |
| US5789808A (en) * | 1996-05-30 | 1998-08-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571030A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Mounting system for semiconductor device |
| JPH02270362A (ja) * | 1989-04-11 | 1990-11-05 | Seiko Epson Corp | 半導体装置 |
-
1991
- 1991-02-15 JP JP3021893A patent/JPH04260341A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571030A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Mounting system for semiconductor device |
| JPH02270362A (ja) * | 1989-04-11 | 1990-11-05 | Seiko Epson Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717359A (en) * | 1995-04-14 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having elongated fixed potential lines to reduce noise on the lines |
| US5789808A (en) * | 1996-05-30 | 1998-08-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
| US5973554A (en) * | 1996-05-30 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
| US6064557A (en) * | 1996-05-30 | 2000-05-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159765A (en) | Integrated circuit package having interchip bonding and method therefor | |
| US5646451A (en) | Multifunctional chip wire bonds | |
| US6667560B2 (en) | Board on chip ball grid array | |
| JP2002100729A (ja) | マルチチップモジュール | |
| US8482038B2 (en) | Semiconductor device | |
| KR20040002701A (ko) | 전자회로장치 및 집적회로장치 | |
| US7173326B2 (en) | Semiconductor integrated device | |
| JPH07169840A (ja) | 半導体装置 | |
| TWI755338B (zh) | 智能電源模組 | |
| JPH05343525A (ja) | 半導体集積回路 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| US20120025898A1 (en) | Circuit Device | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JP3184384B2 (ja) | 半導体装置 | |
| JPH06310656A (ja) | 半導体集積回路 | |
| JP2763691B2 (ja) | 電子回路装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JPH09148545A (ja) | 半導体装置 | |
| JPH0478172B2 (ja) | ||
| JPH1098137A (ja) | スイッチングノイズ低減パッケージ | |
| JP2003224198A (ja) | 半導体集積装置 | |
| JPH04367259A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961126 |