JPH04260366A - input protection circuit - Google Patents

input protection circuit

Info

Publication number
JPH04260366A
JPH04260366A JP3044247A JP4424791A JPH04260366A JP H04260366 A JPH04260366 A JP H04260366A JP 3044247 A JP3044247 A JP 3044247A JP 4424791 A JP4424791 A JP 4424791A JP H04260366 A JPH04260366 A JP H04260366A
Authority
JP
Japan
Prior art keywords
protection circuit
input
power supply
input protection
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3044247A
Other languages
Japanese (ja)
Inventor
Fumio Nakajima
中嶋 史雄
Tetsuya Murayama
哲也 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3044247A priority Critical patent/JPH04260366A/en
Publication of JPH04260366A publication Critical patent/JPH04260366A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、ダイオードおよびト
ランジスタを組合わせて構成された入力保護回路に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input protection circuit constructed by combining a diode and a transistor.

【0002】0002

【従来の技術】図2(a) はダイオードを組み合わせ
て構成された従来の入力保護回路である。図2(a) 
において、1は入力保護回路によって保護される半導体
集積回路の入力端子、2,3はダイオード、4および5
は保護対象であるCMOS半導体集積回路を構成するP
−MOSトランジスタおよびN−MOSトランジスタで
あり、ここではその初段のみを代表的に示している。ま
た、6は半導体集積回路の電源、7は半導体集積回路の
接地である。
2. Description of the Related Art FIG. 2(a) shows a conventional input protection circuit constructed by combining diodes. Figure 2(a)
, 1 is an input terminal of a semiconductor integrated circuit protected by an input protection circuit, 2 and 3 are diodes, 4 and 5 are
is the P that constitutes the CMOS semiconductor integrated circuit to be protected.
-MOS transistor and N-MOS transistor, and only the first stage thereof is representatively shown here. Further, 6 is a power supply for the semiconductor integrated circuit, and 7 is a ground for the semiconductor integrated circuit.

【0003】この図2はCMOSインバータの入力ゲー
トに接続された入力保護回路を示している。CMOSイ
ンバータの入力ゲートは高インピーダンスで、このため
サージに弱くゲート酸化膜を破壊されやすい性質をもっ
ている。
FIG. 2 shows an input protection circuit connected to the input gate of a CMOS inverter. The input gate of a CMOS inverter has a high impedance, and is therefore vulnerable to surges and has a property that the gate oxide film is easily destroyed.

【0004】このようなCMOSインバータの欠点を克
服するため、インバータの入力ゲートの前段に図2に示
す低インピーダンスのダイオード2,3を接続すること
で、サージを吸収する回路構成にするわけである。つま
り、入力端子1に接地7、および電源端子6に対して正
の電圧を持ったサージが印加された時、ダイオード2が
順バイアスされてオンし、正のサージを吸収する。また
、負の電圧を持ったサージが印加された時、ダイオード
3が順バイアスされてオンし、負のサージを吸収する。
In order to overcome these drawbacks of CMOS inverters, a circuit configuration that absorbs surges is created by connecting low impedance diodes 2 and 3 shown in FIG. 2 in front of the input gate of the inverter. . That is, when a surge with a positive voltage is applied to the input terminal 1 with respect to the ground 7 and the power supply terminal 6, the diode 2 is forward biased and turned on, absorbing the positive surge. Further, when a surge with a negative voltage is applied, the diode 3 is forward biased and turned on, absorbing the negative surge.

【0005】[0005]

【発明が解決しようとする課題】ところで、前記に示す
従来の入力保護回路の場合、図2(a) の電源(+V
CC)6が立上がるより先に、前記の保護対策が施され
た入力端子1にVI −(+VCC)≧0.7Vなる電
圧VI が印加された時、図2(a) のダイオード2
に順方向バイアスがかかって過電流が流れてしまい、入
力端子1に充分な入力電圧が印加されないことなどによ
り回路動作が不安定になってしまうという問題点があっ
た。
[Problem to be Solved by the Invention] Incidentally, in the case of the conventional input protection circuit shown above, the power supply (+V
When a voltage VI such that VI −(+VCC)≧0.7V is applied to the input terminal 1, which has undergone the above protection measures, before the rising of the diode 2 in Fig. 2(a).
There is a problem in that a forward bias is applied to the circuit, causing an overcurrent to flow, and that a sufficient input voltage is not applied to the input terminal 1, resulting in unstable circuit operation.

【0006】この発明は、前記のような問題点を解消す
るためになされたもので、電圧印加の順序に左右される
ことなく被保護回路を安定して動作させることができ、
かつサージの吸収を従来と変わることなく行なうことが
できる入力保護回路を提供することを目的としている。
The present invention was made to solve the above-mentioned problems, and it is possible to stably operate a protected circuit without being affected by the order of voltage application.
Another object of the present invention is to provide an input protection circuit that can absorb surges in the same manner as conventional ones.

【0007】[0007]

【課題を解決するための手段】この発明に係る入力保護
回路は、ダイオードを直列接続した入力保護回路の電源
端子と入力端子の間に、さらにコレクタ,ベースを短絡
したトランジスタを接続したものである。
[Means for Solving the Problems] The input protection circuit according to the present invention is an input protection circuit in which diodes are connected in series, and a transistor whose collector and base are short-circuited is further connected between the power supply terminal and the input terminal. .

【0008】[0008]

【作用】この発明においては、上述のように構成されて
いるので、入力端子に優先的に電圧が印加された場合、
電源側のダイオードに対しては順バイアスとなるが、ト
ランジスタに対しては逆バイアスとなり、入力端子から
電源へ流れる電流を防ぐことができる。また、正のサー
ジが入力端子に加わった場合、トランジスタがブレーク
ダウンして低抵抗となるので、このトランジスタを設け
たことにより入力保護機能が損なわれることはない。
[Operation] Since the present invention is configured as described above, when voltage is preferentially applied to the input terminal,
The diode on the power supply side is forward biased, but the transistor is reverse biased, which prevents current from flowing from the input terminal to the power supply. Further, when a positive surge is applied to the input terminal, the transistor breaks down and becomes low in resistance, so the provision of this transistor does not impair the input protection function.

【0009】[0009]

【実施例】図1は本発明の実施例による入力保護回路を
示し、図1(a) において、1は入力端子、2,3は
ダイオード、4はP−MOSトランジスタ、5はN−M
OSトランジスタ、6は半導体集積回路の電源、7は半
導体集積回路の接地、8はコレクタとベースが短絡され
たトランジスタであり、電源6とダイオード2のカソー
ド間に順バイアスとなるように接続されている。
[Embodiment] FIG. 1 shows an input protection circuit according to an embodiment of the present invention. In FIG. 1(a), 1 is an input terminal, 2 and 3 are diodes, 4 is a P-MOS transistor, and 5 is an N-M
An OS transistor, 6 is a power supply for the semiconductor integrated circuit, 7 is a ground for the semiconductor integrated circuit, 8 is a transistor whose collector and base are short-circuited, and is connected between the power supply 6 and the cathode of the diode 2 so as to be forward biased. There is.

【0010】この実施例の動作を電源電圧(+Vcc)
を+5Vの条件下にて動作する入力保護回路を例にとっ
て説明する。図1において、入力端子1に優先的に電圧
が印加された場合、ダイオード2には順バイアスとなる
が、トランジスタ8に対しては逆バイアスとなり、入力
端子から電源へ流れる電流を防ぐことができる。また、
コレクタ・ベースを短絡したトランジスタの利点として
、逆方向の耐圧VR が低く、逆耐圧VR が約5.5
Vとなり、電源を+5Vで使用する限りでは、ブレーク
ダウンすることもなく、安定な動作が可能である。
The operation of this embodiment is explained using the power supply voltage (+Vcc).
will be explained by taking as an example an input protection circuit that operates under +5V conditions. In Figure 1, when voltage is applied preferentially to input terminal 1, diode 2 becomes forward biased, but transistor 8 becomes reverse biased, which prevents current from flowing from the input terminal to the power supply. . Also,
The advantage of a transistor with the collector and base shorted is that the reverse breakdown voltage VR is low, and the reverse breakdown voltage VR is approximately 5.5.
As long as the power supply is used at +5V, stable operation is possible without breakdown.

【0011】また、このトランジスタ8はサージに対し
ても有効である。即ち、入力端子1と電源6との間に正
のサージが印加された時、トランジスタ8に対しては逆
バイアスとなるが、逆耐圧VR ≧5.5Vを越えた電
圧ではトランジスタ8がブレークダウンして低インピー
ダンスとなるので、ジャンクションを破壊することなく
サージを吸収できる。なお、入力端子1と接地7との間
に印加されたサージに対しては従来と同じ動作によりダ
イオード3がサージを吸収する。
The transistor 8 is also effective against surges. That is, when a positive surge is applied between the input terminal 1 and the power supply 6, the transistor 8 is reverse biased, but the transistor 8 breaks down at a voltage exceeding the reverse breakdown voltage VR ≧5.5V. Since it has a low impedance, it can absorb surges without destroying the junction. Incidentally, with respect to a surge applied between the input terminal 1 and the ground 7, the diode 3 absorbs the surge by the same operation as in the conventional case.

【0012】0012

【発明の効果】以上のように、この発明に係る入力保護
回路によれば、ダイオードを直列接続した入力保護回路
の電源端子と入力端子の間に、さらにコレクタ,ベース
を短絡したトランジスタを接続したので、電圧印加時の
順序に関係なく電源電圧を立ち上げることができ、しか
も入力保護機能を損ねることなくこの機能を実現できる
という効果がある。
[Effects of the Invention] As described above, according to the input protection circuit according to the present invention, a transistor whose collector and base are short-circuited is further connected between the power supply terminal and the input terminal of the input protection circuit in which diodes are connected in series. Therefore, the power supply voltage can be raised regardless of the order in which voltages are applied, and this function can be realized without impairing the input protection function.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例による入力保護回路を示す
図で、図1(a) はその回路図、図1(b) は図1
(a) の入力保護回路の断面図である。
1 is a diagram showing an input protection circuit according to an embodiment of the present invention, FIG. 1(a) is the circuit diagram thereof, and FIG. 1(b) is the circuit diagram of FIG.
It is a sectional view of the input protection circuit of (a).

【図2】従来の入力保護回路を示す図で、図2(a) 
はその回路図、図2(b) は図2(a) の入力保護
回路の断面図である。
FIG. 2 is a diagram showing a conventional input protection circuit, and FIG. 2(a)
is its circuit diagram, and FIG. 2(b) is a sectional view of the input protection circuit of FIG. 2(a).

【符号の説明】[Explanation of symbols]

1    入力端子 2    ダイオード 3    ダイオード 4    P−MOSトランジスタ 5    N−MOSトランジスタ 6    電源 7    接地 8    トランジスタ 1 Input terminal 2 Diode 3 Diode 4 P-MOS transistor 5 N-MOS transistor 6 Power supply 7 Grounding 8 Transistor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  電源と接地間に相互に直列接続された
2つのダイオードを接続し、かつ上記ダイオード同士の
接続点を入力端子および被保護回路の入力に接続してな
る入力保護回路において、上記電源と該電源側のダイオ
ードとの間に、ベースとコレクタが短絡されたトランジ
スタを挿入してなることを特徴とする入力保護回路。
Claim 1. An input protection circuit comprising two diodes connected in series between a power supply and a ground, and a connection point between the diodes connected to an input terminal and an input of a protected circuit. An input protection circuit comprising a transistor whose base and collector are short-circuited between a power supply and a diode on the power supply side.
JP3044247A 1991-02-14 1991-02-14 input protection circuit Pending JPH04260366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3044247A JPH04260366A (en) 1991-02-14 1991-02-14 input protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3044247A JPH04260366A (en) 1991-02-14 1991-02-14 input protection circuit

Publications (1)

Publication Number Publication Date
JPH04260366A true JPH04260366A (en) 1992-09-16

Family

ID=12686207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3044247A Pending JPH04260366A (en) 1991-02-14 1991-02-14 input protection circuit

Country Status (1)

Country Link
JP (1) JPH04260366A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500542A (en) * 1993-02-12 1996-03-19 Fujitsu Limited Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
US6002155A (en) * 1993-02-12 1999-12-14 Fujitsu Limited Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500542A (en) * 1993-02-12 1996-03-19 Fujitsu Limited Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor
US5672895A (en) * 1993-02-12 1997-09-30 Fujitsu, Ltd. Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor
US6002155A (en) * 1993-02-12 1999-12-14 Fujitsu Limited Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device

Similar Documents

Publication Publication Date Title
US5781389A (en) Transistor protection circuit
US11876089B2 (en) Electrostatic discharge (ESD) protection for CMOS circuits
US4851721A (en) Semiconductor integrated circuit
CN114400993A (en) Analog switch circuit with bidirectional overvoltage protection
US20030107424A1 (en) ESD protection circuit
JP3003825B2 (en) Surge voltage protection circuit
JPH03222516A (en) Semiconductor device
JPH0127286Y2 (en)
JP2871329B2 (en) Semiconductor integrated circuit
JPS6135635B2 (en)
JPH07235609A (en) Field effect transistor protector
JPH0113227B2 (en)
JPS6310817A (en) Semiconductor integrated circuit
JPS61245562A (en) Preventive circuit for electrostatic breakdown
JPS60239119A (en) Base drive circuit of transistor
JPS6230361A (en) Cmos input protecting circuit
JPS6112472B2 (en)
KR200283795Y1 (en) Electronic Circuit
JPH1074896A (en) Input surge protective circuit
JPH04217356A (en) Ic input protection circuit
JPS58138110A (en) Transistor protecting circuit
JPH10224205A (en) Data output circuit of semiconductor device
JPH0414523B2 (en)
JPH05335494A (en) Electrostatic protective circuit
KR980012408A (en) Electrostatic protection circuit