JPH04261028A - 半導体基体を基板に固定する方法 - Google Patents

半導体基体を基板に固定する方法

Info

Publication number
JPH04261028A
JPH04261028A JP3268781A JP26878191A JPH04261028A JP H04261028 A JPH04261028 A JP H04261028A JP 3268781 A JP3268781 A JP 3268781A JP 26878191 A JP26878191 A JP 26878191A JP H04261028 A JPH04261028 A JP H04261028A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
layer
semiconductor wafer
metal powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3268781A
Other languages
English (en)
Inventor
Herbert Schwartzbauer
ヘルベルト　シユワルツバウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH04261028A publication Critical patent/JPH04261028A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0113—Apparatus for manufacturing die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01361—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders

Landscapes

  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基体がその接触
面上に第１接触化層を備えており、基板の接触面が第２
接触化層を備えており、この第１接触化層上に金属粉末
層を施し、半導体基体と基板とを接触化層を有する各接
触面で加熱下に圧着することにより、少なくとも１個の
半導体デバイスを備えた半導体基体を基板に固定する方
法に関する。
【０００２】
【従来の技術】この種の方法は欧州特許出願公開第０２
４２６２６号及び同第０３３０８９５号明細書から公知
である。その際基板は半導体基体を保持し並びに半導体
デバイス内に生じる熱を放出する作用を有するが、この
ことは特に電力用半導体デバイスにとって重要である。
【０００３】
【発明が解決しようとする課題】本発明は、半導体基体
が同種の半導体を多数有する半導体ウエハの一部からな
り、このウエハから分離すべき個々の半導体基体を処理
するに当たって時間を浪費せずまた煩雑な手段を必要と
しない冒頭に記載した形式の方法を提供することを課題
とする。
【０００４】
【課題を解決するための手段】この課題は本発明によれ
ば、半導体基体が多数の同一又は類似の部分を有する半
導体ウエハの一部からなり、第１接触化層及び金属粉末
層を半導体ウエハの裏面に全半導体基体に対して共通に
施し、金属粉末層を予め設定された時間焼結温度に加熱
し、半導体ウエハをその裏面で接着箔に貼付け、その後
半導体ウエハを半導体基体を囲む分割線に沿って表面的
に又は完全に鋸挽し、半導体基体を、残りの半導体ウエ
ハから完全に分離した後接着箔を剥離し、上記のように
して基板上に固定し、時間及び焼結温度を適当に調節す
ることにより金属粉末層を第１接触化層に焼結させるこ
とにより、その時点まで被覆されていた半導体基体から
損傷することなく接着箔を剥離することにより解決され
る。
【０００５】
【発明の効果】本発明により達成することのできる利点
は特に、半導体ウエハ上に存在する全ての半導体基体が
まず共通する第１接触化層及び金属粉末層を備えている
こと、その後に金属粉末層を焼結することによって初め
て、半導体ウエハを切断する目的で、上記の被覆された
半導体の裏面を接着箔上に貼付けることが可能となるこ
と、その結果ウエハを完全に又は部分的に解体した後個
々の切断された半導体基体は、基板に固定するために接
着箔を剥離して使用に供するまでの間、接着箔により与
えられた強力な相互関係を保持することにある。
【０００６】
【実施例】図１はドープされた半導体物質、例えばＳｉ
からなる公知の半導体基体１を切断して示すものである
。これは例えば上方の接触面２にアルミニウム構造物、
すなわちゲート接触部３及び環状の陰極４を備えている
サイリスタである。この場合ｎ導電性の半導体基体１内
には、それぞれｐベース及びｎエミッタを構成する２個
のｐ導電性層が接合されており、またｐベース内には、
ｎエミッタを形成しかつ陰極４によって接触されるｎ導
電性層が接合されている。図面を簡略化するため、半導
体基体１に接合されたこれらの層は図１には示されてい
ない。基体１の下方の接触面は複数の部分層から構成さ
れる接触化層６で被覆されている。これらの層は詳細に
は、基体１の下方の接触面に直接施された厚さ１μｍの
アルミニウム層、その上に施されている厚さ約１００ｎ
ｍのチタン層、更にその上の厚さ約５００ｎｍのニッケ
ル層及びこれを被覆する厚さ約２００ｎｍの銀層からな
る。モリブデンからなる基板は符号７で示されている。 基板７の上方の接触面８は約２〜３μｍの厚さを有し、
銀からなる接触化層９を備えている。
【０００７】基板７に半導体基体１を固定するため公知
の方法に基づき、接触化層６上に金属粉末層１０を施す
。出発物質として粒径≦１５μｍの薄片状粉末粒の銀粉
末を使用する。この銀粉末を溶剤としてのシクロヘキサ
ノール中に約２：１の重量比で懸濁させる。次いでこの
ペーストを接触化層６に塗布した後溶剤を除去すること
により乾燥させる。引続き半導体基体１と基板７とをそ
の接触化層６及び９を有する各接触面で加熱下に圧着す
るが、その際両接触面は例えば２３０℃の焼結温度に達
し、少なくとも９００Ｎ／ｃｍ２の圧力で互いに加圧さ
れる。焼結時間　は有利には１分である。図１による基
板７上に固定された半導体基体１の場合基板７は陽極を
構成する。
【０００８】本発明の方法を示す図２によれば、半導体
基体１は多数の同様の半導体基体、例えば基体１、１ａ
、１ｂ、１ｃ等を有する半導体ウエハ１１の一部である
。これらは分割線１２〜１５により互いに仕切られてい
る。構造物３及び４によって示されている半導体デバイ
スを仕上げた後、半導体ウエハ１１を環状の枠１６内に
保持された接着箔１７上に貼付ける。図３は図２の線Ｉ
ＩＩ−ＩＩＩに沿って切断した断面図を示す。貼付けら
れた半導体ウエハ１１を分割線１２〜１５に沿って分割
し、その結果生じる半導体基体のそれぞれ、例えば基体
１を、図１に記載した公知方法に基づき銀ペーストで被
覆する場合には、個々の半導体基体に対して時間がかか
る上に、煩雑な処理が必要となるおそれがある。
【０００９】本発明では、集積された半導体デバイスを
備えた多数の半導体基体１、１ａ、１ｂ、１ｃ等を有す
る半導体ウエハ１１の裏面に、金属粉末層１０を全ての
半導体基体に対して一括して塗布する。この被覆は半導
体ウエハ１１全体に対して、個々の半導体基体について
図１に基づき記載した方法と同様にして行う。引続き金
属粉末層１０を、例えば１分間例えば２５０℃の焼結温
度に加熱する。その際金属粉末層１０は接触化層６と十
分に焼結され、接着箔１７によって引き剥されることは
ない。次いで半導体ウエハ１１をその焼結された金属粉
末層１０で慣用の方法により接着箔１７上に貼付け、ウ
エハ用鋸で半導体表面に記された分割線、例えば１２〜
１５に沿って、個々の半導体基体１〜１ｃに分割する。 これは図３に接触箔１７内にまで達する鋸による切口１
８によって示されている。しかしまた半導体ウエハ１１
を分割線に沿って単に鋸で切れ目をつけ（これは余り深
く侵入しない鋸による切口１９によって示されている）
、この鋸による切口の下に残っている半導体ウエハ１１
の部分を折り曲げることにより切り離すことも可能であ
る。いずれの場合にも半導体ウエハ１１から切り離され
た個々の半導体基体１から引続き接着箔１７を剥離し、
焼結された金属粉末層１０をこの剥離に際して損傷する
ことなく、先の半導体基体を基板７上に固定することが
できる。
【００１０】本発明方法の有利な一実施態様では、図４
に示すように半導体ウエハ１１の裏面に接触化層６を施
す以前に分割線、例えば１２及び１３に沿ってエッチン
グされた溝２０の格子が形成される。溝２０の幅は鋸の
切口１８又は１９を作るために使用される鋸の切口の幅
よりも広くなければならず、また溝２０の深さは有利に
は切口の幅の半分でなければならないが、鋸の切口の幅
に合わせることも可能である。この実施態様により、半
導体ウエハ１１を鋸で切る際に生じる可能性のある鋸屑
（これは個々の半導体基体、例えば１の付着性の小さな
縁のかけら及び接触化層６又は金属粉末層１０の変形し
た砕片からなる）が、半導体基体と基板７との接合に際
して接合面に達するのは確実に阻止される。鋸屑は溝２
０を備えた半導体ウエハ１１の場合、この溝の範囲で留
まり、従って半導体基体と基板との以後の接合工程に悪
影響を及ぼすことはない。
【００１１】金属粉末層１０を焼結する場合上記のパラ
メータの他に更に１５０℃〜３００℃までの焼結温度を
例えば２０分から約０．１分間使用することができる。
【００１２】本発明は例えばサイリスタ又はトランジス
タのような電力用半導体にとって重要であるばかりでな
く、極めて良好な熱伝導性がその機能性の前提である分
野に使用される半導体デバイス又はモノリシック集積ス
イッチ回路に対しても極めて重要である。
【図面の簡単な説明】
【図１】公知方法を説明するための略示図。
【図２】本発明方法を説明するための略示平面図。
【図３】図２のＩＩＩ−ＩＩＩに沿った断面図。
【図４】本発明方法の別の実施例を示す略示図。
【符号の説明】
１　　半導体基体 ２　　基体１の上方の接触面 ３　　ゲート接触部 ４　　陰極 ６　　接触化層 ７　　基板 ８　　基板７の接触面 ９　　接触化層 １０　　金属粉末層 １１　　半導体ウエハ １２〜１５　　分割線 １６　　枠 １７　　接着箔 １８、１９　　鋸の切口 ２０　　溝

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　半導体基体（１）がその接触面上に第
    １接触化層（６）を備えており、基板（７）の接触面（
    ８）が第２接触化層（９）を備えており、この第１接触
    化層（６）上に金属粉末層（１０）を施し、半導体基体
    （１）と基板（７）とを接触化層（６、９）を有する各
    接触面で加熱下に圧着することにより、少なくとも１個
    の半導体デバイスを備えた半導体基体（１）を基板（７
    ）に固定する方法において、半導体基体（１）が多数の
    同一又は類似の部分を有する半導体ウエハ（１１）の一
    部からなり、第１接触化層（６）及び金属粉末層（１０
    ）を半導体ウエハ（１１）の裏面に全半導体基体に対し
    て共通に施し、金属粉末層（１０）を予め設定された時
    間焼結温度に加熱し、半導体ウエハ（１１）をその裏面
    で接着箔（１７）に貼付け、その後半導体ウエハ（１１
    ）を半導体基体（１）を囲む分割線（１２〜１５）に沿
    って表面的に又は完全に鋸挽し、半導体基体（１）を、
    残りの半導体ウエハ（１１）から完全に分離した後接着
    箔（１７）を剥離し、上記のようにして基板（７）上に
    固定し、時間及び焼結温度を適当に調節することにより
    金属粉末層（１０）を第１接触化層（６）に焼結させる
    ことにより、その時点まで被覆されていた半導体基体（
    １）から損傷することなく接着箔（１７）を剥離するこ
    とを特徴とする半導体基体を基板に固定する方法。
  2. 【請求項２】　　金属粉末層（１０）を約０．１〜２０
    分間焼結温度に保つことを特徴とする請求項１記載の方
    法。
  3. 【請求項３】　　焼結温度が約１５０℃〜３００℃であ
    ることを特徴とする請求項１又は２記載の方法。
  4. 【請求項４】　　半導体ウエハ（１１）に第１接触化層
    （６）を施す前にその下面に、半導体基体（１）の分割
    線（１２、１３）に沿って走る溝（２０）を施すことを
    特徴とする請求項１ないし３の１つに記載の方法。
  5. 【請求項５】　　溝（２０）を半導体ウエハ（１１）内
    にエッチングにより形成することを特徴とする請求項４
    記載の方法。
  6. 【請求項６】　　溝（２０）の幅が、半導体基体（１）
    を切断するために使用された鋸の切口の幅よりも大きく
    また溝（２０）の深さが少なくとも切口の幅の半分に相
    当することを特徴とする請求項４又は５記載の方法。
JP3268781A 1990-09-26 1991-09-20 半導体基体を基板に固定する方法 Withdrawn JPH04261028A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4030446 1990-09-26
DE4030446.9 1990-09-26

Publications (1)

Publication Number Publication Date
JPH04261028A true JPH04261028A (ja) 1992-09-17

Family

ID=6415019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268781A Withdrawn JPH04261028A (ja) 1990-09-26 1991-09-20 半導体基体を基板に固定する方法

Country Status (3)

Country Link
US (1) US5169804A (ja)
EP (1) EP0477600A1 (ja)
JP (1) JPH04261028A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033168A (ja) * 2007-07-26 2009-02-12 Semikron Elektronik Gmbh & Co Kg 金属コンタクト層を有するパワー半導体素子およびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
US6182546B1 (en) 1997-03-04 2001-02-06 Tessera, Inc. Apparatus and methods for separating microelectronic packages from a common substrate
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
DE19740904B4 (de) * 1997-09-17 2004-10-28 Infineon Technologies Ag Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern
US6217972B1 (en) 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6675476B2 (en) * 2000-12-05 2004-01-13 Hewlett-Packard Development Company, L.P. Slotted substrates and techniques for forming same
US6797530B2 (en) * 2001-09-25 2004-09-28 Kabushiki Kaisha Toshiba Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102006031844B4 (de) * 2006-07-07 2013-04-11 Technische Universität Braunschweig Carolo-Wilhelmina Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
US8846172B2 (en) 2010-10-18 2014-09-30 Nitto Denko Corporation Light emissive ceramic laminate and method of making same
DE102011083906A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Fügehilfe für ein Leistungsmodul
DE102011083899A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten
US9171804B2 (en) 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600246A (en) * 1968-05-17 1971-08-17 Rca Corp Method of making laminated semiconductor devices
US4138304A (en) * 1977-11-03 1979-02-06 General Electric Company Wafer sawing technique
IN168174B (ja) * 1986-04-22 1991-02-16 Siemens Ag
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPS63173334A (ja) * 1987-01-12 1988-07-16 Mitsubishi Electric Corp 集積回路装置の製造方法
GB8718637D0 (en) * 1987-08-06 1987-09-09 Spectrol Reliance Ltd Sealing electrical feedthrough
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
EP0330895B1 (de) * 1988-03-03 1994-12-14 Siemens Aktiengesellschaft Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben
JPH01289259A (ja) * 1988-05-17 1989-11-21 Mitsubishi Electric Corp 半導体装置の製造方法
US4999077A (en) * 1989-08-31 1991-03-12 Xerox Corporation Method of fabricating full width scanning or imaging arrays from subunits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033168A (ja) * 2007-07-26 2009-02-12 Semikron Elektronik Gmbh & Co Kg 金属コンタクト層を有するパワー半導体素子およびその製造方法

Also Published As

Publication number Publication date
EP0477600A1 (de) 1992-04-01
US5169804A (en) 1992-12-08

Similar Documents

Publication Publication Date Title
JPH04261028A (ja) 半導体基体を基板に固定する方法
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US5552345A (en) Die separation method for silicon on diamond circuit structures
US6051875A (en) Semiconductor chip
JPH025447A (ja) 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造
US20170103922A1 (en) Method of singulating semiconductor wafer having back layer
US11139375B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US4033027A (en) Dividing metal plated semiconductor wafers
JP2005340423A5 (ja)
US20240087877A1 (en) Backside metallized compound semiconductor device and method for manufacturing the same
EP2775516A2 (en) Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates
JP2002151442A (ja) 半導体素子の製造方法および半導体素子
US3588632A (en) Structurally reinforced semiconductor device
CN115497821A (zh) 一种基于柔性载板的SiC切割工艺
US3902936A (en) Germanium bonded silicon substrate and method of manufacture
CN111146145B (zh) 增强的半导体管芯及相关方法
JPS61158145A (ja) 半導体基板の加工方法
JP2579928B2 (ja) 半導体素子およびその製造方法
JPS61201432A (ja) シリコンベ−ス上にホツトメルト接着剤を有する集積回路シリコンダイ複合体の製造方法
JP7854156B2 (ja) 半導体装置の製造方法
JPH06338563A (ja) 半導体装置及びその製造方法
JPH11168159A (ja) 空間的にパターン化された素子を生成する処理方法
JPH04335550A (ja) 半導体装置の製造方法
JPS63221634A (ja) 半導体ペレツトの固定方法
CA1222576A (en) Semiconductor device with improved support member

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203