JPH0426230A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、Ａ／Ｄ変換の判定基準電圧にヒステリシス
特性を有するＡ／Ｄ変換器に関する。

（従来の技術） 第６図は、Ａ／Ｄ変換器の第１の従来例を示している。

複数の抵抗を直列に接続して基準電源電圧ＶＲを分圧し
、複数の判定基準電圧を得る抵抗ラダー１に、基準クロ
ックをカウントしたカウンタ６の出力値をデコーダ７て
デコードした選択値が入力されている。この選択値によ
り抵抗ラダー１から比較すべき判定基準電圧が比較器８
に選択出力されて人力アナログ信号ａと比較され、その
判定基準電圧が入力アナログ信号ａの信号レベルに該当
した時に制御回路９がらレジスタ１１に制御信号が送ら
れて、その時のカウンタ６の値を保持し、入力アナログ
信号ａに対応したディジタル値すが出力されるようにな
っている。しかし、このような分圧方式のＡ／Ｄ変換器
は、入力アナログ信号にノイズが乗ったり、比較電圧付
近にある入力アナログ信号等に対しては、出力値が安定
しないという問題があった。

例えば車両用ディジタル水温計においては、温度センサ
からのアナログ信号を処理回路で信号処理し、最終的に
液晶表示器等のセグメントの点灯消灯により水温を表示
するようにしているが、その処理回路にはＡ／Ｄ変換器
が不可欠である。ここで、ディジタル表示器は連続的な
アナログ信号をセグメントの点灯消灯、即ち不連続的な
値として表示するものであり、センサからのアナログ信
号がセグメントの切替わるレベル付近で微少変動した場
合には、セグメントの点灯消灯が繰返され、見ずらくな
って使用者に不快感を与えることになってしまう。

このような問題を防止するために、セグメント数を増や
す、即ちＡ／Ｄ変換器の分解能を増して、アナログ表示
器に匹敵するようなものにしようとすれば、回路が複雑
となり大幅なコストアップを伴うことになる。

このような場合に、Ａ／Ｄ変換器或いは表示器等にヒス
テリシス特性を持たせれば、ノイズ等による出力値の変
動を防止して点灯消灯のちらつき等を防ぐことができる
ようになる。このため、ヒステリシス的な特性を備えた
変換・表示方式が幾つか有効な方法として考え出されて
きた。

第７図は、このような特性を備えたセンサ人力ディジタ
ル表示装置の一例を示している。この装置では、Ａ／Ｄ
変換器１６によってサーミスタ等の温度センサからの入
力信号がディジタル値に変換される。ディジタル遅延回
路１７では、このディジタル値が同じ値を特定回数続け
た時に出力値を更新し、或いはこのディジタル値の特定
回数の平均値を求めて出力する処理が行なわれる。次い
で、デコーダ２１てこのディジタル遅延回路］７の出力
値を表示セグメント用にデコードし、ドライバ２２によ
り表示器２３を駆動して温度を表示させるようになって
いる。

この構成例では、ディジタル遅延回路１７の処理によっ
て表示セグメントの点灯消灯のちらつきを防止する一種
のヒステリシスを設けているが、センサ入力の変化に対
するレスポンスが非常に悪いという問題があって利用範
囲は限定されてしまつ０ また、センサ入力ディジタル表示装置の他の例として、
第８図に示すような構成を持つものがある。センサ入力
信号を高分解能Ａ／Ｄ変換器１８によりディジタル値に
変換し、ヒステリシス処理回路］９てこのディジタル値
の変化が特定の範囲以内であればデコーダ２１に出力す
る値を更新しないようになっている。これにより、例え
ば２ビツトの表示分解能の場合、第９図に示すような、
センサ入力のレベルと２ビツトのディジタル出力値の関
係を有するヒステリシスを実現することができる。この
ディジタル出力を用い、デコーダ２１及びドライバ２２
によりディジタル表示器２３を駆動すれば、センサ入力
の微少変動による表示セグメントの点灯消灯のちらつき
を防止することができ、またレスポンスの悪くなること
が防止される。しかし、この構成例では、２ビツトの表
示分解能のために少な（とも３ビツトのＡ／Ｄ変換器が
必要であるように、表示分解能の少なくとも２倍の分解
能のＡ／Ｄ変換器が必要となる。

このため、その回路規模が大きくなってしまうという問
題がある。

これに対し、Ａ／Ｄ変換器の第２の従来例として、分解
能を変えずにヒステリシス特性を持たせるようにしたも
のが考えられている（実願昭６２１２３０８６号）。こ
のＡ／Ｄ変換器では、抵抗ラダーを構成している各抵抗
に、アナログスイッチと抵抗を直列したものを並列に接
続し、そのアナログスイッチをディジタル出力により開
閉制御してＡ／Ｄ変換の判定基準電圧の電圧レベルを制
御し、ヒステリシス特性を有するＡ／Ｄ変換を実現させ
ている。しかし、この構成例では、ヒステリシス付き抵
抗ラダ一部の抵抗の数が２倍になり、アナログスイッチ
の個数も増え、さらにＡ／Ｄ変換の分解能を上げようと
すると、この抵抗の数及びアナログスイッチの個数がさ
らに増加するため、やはり回路規模は大きくなってしま
う。

（発明が解決しようとする課題） 第１の従来例では、アナログ入力信号にノイズが乗った
り、比較電圧付近にあるアナログ人力信号等に対しては
、出力値が安定しないため、これを例えば車両用ディジ
タル水温計に適用した場合、センサからのアナログ人力
信号がセグメントの切替わるレベル付近で微少変動した
とき、セグメントの点灯消灯を繰返し、使用者に不快感
を与える等の問題があった。

また、このような問題に対応するために、ディジタル遅
延回路を用いて、アナログ入力信号を変換したディジタ
ル値の特定回数の平均値或いは同じ値が特定回数続いた
時の値を出力とする等の構成とすれば、アナログ人力信
号の変化に対するレスポンスが非常に悪く、利用範囲が
限定されてしまうという問題があった。また、ヒステリ
シス処理回路を用いて、変換ディジタル値の変動が特定
の範囲内であれば出力値を更新しない等の構成とすれば
、表示分解能の少なくとも２倍のＡ／Ｄ変換精度が必要
で回路規模も大きくなり不経済であるという問題があっ
た。

さらに、第２の従来例のＡ／Ｄ変換器のように、分解能
を変えずにＡ／Ｄ変換器自身にヒステリシス特性を持た
せようとすれば、抵抗の数が２倍になり、アナログスイ
ッチの個数も増えてやはり回路規模が大きくなってしま
う。

この発明は、このような従来のＡ／Ｄ変換器における問
題に着目してなされたもので、大規模又は複雑な回路を
要することなくヒステリシス特性を持ったＡ／Ｄ変換器
を実現し、入力アナログ電圧のノイズ等による微少変動
や比較電圧付近のアナログ人力値があっても安定したデ
ィジタル圧力を得ることができ、かつＡ／Ｄ変換のレス
ポンスが悪化することのないＡ／Ｄ変換器を提供するこ
とを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は上記課題を解決するために、直列に接続され
た複数個の抵抗により電源電圧を分圧し入力アナログ電
圧と比較すべき複数の判定基準電圧を得る抵抗ラダーが
設けられ、入力アナログ電圧に対応した前記判定基準電
圧に基づいて当該入力アナログ電圧をディジタル出力に
変換するＡ／Ｄ変換器であって、前記抵抗ラダーの電源
電圧側及び低電位側にそれぞれ直列接続されたシフト用
抵抗と該シフト用抵抗のそれぞれに並列接続されたスイ
ッチとからなり前記ディジタル出力に基づいて該スイッ
チの一方が開のとき他方が閉に制御されて前記判定基準
電圧をシフトさせ入力アナログ電圧に対しヒステリシス
を持ったＡ／Ｄ変換を行わせるヒステリシス回路を設け
てなることを要旨とする。

（作用） 上記構成により、Ａ／Ｄ変換の判定基準電圧にヒステリ
シス特性が与えられ、入力アナログ電圧にノイズ等によ
る微少変動や比較電圧附近のアナログ入力値があっても
安定したディジタル出力が得られ、またＡ／Ｄ変換のレ
スポンスが悪化することがない。

（実施例） 以下、この発明の実施例を図面に基づいて説明する。

第１図は、この発明の一実施例を示す図である。

なお、第１図において、前記第６図における機器及び素
子等と同一ないし均等のものは、前記と同一符号を以っ
て示す。

まず、Ａ／Ｄ変換器の構成を説明すると、複数個（図の
例では５個）の抵抗値２Ｒの抵抗が直列に接続されて、
各タップＡ−Ｄに基準電源電圧ＶＲを分圧した複数の判
定基準電圧を得る抵抗ラダー１が構成されている。抵抗
ラダー１における各タップＡ−Ｄには、アナログスイッ
チ列２における各アナログスイッチ２ａ〜２ｄがそれぞ
れ接続され、各アナログスイッチ２８〜２ｄの他端は共
通接続されて比較器８の非反転入力端子（＋）に接続さ
れている。また、抵抗ラダー１の電源電圧側には電源側
ヒステリシス回路１０ａが接続され、低電位（アース）
側にはアース側ヒステリンス回路１０ｂが接続されてい
る。電源側及びアス側の各ヒステリシス回路１０ａ、１
０ｂは、抵抗ラダー１に直列接続された抵抗値Ｒのシフ
ト用抵抗３ａ、３ｂと、このシフト用抵抗３ａ、３ｂの
それぞれに並列接続されたアナログスイッチ４ａ、４ｂ
とで構成されている。アナログスイッチ４ａはＨレベル
の制御信号でオンとなり、他方のアナログスイッチ４ｂ
はＬレベルの制御信号でオンとなる。したがって両アナ
ログスイッチ４ａ４ｂは、一方がオンのとき他方がオフ
に制御されるようになっている。

そして、発振器５から出力されるクロックＣを２ビツト
のカウンタ６で計数し、この計数値をデコーダ７でデコ
ードして、その出力値によりアナログスイッチ列２のオ
ン・オフを行ない、判定基準電圧ｄが選択されるように
なっている。比較器８では、この判定基準電圧ｄとアナ
ログ入力信号ａのレベルが比較される。そして、カウン
タ６の計数値が“０”になってから最初に比較器８の出
力が真値“Ｈｏになる時に、制御回路９がら真値″Ｈ°
のラッチ信号ｅが出力される。レジスタ１１では、この
真値“Ｈ２のラッチ信号ｅによりカウンタ６の値をラッ
チし、これが入力アナログ信号ａに対応したディジタル
出力すとなる。

また、レジスタ１１には、減算器１２が接続されている
。減算器１２でレジスタ１１にラッチされたディジタル
出力すから１が減算され、その減算出力が排他的論理和
回路１−３の一方の入力端子に入力されている。排他的
論理和回路１３の他方の入力端子にはカウンタ６の計数
値が入力されている。排他的論理和回路１３は減算器１
２の出力とカウンタ６の出力との排他的論理和をとり、
その出力により、電源側ヒステリシス回路１０ａ及びア
ース側ヒステリシス回路１０ｂにおける両アナログスイ
ッチ４ａ、４ｂをオン・オフ制御するようになっている
。

次に上述のように構成されたＡ／Ｄ変換器の動作を説明
する。

電源投入直後、レジスタ１１の値は“Ｏｏ“であり、こ
の値から減算器］２によって１がマイナスされ“１１”
となるので、カウンタ６が計数を開始するまでは、排他
的論理和回路１３の出力は真値”１”となって電源側ヒ
ステリシス回路１０ａのアナログスイッチ４ａがオン、
アース側ヒステリシス回路１０ｂのアナログスイッチ４
ｂがオフとなる。このとき、基準電源電圧ＶＲを１１Ｖ
１アナログスイッチ４ｇ、４ｂのオン抵抗はシフト用抵
抗３ａ、３ｂの抵抗値Ｒに比べて無視てきるとすると、
抵抗ラダー１の各タップには、アース側から順に、Ａ−
３Ｖ、Ｂ−５Ｖ、Ｃ−７Ｖ、Ｄ−９Ｖが現れる。

そして、この状態でカウンタ６の計数値が“ＯＯ“のと
きデコーダ７てデコードされた選択値によりアナログス
イッチ２ａかオンとなって判定基準電圧ｄはＡ−３Ｖが
選択される。以下、同様にしてカウンタ６の計数値が“
０１”のときＢ−５Ｖ１　“１０”のときＣ−７Ｖ、　
　“１］゛のときＤ−９Ｖが判定基準電圧ｄとして選択
される。

カウンタ６は発振器５から発生するクロックＣの数を計
数し、その計数値に従ってデコーダ７から出力される選
択値により、アナログスイッチ２ａ〜２ｄがオン、オフ
され、判定基準電圧ｄのレベルか変化する。比較器８は
判定基準電圧ｄとアナログ入力信号ａのレベルを比較し
、判定基準電圧ｄの方が高いときに真値“Ｈ“を出力す
る。

こうして、制御回路９がラッチ信号ｅを出力する時のカ
ウンタ６の値がレジスタ１１にラッチされ、これがディ
ジタル出力すとなる。

また、レジスタ１１にラッチされたディジタル値は減算
器１２て１がマイナスされ、その値がカウンタ６の計数
値と一致した時に排他的論理和回路１３の出力が“Ｌ”
となって電源側ヒステリシス回路１０Ｈのアナログスイ
ッチ４ａがオフ、アス側ヒステリシス回路］、　Ｏｂの
アナログスイッチ４ｂかオンとなる。このとき、抵抗ラ
ダー１の各タップに現れる電圧はＡ−２Ｖ、Ｂ−４Ｖ、
Ｃ−６ＶＳＤ−８Ｖとなる。

上記の動作を、さらに具体的に説明する。いま、例えば
アナログ入力信号ａのレベルが３．１Ｖであるとすると
、カウンタ６の計数値がＯＯ゛のとき判定基準電圧ｄは
３■、カウンタ６の計数値が“０１°のとき判定基準電
圧ｄは５ｖとなるので、カウンタ６の計数値が“０１′
のとき、比較器８は真値“Ｈｏを出力する。この出力に
より、制御回路９が真値“Ｈｏのう・ソチ信号ｅを出力
し、そのときのカウンタ６の計数値“０１°がレジスタ
１．１にラッチされてディジタル出力すとなる。

また、レジスタ１１にラッチされたこのディジタル出力
は減算器１２によって１がマイナスされ００°となり、
カウンタ６の計数値が“００゛となって両者が一致した
とき排他的論理和回路１３の出力が“Ｌ２となり、アナ
ログスイ・ンチ４ａをオフ、アナログスイ・ソチ４ｂを
オン状態とする。このとき、抵抗ラダー１のタップの電
圧番よＡ−２Ｖ、Ｂ−４Ｖとなるので、アナログ入力信
号ａのレベルが微少変動してもディジタル出力すは変動
することがない。なお、カウンタ６の計数値が“０１′
となったとき、抵抗ラダー１の各タップの電圧はＡ−３
Ｖ、Ｂ−５Ｖに戻る。

結果として、アナログ入力信号ａのレベルとディジタル
出力すの値の関係は第２図に示した如くになり、ヒステ
リシス特性を有するようになる。

なお、両ヒステリシス回路１０ａ、１０ｂにおけるシフ
ト用抵抗３ａ、３ｂの抵抗値を適宜に変えることにより
ヒステリシス特性を変えることが可能である。

第３図には、上述のＡ／Ｄ変換器２０を利用した、車両
用ディジタル水温計のブロック構成図を示す。ヒステリ
シス特性を備えたＡ／Ｄ変換器２０により変換された、
センサ入力値の出力ディジタル値を、デコーダ２１がデ
ィジタル表示器２３の表示セグメント用にデコードし、
ドライバ２２によりディジタル表示器２３を駆動して水
温を表示させている。

このような構成とすれば、センサ入力のノイズ等による
微少変動等に対しても表示セグメントの点灯消灯のちら
つき等を生じさせることなく、高レスポンスで水温の表
示を行うことが可能となる。

第４図には、本発明の他の実施例を示す。この実施例の
抵抗ラダー１の各タップに現れる電圧は、基準電源電圧
ＶＲを１２Ｖとすると、アース側から順に、Ｅ−２，４
Ｖ、Ｆ−４，８Ｖ、Ｇ−７゜２Ｖ、Ｈ−９，６Ｖとなる
。減算器１２の出力は、第２のデコーダ１４によりデコ
ードされ、カウンタ６の出力と、減算器１２の出力が一
致したとき、排他的論理和回路１３の出力によりアナロ
グスイッチ２８〜２ｄが制御されるようになっている。

これにより、アナログ入力信号ａのレベルとディジタル
出力すの値の関係は第５図に示した如くになり、ヒステ
リシス特性を有するようになる。

なお、上述の各実施例においては、２ビツトの深さを持
つＡ／Ｄ変換器を例とて説明したが、他の多数ビットの
Ａ／Ｄ変換器に関しても、同様にこの発明を適用するこ
とは勿論可能である。

［発明の効果］ 以上説明したように、この発明によれば、複数の判定基
準電圧を得る抵抗ラダーの電源電圧側及び低電位側にそ
れぞれ直列接続されたシフト用抵抗と、このシフト用抵
抗のそれぞれに並列接続されたスイッチとからなり、デ
ィジタル出力に基づいて該スイッチの一方が開のとき他
方が閉に制御されて前記判定基準電圧をシフトさせ入力
アナログ電圧に対しヒステリシスを持ったＡ／Ｄ変換を
行わせるヒステリシス回路を設けたため、大規模又は複
雑な回路を要することなくヒステリシス特性を持ったＡ
／Ｄ変換器を実現することができ、入力アナログ電圧の
ノイズ等による微少変動や比較電圧附近のアナログ入力
値があっても安定したディジタル出力を得ることができ
、かつＡ／Ｄ変換のレスポンスか悪化しないという利点
がある。

【図面の簡単な説明】

第１図はこの発明に係るＡ／Ｄ変換器の一実施例を一部
ブロックで示す回路図、第２図は同実施例におけるアナ
ログ入力信号のレベルとディジタル出力値との関係を示
す図、第３図は上記一実施例に係るＡ／Ｄ変換器を利用
したディジタル水温計のブロック構成図、第４図は本発
明の他の実施例を一部ブロックで示す回路図、第５図は
同実施例におけるアナログ入力信号のレベルとディジタ
ル出力値との関係を示す図、第６図は従来のＡ／Ｄ変換
器を一部ブロックで示す回路図、第７図は上記従来のＡ
／Ｄ変換器を用いたセンサ入力ディジタル表示装置の概
略ブロック図、第８図は他の従来のＡ／Ｄ変換器を用い
たセンサ入力ディジタル表示装置の概略ブロック図、第
９図は同センサ入力ディジタル表示装置におけるセンサ
入力とディジタル出力の関係を示す図である。 １：抵抗ラダー　　　２．アナログスイッチ列、３ａ、
３ｂ：シフト用抵抗、 ４ａ、４ｂ：アナログスイッチ、 ８：比較器、 １０ａ、１０ｂ：ヒステリシス回路、 ａ：アナログ入力信号、 ｂ＝ディジタル出力信号。 代理人　　弁理士　　三　好　　秀　和第１ 図 ２ビアトチ゛シ゛タル出力す 第２図 第３図 第４図 卆へ＋＜−ｐΔ゛（交

Claims (1)

1. 【特許請求の範囲】 直列に接続された複数個の抵抗により電源電圧を分圧し
   入力アナログ電圧と比較すべき複数の判定基準電圧を得
   る抵抗ラダーが設けられ、入力アナログ電圧に対応した
   前記判定基準電圧に基づいて当該入力アナログ電圧をデ
   ィジタル出力に変換するＡ／Ｄ変換器であって、 前記抵抗ラダーの電源電圧側及び低電位側にそれぞれ直
   列接続されたシフト用抵抗と該シフト用抵抗のそれぞれ
   に並列接続されたスイッチとからなり前記ディジタル出
   力に基づいて該スイッチの一方が開のとき他方が閉に制
   御されて前記判定基準電圧をシフトさせ入力アナログ電
   圧に対しヒステリシスを持ったＡ／Ｄ変換を行わせるヒ
   ステリシス回路を設けてなることを特徴とするＡ／Ｄ変
   換器。