JPH04262562A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04262562A JPH04262562A JP3022499A JP2249991A JPH04262562A JP H04262562 A JPH04262562 A JP H04262562A JP 3022499 A JP3022499 A JP 3022499A JP 2249991 A JP2249991 A JP 2249991A JP H04262562 A JPH04262562 A JP H04262562A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- chip
- ceramic substrate
- cavity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
消費電力の大きな半導体装置のヒートシンクの構造に関
する。
消費電力の大きな半導体装置のヒートシンクの構造に関
する。
【０００２】
【従来の技術】最近のハイポーラＬＳＩやＭＯＳＬＳＩ
等の半導体装置では、チップの機能増大による入出力ピ
ンの増加と高集積化並び高速動作の相乗作用により、数
Ｗ〜数１０Ｗまで消費電力が大きくなり、これに伴って
発生熱量も多くなっている。特に、パターンの微細化で
素子寸法と配線幅が小さくなり集積度が向上し消費電力
が増加する。従って発熱密度（電力／体積）が飛躍的に
増大する。更に、半導体装置の機能の増加による入出力
ピンの増大も避けられない。
等の半導体装置では、チップの機能増大による入出力ピ
ンの増加と高集積化並び高速動作の相乗作用により、数
Ｗ〜数１０Ｗまで消費電力が大きくなり、これに伴って
発生熱量も多くなっている。特に、パターンの微細化で
素子寸法と配線幅が小さくなり集積度が向上し消費電力
が増加する。従って発熱密度（電力／体積）が飛躍的に
増大する。更に、半導体装置の機能の増加による入出力
ピンの増大も避けられない。
【０００３】この様な状況の中で従来の多ピン大型チッ
プを搭載する一般的な半導体装用のパッケージとして図
４に示すフェイスアップ構造のピン・グリッド・アレイ
（以下ＰＧＡと呼ぶ）が提案されている。このＰＧＡは
外部リード６をセラミック基板１の裏面全体に取り付け
たフルグリッドＰＧＡである。セラミック基板１の中央
にキャビティ６を設け、その周辺に設けられたボンディ
ング導体４が内部導体５を介して基板外部に向って延長
した外部リード６と接続した構造となっているものであ
る。そしてキャビティ３にＩＣチップ２を固着し、その
チップパッドとボンディング導体４をワイヤー４Ａによ
り接続する。また金属シールリング７に金属キャップ８
を載置してシールリング７と金属キャップ８の外周を電
気抵抗溶接してキャップ封止する。従ってこの構造のＰ
ＧＡは、最小面積で多ピン高密度実装が可能なパッケー
ジ構造とすることができる。
プを搭載する一般的な半導体装用のパッケージとして図
４に示すフェイスアップ構造のピン・グリッド・アレイ
（以下ＰＧＡと呼ぶ）が提案されている。このＰＧＡは
外部リード６をセラミック基板１の裏面全体に取り付け
たフルグリッドＰＧＡである。セラミック基板１の中央
にキャビティ６を設け、その周辺に設けられたボンディ
ング導体４が内部導体５を介して基板外部に向って延長
した外部リード６と接続した構造となっているものであ
る。そしてキャビティ３にＩＣチップ２を固着し、その
チップパッドとボンディング導体４をワイヤー４Ａによ
り接続する。また金属シールリング７に金属キャップ８
を載置してシールリング７と金属キャップ８の外周を電
気抵抗溶接してキャップ封止する。従ってこの構造のＰ
ＧＡは、最小面積で多ピン高密度実装が可能なパッケー
ジ構造とすることができる。
【０００４】次にこのＰＧＡをプリント板２１Ａに実装
する場合、貫通孔１０にパッケージの外部リード６をリ
ードストッパー６Ａまで挿入し半田フローにより半田付
けする。セラミック基板１の底面とプリント板２１Ａの
間は、半田１３Ａで固定した後の応力緩和の為に１ｍｍ
位の間隔をあけてある。しかしながらこの半田付け実装
したＰＧＡは、チップ放熱面がプリント板側である為に
放熱効果が小さい欠点があった。その対策として図５に
示すように、プリント板２１Ａとラミック基板１の約１
ｍｍの間隔にヒートシンク１６Ａを接続した構造のもの
が提案されている。
する場合、貫通孔１０にパッケージの外部リード６をリ
ードストッパー６Ａまで挿入し半田フローにより半田付
けする。セラミック基板１の底面とプリント板２１Ａの
間は、半田１３Ａで固定した後の応力緩和の為に１ｍｍ
位の間隔をあけてある。しかしながらこの半田付け実装
したＰＧＡは、チップ放熱面がプリント板側である為に
放熱効果が小さい欠点があった。その対策として図５に
示すように、プリント板２１Ａとラミック基板１の約１
ｍｍの間隔にヒートシンク１６Ａを接続した構造のもの
が提案されている。
【０００５】このヒートシンク１６Ａでは、ＰＧＡの外
部リード６が挿入できる穴をアルミニウム板に設けてあ
り、その形状は、セラミック基板１の底面から側面に密
着することができるように凹形状になっている。このよ
うな形状に加工したアルミニウム表面にアルマイト処理
をして絶縁性を得ている。これを図５に示した様に半田
付け実装すると熱伝導によりセラミック基板１の裏面か
ら速やかに放熱できる。しかしながら本構造ＰＧＡもヒ
ートシンク１６Ａの穴あけ加工性、放熱性に関与する比
表面積が小さいため放熱効果が小さく、コストが高いと
いう欠点があった。
部リード６が挿入できる穴をアルミニウム板に設けてあ
り、その形状は、セラミック基板１の底面から側面に密
着することができるように凹形状になっている。このよ
うな形状に加工したアルミニウム表面にアルマイト処理
をして絶縁性を得ている。これを図５に示した様に半田
付け実装すると熱伝導によりセラミック基板１の裏面か
ら速やかに放熱できる。しかしながら本構造ＰＧＡもヒ
ートシンク１６Ａの穴あけ加工性、放熱性に関与する比
表面積が小さいため放熱効果が小さく、コストが高いと
いう欠点があった。
【０００６】図６はフェイスダウン構造のＰＧＡであり
、実装密度が若干小さくなるが、ヒートシンクがＣｕ−
Ｗ合金からなるチップ搭載板１７に直接接着することが
できるので放熱効果が高い。しかしながらヒートシンク
１６Ｂそのものは空気中への熱放散をより多くする為に
は表面積を大きく取りたいが、フィン型のヒートシンク
では限界があった。例えば外形寸法として長さ及び幅が
４３ｍｍ、高さ７．５ｍｍ、フィン溝幅１ｍｍ、フィン
幅１ｍｍの場合の比表面積（表面積ｍ２ ／体積ｍ３
）は８６０であった。
、実装密度が若干小さくなるが、ヒートシンクがＣｕ−
Ｗ合金からなるチップ搭載板１７に直接接着することが
できるので放熱効果が高い。しかしながらヒートシンク
１６Ｂそのものは空気中への熱放散をより多くする為に
は表面積を大きく取りたいが、フィン型のヒートシンク
では限界があった。例えば外形寸法として長さ及び幅が
４３ｍｍ、高さ７．５ｍｍ、フィン溝幅１ｍｍ、フィン
幅１ｍｍの場合の比表面積（表面積ｍ２ ／体積ｍ３
）は８６０であった。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置のうち、図４に示したフェイスアップ構造のＰＧＡ
では、単位面積当たりにおいて最も高密度化が可能で多
ピン化に適した構造である半面、実装構造においてプリ
ント板とパッケージ底面が接触していない為に放熱性が
悪い。その改良構造として図５に示したように、セラミ
ック基板の表面，側面，裏面（プリント板とパッケージ
外部導体間）にヒートシンクを取り付けるものでは、裏
面のヒートシンクは、外部導体の貫通孔を設ける為に、
ヒートシンクの製作が難かしく価格が高くなる欠点があ
った。又図６に示したフェイスダウン構造のものでは、
パッケージとヒートシンクの接続面積が少ないので放熱
性も悪かった。
装置のうち、図４に示したフェイスアップ構造のＰＧＡ
では、単位面積当たりにおいて最も高密度化が可能で多
ピン化に適した構造である半面、実装構造においてプリ
ント板とパッケージ底面が接触していない為に放熱性が
悪い。その改良構造として図５に示したように、セラミ
ック基板の表面，側面，裏面（プリント板とパッケージ
外部導体間）にヒートシンクを取り付けるものでは、裏
面のヒートシンクは、外部導体の貫通孔を設ける為に、
ヒートシンクの製作が難かしく価格が高くなる欠点があ
った。又図６に示したフェイスダウン構造のものでは、
パッケージとヒートシンクの接続面積が少ないので放熱
性も悪かった。
【０００８】更に、フェイスアップ構造、フェイスダウ
ン構造共に従来のヒートシンクは、主にアルミニウムを
用いている為に、セラミック基板１にシリコン樹脂１２
等で接着して熱膨張差による応力緩和をしなければセラ
ミック基板が割れるという現象が発生する。従って、熱
伝導が樹脂接着材で阻害されるという欠点があった。
ン構造共に従来のヒートシンクは、主にアルミニウムを
用いている為に、セラミック基板１にシリコン樹脂１２
等で接着して熱膨張差による応力緩和をしなければセラ
ミック基板が割れるという現象が発生する。従って、熱
伝導が樹脂接着材で阻害されるという欠点があった。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
キャビティを有するセラミック基板と、このキャビティ
内に搭載された半導体チップと、前記セラミック基板の
底面または周辺部に設けられた外部リードと、前記セラ
ミック基板表面の少くとも一部に固着された海綿状の金
属骨格を有するヒートシンクとを含むものである。
キャビティを有するセラミック基板と、このキャビティ
内に搭載された半導体チップと、前記セラミック基板の
底面または周辺部に設けられた外部リードと、前記セラ
ミック基板表面の少くとも一部に固着された海綿状の金
属骨格を有するヒートシンクとを含むものである。
【００１０】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の第１の実施例の断面図であり、本発明
をフェイスダウン構造のＰＧＡに適用した場合を示して
いる。
。図１は本発明の第１の実施例の断面図であり、本発明
をフェイスダウン構造のＰＧＡに適用した場合を示して
いる。
【００１１】図１において、セラミック基板１の中央に
はキャビティ３が設けられており、このキャビティ３内
にはＣｕ−Ｗ合金等からなるチップ搭載板１７がセラミ
ック基板１のメタライズ層上にＡｇ−Ｃｕのロウ材１９
Ａでろう付けされている。キャビティ３の周辺部のセラ
ミック基板１には、ボンディング導体４が設けられ、内
部導体５を介して外部リード６に接続されている。そし
て、チップ搭載板１７にはＩＣチップが搭載され、かつ
チップパッドとボンディング導体４はワイヤー４Ａによ
り接続されている。更にＩＣチップ２の保護の為にセラ
ミック又は金属等のキャップ１５が低融点硝子又はＡｕ
−Ｓｎのろう材１９を用いてキャビティの下側に封止し
てある。そしてこのフェイスダウンパッケージを構成す
るセラミック基板１及びチップ搭載板１７の表面には、
放熱性を良くするために海綿状の金属骨格を有するヒー
トシンク１１が半田１３によって接着されている。この
ヒートシンク１１は、素材そのものが全体積の９３〜９
８％の気孔を有しており、各気孔は隣り同志が連ってお
り、比表面積（ｍ２ ／ｍ３ ）が５００〜１７００の
値を有している。
はキャビティ３が設けられており、このキャビティ３内
にはＣｕ−Ｗ合金等からなるチップ搭載板１７がセラミ
ック基板１のメタライズ層上にＡｇ−Ｃｕのロウ材１９
Ａでろう付けされている。キャビティ３の周辺部のセラ
ミック基板１には、ボンディング導体４が設けられ、内
部導体５を介して外部リード６に接続されている。そし
て、チップ搭載板１７にはＩＣチップが搭載され、かつ
チップパッドとボンディング導体４はワイヤー４Ａによ
り接続されている。更にＩＣチップ２の保護の為にセラ
ミック又は金属等のキャップ１５が低融点硝子又はＡｕ
−Ｓｎのろう材１９を用いてキャビティの下側に封止し
てある。そしてこのフェイスダウンパッケージを構成す
るセラミック基板１及びチップ搭載板１７の表面には、
放熱性を良くするために海綿状の金属骨格を有するヒー
トシンク１１が半田１３によって接着されている。この
ヒートシンク１１は、素材そのものが全体積の９３〜９
８％の気孔を有しており、各気孔は隣り同志が連ってお
り、比表面積（ｍ２ ／ｍ３ ）が５００〜１７００の
値を有している。
【００１２】このように構成された第１の実施例によれ
ば、外形寸法として長さ及び幅が４０ｍｍ、高さ７．５
ｍｍのヒートシンクを用いた場合、半導体装置の熱抵抗
は、風速１．５ｍ／ｓｅｃの時に従来タイプの半導体装
置は６℃／Ｗであるのに対し、実施例では４℃／Ｗに改
善された。またヒートシンクの気孔率が９３〜９８％も
あるため、軽量化が可能となった。
ば、外形寸法として長さ及び幅が４０ｍｍ、高さ７．５
ｍｍのヒートシンクを用いた場合、半導体装置の熱抵抗
は、風速１．５ｍ／ｓｅｃの時に従来タイプの半導体装
置は６℃／Ｗであるのに対し、実施例では４℃／Ｗに改
善された。またヒートシンクの気孔率が９３〜９８％も
あるため、軽量化が可能となった。
【００１３】次にこのヒートシンクの製造方法について
説明する。まずヒートシンク形状に合わせた金型に発泡
樹脂を注入・成形して、ヒートシンクと同形状の発泡樹
脂を用意する。次にこの発泡樹脂の表面と内部気泡の表
面に導電処理を施す。一般的にはカーボン粉末を電着さ
せる。次に電気メッキを行って金属の骨格を形成する。 この骨格は、海綿のように三次元的の網目状になってつ
ながっている。この骨格の厚さは、電気メッキ時間によ
ってコントロールが可能である。骨格となる金属材料は
、Ｎｉ，Ｎｉ−Ｃｕ，Ｃｕその他メッキ可能な材料なら
ば用いることができる。次にメッキ内部に閉じこめられ
た発泡樹脂を加熱処理して分解除去する。次に合金化，
加工処理してヒートシンクとする。
説明する。まずヒートシンク形状に合わせた金型に発泡
樹脂を注入・成形して、ヒートシンクと同形状の発泡樹
脂を用意する。次にこの発泡樹脂の表面と内部気泡の表
面に導電処理を施す。一般的にはカーボン粉末を電着さ
せる。次に電気メッキを行って金属の骨格を形成する。 この骨格は、海綿のように三次元的の網目状になってつ
ながっている。この骨格の厚さは、電気メッキ時間によ
ってコントロールが可能である。骨格となる金属材料は
、Ｎｉ，Ｎｉ−Ｃｕ，Ｃｕその他メッキ可能な材料なら
ば用いることができる。次にメッキ内部に閉じこめられ
た発泡樹脂を加熱処理して分解除去する。次に合金化，
加工処理してヒートシンクとする。
【００１４】図２は本発明の第２の実施例の断面図であ
り、本発明をフェースアップ構造のＰＧＡに適用した場
合を示している。
り、本発明をフェースアップ構造のＰＧＡに適用した場
合を示している。
【００１５】図２においてこのＰＧＡは、外部リード６
をセラミック基板１の裏面全面に取り付けたフルグリッ
ドＰＧＡであり、セラミック基板１の外部リード６の取
り付け面と反対側の中央にキャビティ３を設け、その周
辺からボンデング導体４を基板外部に向って延長し外部
リード６と接続したものである。そしてキャビティ３内
のセラミック基板１上にＩＣチップ２を固着し、そのチ
ップパッドとボンディング導体４とをワイヤー４Ａによ
り接続する。また金属シールリング７に金属製キャップ
８を載置して、シールリングとキャップ外周を電気抵抗
溶接してキャップ封止する。従って最小面積で多ピン高
密度実装が可能なパッケージが完成する。 次でパッ
ケージを構成するセラミック基板１及び金属製キャップ
８の表面に半田または樹脂によりヒートシンク１１Ａを
固着する。同様にセラミック基板１の下面と側面には、
貫通孔を有する凹状のヒートシンク１１Ｂをはめこみ法
等により固着する。特にこのヒートシンク１１Ｂは、外
部リード６と貫通孔１０とを絶縁するために、ヒートシ
ンク全体を溶融したアルミニウムに含浸させて金属表面
にアルミニウムを付着させた後にアルマイト処理を行い
、１０μｍ前後の酸化被膜を生成させておく必要がある
。 このように構成された第２の実施例のプリント板２１へ
の実装は、従来と同様に外部リード６との半田付けによ
り行なう。
をセラミック基板１の裏面全面に取り付けたフルグリッ
ドＰＧＡであり、セラミック基板１の外部リード６の取
り付け面と反対側の中央にキャビティ３を設け、その周
辺からボンデング導体４を基板外部に向って延長し外部
リード６と接続したものである。そしてキャビティ３内
のセラミック基板１上にＩＣチップ２を固着し、そのチ
ップパッドとボンディング導体４とをワイヤー４Ａによ
り接続する。また金属シールリング７に金属製キャップ
８を載置して、シールリングとキャップ外周を電気抵抗
溶接してキャップ封止する。従って最小面積で多ピン高
密度実装が可能なパッケージが完成する。 次でパッ
ケージを構成するセラミック基板１及び金属製キャップ
８の表面に半田または樹脂によりヒートシンク１１Ａを
固着する。同様にセラミック基板１の下面と側面には、
貫通孔を有する凹状のヒートシンク１１Ｂをはめこみ法
等により固着する。特にこのヒートシンク１１Ｂは、外
部リード６と貫通孔１０とを絶縁するために、ヒートシ
ンク全体を溶融したアルミニウムに含浸させて金属表面
にアルミニウムを付着させた後にアルマイト処理を行い
、１０μｍ前後の酸化被膜を生成させておく必要がある
。 このように構成された第２の実施例のプリント板２１へ
の実装は、従来と同様に外部リード６との半田付けによ
り行なう。
【００１６】図３は本発明の第３の実施例の断面図であ
り、フラットパッケージを構成するＣｕ−Ｗ合金のチッ
プ搭載板１７Ａ上にヒートシンク１１Ｃを半田接着した
ものである。本第３の実施例においても第１の実施例と
同様に、熱抵抗及び軽量化の改善を行うことができる。
り、フラットパッケージを構成するＣｕ−Ｗ合金のチッ
プ搭載板１７Ａ上にヒートシンク１１Ｃを半田接着した
ものである。本第３の実施例においても第１の実施例と
同様に、熱抵抗及び軽量化の改善を行うことができる。
【００１７】
【発明の効果】以上説明したように本発明は、海綿状の
金属骨格を有するヒートシンクを用いることにより、放
熱性がよくかつ軽量化された半導体装置が得られるとい
う効果を有する。
金属骨格を有するヒートシンクを用いることにより、放
熱性がよくかつ軽量化された半導体装置が得られるとい
う効果を有する。
【図１】本発明の第１の実施例の断面図である。
【図２】本発明の第２の実施例の断面図である。
【図３】本発明の第３の実施例の断面図である。
【図４】従来の半導体装置の断面図である。
【図５】従来の半導体装置の断面図である。
【図６】従来の半導体装置の断面図である。
１ セラミック基板
２ ＩＣチップ
３ キャビティ
４ ボンディング導体
４Ａ ワイヤー
５ 内部導体
６ 外部リード
６Ａ ストッパー
７ シールリング
８ 金属製キャップ
１０ 貫通孔
１１，１１Ａ〜１１Ｃ ヒートシンク１２
シリコン樹脂 １３，１３Ａ 半田 １５ キャップ １６，１６Ａ，１６Ｂ ヒートシンク１７，１７
Ａ チップ搭載板 １９，１９Ａ ロウ材
シリコン樹脂 １３，１３Ａ 半田 １５ キャップ １６，１６Ａ，１６Ｂ ヒートシンク１７，１７
Ａ チップ搭載板 １９，１９Ａ ロウ材
Claims (1)
- 【請求項１】 キャビティを有するセラミック基板と
、このキャビティ内に搭載された半導体チップと、前記
セラミック基板の底面または周辺部に設けられた外部リ
ードと、前記セラミック基板表面の少くとも一部に固着
された海綿状の金属骨格を有するヒートシンクとを含む
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022499A JPH04262562A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022499A JPH04262562A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262562A true JPH04262562A (ja) | 1992-09-17 |
Family
ID=12084439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022499A Pending JPH04262562A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262562A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046498A (en) * | 1997-06-30 | 2000-04-04 | Nec Corporation | Device having a heat sink for cooling an integrated circuit |
| CN102254882A (zh) * | 2010-05-20 | 2011-11-23 | 株式会社电装 | 电功率转换器 |
| JP2017511609A (ja) * | 2014-04-18 | 2017-04-20 | レイセオン カンパニー | 熱的改善のために表面実装パッケージをアライメントする方法 |
-
1991
- 1991-02-18 JP JP3022499A patent/JPH04262562A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046498A (en) * | 1997-06-30 | 2000-04-04 | Nec Corporation | Device having a heat sink for cooling an integrated circuit |
| US6251709B1 (en) | 1997-06-30 | 2001-06-26 | Nec Corporation | Method of manufacturing a cooling structure of a multichip module |
| CN102254882A (zh) * | 2010-05-20 | 2011-11-23 | 株式会社电装 | 电功率转换器 |
| JP2017511609A (ja) * | 2014-04-18 | 2017-04-20 | レイセオン カンパニー | 熱的改善のために表面実装パッケージをアライメントする方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
| KR100268205B1 (ko) | 칩캐리어모듈및그의제조방법 | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| US20050280161A1 (en) | Unmolded package for a semiconductor device | |
| JPH0917919A (ja) | 半導体装置 | |
| JP4480818B2 (ja) | 半導体装置 | |
| JPH04262562A (ja) | 半導体装置 | |
| KR100220249B1 (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPS61287194A (ja) | 電子素子用チツプキヤリア | |
| JPS6220701B2 (ja) | ||
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JPH04144162A (ja) | 半導体装置 | |
| JPS6211014Y2 (ja) | ||
| JP2004039911A (ja) | 電子部品の放熱装置 | |
| JP2000236034A (ja) | 電子部品用パッケージ | |
| JPH0357619B2 (ja) | ||
| JPH0514514Y2 (ja) | ||
| KR19980083734A (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JPH07221211A (ja) | 半導体装置 | |
| JPS6348850A (ja) | 半導体装置の製造方法 | |
| JPH04179298A (ja) | 混成集積回路装置 |