JPH0426263B2 - - Google Patents

Info

Publication number
JPH0426263B2
JPH0426263B2 JP59197798A JP19779884A JPH0426263B2 JP H0426263 B2 JPH0426263 B2 JP H0426263B2 JP 59197798 A JP59197798 A JP 59197798A JP 19779884 A JP19779884 A JP 19779884A JP H0426263 B2 JPH0426263 B2 JP H0426263B2
Authority
JP
Japan
Prior art keywords
signal
series
interface
parallel
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59197798A
Other languages
Japanese (ja)
Other versions
JPS6177450A (en
Inventor
Juji Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59197798A priority Critical patent/JPS6177450A/en
Publication of JPS6177450A publication Critical patent/JPS6177450A/en
Publication of JPH0426263B2 publication Critical patent/JPH0426263B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、中央制御装置(CPU)と、公衆網
に接続された網制御装置(NCU)とを、インタ
フエースするのに用いられるインタフエース変換
装置に関し、特に、国際電信電話諮問委員会
(CCITT)勧告V.24の200シリーズの信号の情報
を前記公衆網を用いて伝送する際に用いられるイ
ンタフエース変換装置に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an interface used to interface a central control unit (CPU) and a network control unit (NCU) connected to a public network. The present invention relates to a conversion device, and particularly relates to an interface conversion device used when transmitting 200 series signal information of Recommendation V.24 of the Consultative Committee for International Telegraph and Telephone (CCITT) using the public network.

〔従来の技術〕[Conventional technology]

CPUと端末装置(DTE)間でデータ通信を行
う場合に、公衆網が利用出来ると、CPU,DTE
間に個個にケーブル等での接続が必要ではなくな
り、公衆網が代行してくれるので、公衆網が発達
している地域では、公衆網の利用は計り知れない
利点をデータ通信システムに与える。
When performing data communication between the CPU and terminal equipment (DTE), if a public network can be used, the CPU, DTE
In areas where public networks are well-developed, the use of public networks provides an invaluable advantage to data communication systems, since individual connections with cables or the like are no longer necessary, and the public networks do it for them.

CPUとDTEとの間のデータ通信に公衆網を利
用する場合には、第3図の如く、通常、CPU1
1と公衆網12との間及び公衆網12とDTE1
3との間に、それぞれ、網制御装置(NCU)1
4及び15が必要となる。なお、16及び17は
CCITT勧告の100シリーズの信号(直列信号)の
伝送ライン、18及び19はCCITT勧告の200シ
リーズの信号(並列信号)の伝送ライン、21及
び22はそれぞれ変復調装置(MODEM)であ
る。
When using a public network for data communication between the CPU and DTE, normally the CPU1
1 and public network 12 and between public network 12 and DTE 1
3, respectively, network control unit (NCU) 1
4 and 15 are required. In addition, 16 and 17 are
Transmission lines 18 and 19 are transmission lines for CCITT recommended 100 series signals (serial signals), 21 and 22 are modem modulators (MODEM), respectively.

ここで、CPU11とNCU14及び公衆網12
との距離が大きくかけ離れている場合についての
投資効果を考えた場合、第3図のシステム構成が
最良のものではなく、第4図に示すシステム構成
の方が投資効果が上がる場合がある。即ち、第4
図ではMODEM21がNCU14と実質的に同じ
位置にある。
Here, CPU 11, NCU 14 and public network 12
When considering the investment effect in the case where the distance between That is, the fourth
In the figure, MODEM 21 is located at substantially the same position as NCU 14.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第4図に示す様なCPU11とNCU21及び公
衆網12との間の距離Lが長いシステムにおいて
は、従来技術では、V.24の100シリーズで規定さ
れている信号は、MODEM21等を用いて伝送
可能である。しかしながら、V.24の200シリーズ
で規定されている信号は、並列信号であるので、
距離Lが長くなるにつれてデータ特性が悪化し、
しかもパラレルラインをひくことができる距離に
は限度がある。V.24の200シリーズの信号を効果
的に伝送する装置は知られていない。
In a system in which the distance L between the CPU 11, NCU 21, and public network 12 is long as shown in FIG. It is possible. However, the signals specified in the 200 series of V.24 are parallel signals, so
As the distance L increases, the data characteristics deteriorate,
Moreover, there is a limit to the distance that parallel lines can be drawn. There are no known devices that effectively transmit V.24 200 series signals.

本発明の目的は、上記のCPUとNCU及び公衆
網との間に大きな距離が有る場合に、V.24の200
シリーズの並列信号情報を効果的に伝送出来る装
置を提供することにある。
The purpose of the present invention is to solve the problem of V.24 200 when there is a large distance between the above CPU, NCU and public network.
The object of the present invention is to provide a device that can effectively transmit a series of parallel signal information.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、V.24の200シリーズの並列信号を
V.24の100シリーズの直列信号に変換し、又、
V.24の100シリーズの直列信号をV.24の200シリ
ーズの並列信号に変換することを特徴とするイン
タフエース変換装置である。
The present invention supports 200 series parallel signals of V.24.
Convert to V.24 100 series serial signal, and
This is an interface conversion device that converts V.24 100 series serial signals to V.24 200 series parallel signals.

即ち、本発明によれば、第1の並列信号を受け
る第1の入力端及び第2の並列信号を出力するた
めの第1の出力端を有する第1のインタフエース
回路と、第1の直列信号を受ける第2の入力端及
び第2の直列信号を出力するための第2の出力端
を有する第2のインタフエース回路と、前記第1
の入力端の前記第1の並列信号を前記第1のイン
タフエース回路によりレベル変換した第3の並列
信号を受け、対応する直列信号に符号化して出力
する符号化回路と、前記第2の入力端の前記第1
の直列信号を前記第2のインタフエース回路によ
りレベル変換した第3の直列信号を受け、対応す
る並列信号に復号して出力する復号化回路とを有
し、前記第2のインタフエース回路は、前記符号
化回路の出力信号をレベル変換して前記第2の直
列信号として前記第2の出力端に出力し、前記第
1のインタフエース回路は、前記復号化回路の出
力信号をレベル変換して前記第2の並列信号とし
て前記第1の出力端に出力することを特徴とする
インタフエース変換装置が得られる。
That is, according to the present invention, a first interface circuit having a first input terminal for receiving a first parallel signal and a first output terminal for outputting a second parallel signal; a second interface circuit having a second input for receiving a signal and a second output for outputting a second serial signal;
an encoding circuit that receives a third parallel signal obtained by converting the level of the first parallel signal at the input terminal of the input terminal by the first interface circuit, encodes it into a corresponding serial signal, and outputs the encoded signal; said first at the end
a decoding circuit that receives a third serial signal whose level has been converted by the second interface circuit, decodes it into a corresponding parallel signal, and outputs the same, the second interface circuit: The output signal of the encoding circuit is level-converted and outputted as the second serial signal to the second output terminal, and the first interface circuit is configured to level-convert the output signal of the decoding circuit and output it to the second output terminal as the second serial signal. There is obtained an interface conversion device characterized in that the second parallel signal is output to the first output terminal.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説
明する。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図を参照すると、本発明の一実施例による
インタフエース変換装置20は、V.24の200シリ
ーズの信号である第1の並列信号21を受ける第
1の入力端IN1と、V.24の200シリーズの信号で
ある第2の並列信号22を出力するための第1の
出力端OUT1とを有する第1のインタフエース
回路(V.24の200シリーズインタフエース回路)
31と、V.24の100シリーズの信号である第1の
直列信号41を受ける第2の入力端IN2と、
V.24の100シリーズの信号である第2の直列信号
42を出力するための第2の出力端OUT2とを
有する第2のインタフエース回路(V.24の100シ
リーズのインタフエース回路)52とを有してい
る。
Referring to FIG. 1, an interface conversion device 20 according to an embodiment of the present invention has a first input terminal IN1 receiving a first parallel signal 21 which is a V.24 200 series signal, and a V.24 a first interface circuit (V.24 200 series interface circuit) having a first output terminal OUT1 for outputting a second parallel signal 22 which is a 200 series signal of V.24;
31, and a second input terminal IN2 receiving a first series signal 41 which is a V.24 100 series signal;
A second interface circuit (V.24 100 series interface circuit) 52 having a second output terminal OUT2 for outputting a second serial signal 42 which is a V.24 100 series signal; have.

CPU等より出力されたV.24の200シリーズの並
列信号21は、V.24の200シリーズインタフエー
ス回路31に入力され、次の符号化回路61が論
理的に処理しやすいTTLレベル等の信号(第3
の並列信号)63に変換され、符号化回路61へ
送出される。この符号化回路61では、インタフ
エース回路31より送られて来た、200シリーズ
の並列信号情報63を解析し、あらかじめ取り決
めた符号化規則にのつとり、V.24の100シリーズ
の送信データとしてインタフエースがとれる様な
直列信号に符号化し、V.24の100シリーズインタ
フエース回路52に送る。V.24・100シリーズイ
ンタフエース回路52は符号化回路61の出力信
号をレベル変換して第2の直列信号42として第
2の出力端OUT2に出力する。
The V.24 200 series parallel signal 21 output from the CPU etc. is input to the V.24 200 series interface circuit 31, and the next encoding circuit 61 is a signal such as TTL level that is easy to logically process. (3rd
parallel signals) 63 and sent to the encoding circuit 61. This encoding circuit 61 analyzes the 200 series parallel signal information 63 sent from the interface circuit 31, and converts it into V.24 100 series transmission data according to predetermined encoding rules. It is encoded into a serial signal that can be interfaced and sent to the V.24 100 series interface circuit 52. The V.24/100 series interface circuit 52 converts the level of the output signal of the encoding circuit 61 and outputs it as a second serial signal 42 to the second output terminal OUT2.

逆に、V.24の100シリーズインタフエース回路
52に入力された直列のV.24の100シリーズ信号
情報41は、次の復号化回路81が処理できるレ
ベルの信号(第3の直列信号)83に変換され、
復号化回路81へ送出される。復号化回路81で
は、この直列信号83を解析し、元のV.24の200
シリーズの並列信号に復号し、V.24の200シリー
ズインタフエース回路31に送出する。V.24・
200シリーズインタフエース回路31では、この
200シリーズ情報をCPU等に対してインタフエー
スが出来るようにレベル変換を行い、第2の並列
信号22として第1の出力端OUT1よりCPU等
に送出する。
Conversely, the serial V.24 100 series signal information 41 input to the V.24 100 series interface circuit 52 is a signal (third serial signal) 83 at a level that can be processed by the next decoding circuit 81. converted to
It is sent to the decoding circuit 81. The decoding circuit 81 analyzes this serial signal 83 and decodes the original V.24 200
It is decoded into series parallel signals and sent to the V.24 200 series interface circuit 31. V.24・
In the 200 series interface circuit 31, this
Level conversion is performed on the 200 series information so that it can be interfaced with the CPU, etc., and then sent as a second parallel signal 22 from the first output terminal OUT1 to the CPU, etc.

第2図に本発明のインタフエース変換装置20
を用いたシステム構成図を示す。第2図におい
て、23は第1図の信号21及び22を伝送する
ための信号線の集合を表わし、43は第1図の信
号41及び42を伝送するための信号線の集合を
表わしている。
FIG. 2 shows an interface conversion device 20 of the present invention.
A system configuration diagram using . In FIG. 2, 23 represents a set of signal lines for transmitting the signals 21 and 22 of FIG. 1, and 43 represents a set of signal lines for transmitting the signals 41 and 42 of FIG. .

NCU14を制御し、公衆網12を介して端末
装置(図示せず)とデータ通信を行う為、CPU
11は、V.24の200シリーズの並列信号を本発明
によるインタフエース変換装置20に送出する。
このインタフエース変換装置20では、既述した
ように、伝送されて来たV.24の200シリーズ信号
を解析し、符号化し、これをV.24の100シリーズ
信号の送信データ信号として出力する。V.24の
100シリーズに符号化された信号は、変復調装置
(MODEM)91及び92等を用いることによ
り、伝送可能となり、本発明によるインタフエー
ス変換装置20に伝送される。なお、MODEM
91及び92間は有線回線で接続されている。こ
のインタフエース変換装置20では、伝送された
V.24の100シリーズ信号の送信データ内に符号化
されていたV.24の200シリーズ信号の情報を復号
し、V.24の200シリーズ信号として、NCU14へ
出力する。
The CPU controls the NCU 14 and performs data communication with a terminal device (not shown) via the public network 12.
11 sends a V.24 200 series parallel signal to the interface converter 20 according to the present invention.
As described above, this interface conversion device 20 analyzes and encodes the transmitted V.24 200 series signal, and outputs it as a transmission data signal of the V.24 100 series signal. V.24
The signal encoded in the 100 series can be transmitted by using modulation/demodulation devices (MODEM) 91 and 92, etc., and is transmitted to the interface conversion device 20 according to the present invention. In addition, MODEM
91 and 92 are connected by a wired line. In this interface conversion device 20, the transmitted
The information of the V.24 200 series signal encoded in the transmission data of the V.24 100 series signal is decoded and output to the NCU 14 as the V.24 200 series signal.

逆に、NCU14より出力され、インタフエー
ス変換装置20へ伝送されるV.24の200シリーズ
信号も同様の手段にてこのインタフエース変換装
置20内でV.24の100シリーズ信号に変換され、
変復調装置92及び91を通り、インタフエース
変換装置20へ伝送され、このインタフエース変
換装置20内で再び元のV.24の200シリーズの信
号に変換され、CPU11へ伝送される。
Conversely, the V.24 200 series signal output from the NCU 14 and transmitted to the interface converter 20 is also converted into a V.24 100 series signal within this interface converter 20 by the same means.
The signal is transmitted to the interface converter 20 through the modulation/demodulators 92 and 91, converted again to the original V.24 200 series signal within the interface converter 20, and transmitted to the CPU 11.

以上の動作により第4図に示したシステム構成
においてもデータ通信が可能となることがわか
る。
It can be seen that the above operation enables data communication even in the system configuration shown in FIG. 4.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、CPUと
NCU及び公衆網との間に大きな距離が有る場合
に、V.24の200シリーズの並列信号情報を効果的
に伝送出来るインタフエース変換装置が得られ
る。
As explained above, according to the present invention, the CPU and
This provides an interface conversion device that can effectively transmit V.24 200 series parallel signal information when there is a large distance between the NCU and the public network.

更に、本発明によるインタフエース変換装置を
CPUとNCUとの間に導入することにより、CPU
とNCUとの間の距離の隔たりによる不都合を解
消することが出来、公衆網に投資した費用の削減
という効果をもたらす。
Furthermore, the interface conversion device according to the present invention
By introducing between CPU and NCU, CPU
This eliminates the inconvenience caused by the distance between the network and the NCU, and has the effect of reducing the cost invested in the public network.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるインタフエー
ス変換装置を示したブロツク図、第2図は本発明
のインタフエース変換装置を用いて構成した、
CPUとNCUとの距離が長い場合の公衆網を利用
した時のシステムを示したブロツク図、第3図
は、CPUと端末装置(DTE)との間のデータ通
信を行う時に、公衆網を利用した時のシステムを
示したブロツク図、第4図は、CPUとNCUとの
間の距離が長い場合の従来のシステムを示したブ
ロツク図である。 第3図において、20……インタフエース変換
装置、31……V.24の200シリーズインタフエー
ス回路、52……V.24の100シリーズインタフエ
ース回路、61……符号化回路、81……復号化
回路。
FIG. 1 is a block diagram showing an interface conversion device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing an interface conversion device according to an embodiment of the present invention.
Figure 3 is a block diagram showing a system that uses a public network when the distance between the CPU and NCU is long. FIG. 4 is a block diagram showing a conventional system when the distance between the CPU and the NCU is long. In FIG. 3, 20...interface conversion device, 31...200 series interface circuit of V.24, 52...100 series interface circuit of V.24, 61...encoding circuit, 81...decoding circuit.

Claims (1)

【特許請求の範囲】 1 第1の並列信号を受ける第1の入力端及び第
2の並列信号を出力するための第1の出力端を有
する第1のインタフエース回路と、第1の直列信
号を受ける第2の入力端及び第2の直列信号を出
力するための第2の出力端を有する第2のインタ
フエース回路と、前記第1の入力端の前記第1の
並列信号を前記第1のインタフエース回路により
レベル変換した第3の並列信号を受け、対応する
直列信号に符号化して出力する符号化回路と、前
記第2の入力端の前記第1の直列信号を前記第2
のインタフエース回路によりレベル変換した第3
の直列信号を受け、対応する並列信号に復号して
出力する復号化回路とを有し、前記第2のインタ
フエース回路は、前記符号化回路の出力信号をレ
ベル変換して前記第2の直列信号として前記第2
の出力端に出力し、前記第1のインタフエース回
路は、前記復号化回路の出力信号をレベル変換し
て前記第2の並列信号として前記第1の出力端に
出力することを特徴とするインタフエース変換装
置。 2 第1及び第2の並列信号がCCITT勧告V.24
の200シリーズの信号であり、第1及び第2の直
列信号がCCITT勧告V.24の100シリーズの信号で
ある特許請求の範囲第1項記載のインタフエース
変換装置。
[Claims] 1. A first interface circuit having a first input terminal for receiving a first parallel signal and a first output terminal for outputting a second parallel signal; and a first serial signal. a second interface circuit having a second input for receiving the first parallel signal and a second output for outputting a second serial signal; an encoding circuit that receives a third parallel signal level-converted by the interface circuit, encodes it into a corresponding serial signal, and outputs it;
The third level is converted by the interface circuit of
a decoding circuit that receives a serial signal, decodes it into a corresponding parallel signal, and outputs it, and the second interface circuit converts the level of the output signal of the encoding circuit and outputs the parallel signal. Said second as a signal
, and the first interface circuit converts the level of the output signal of the decoding circuit and outputs it as the second parallel signal to the first output terminal. Ace conversion device. 2 The first and second parallel signals are CCITT Recommendation V.24
The interface converter according to claim 1, wherein the first and second serial signals are 100 series signals of CCITT Recommendation V.24.
JP59197798A 1984-09-22 1984-09-22 Interface converter Granted JPS6177450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59197798A JPS6177450A (en) 1984-09-22 1984-09-22 Interface converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59197798A JPS6177450A (en) 1984-09-22 1984-09-22 Interface converter

Publications (2)

Publication Number Publication Date
JPS6177450A JPS6177450A (en) 1986-04-21
JPH0426263B2 true JPH0426263B2 (en) 1992-05-06

Family

ID=16380524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59197798A Granted JPS6177450A (en) 1984-09-22 1984-09-22 Interface converter

Country Status (1)

Country Link
JP (1) JPS6177450A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115648A (en) * 1990-08-31 1992-04-16 Fujitsu Denso Ltd Converting system for terminal interface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149505A (en) * 1978-05-17 1979-11-22 Hitachi Ltd Signal transmission system
JPS5833744B2 (en) * 1979-12-25 1983-07-21 富士通株式会社 Connection control method in data transmission system
US4325147A (en) * 1980-06-16 1982-04-13 Minnesota Mining & Manufacturing Co. Asynchronous multiplex system

Also Published As

Publication number Publication date
JPS6177450A (en) 1986-04-21

Similar Documents

Publication Publication Date Title
JPH0426263B2 (en)
JPS60500316A (en) Secondary channel method and device
JPH0426264B2 (en)
JPS6189729A (en) Signal-path compensation type adaptive filter
JP2767830B2 (en) D channel access circuit
JP2630071B2 (en) Data transmission / reception method
KR960014320B1 (en) Facsimile Automatic Transfer System
JP3181417B2 (en) Signal transmission equipment
JPS61123281A (en) Color facsimile communication system
JPS63129748A (en) Digital data communication system
JPS63141423A (en) Coder and decoder
JPS6161543A (en) Subscriber's line accommodation system
JPS62269538A (en) Interface system
JPH01119148A (en) Facsimile converter
JPH1116076A (en) Signal transmission method
JPS6148295A (en) Annex and exchange system of pcm/adpcm
JPH03296347A (en) Data transmitter
JPS6025348A (en) Data transmission method
JPS6212236A (en) Line connection system for data terminal device
JPS58153480A (en) Analog data exchanging system
JPH0371745A (en) Protocol signal conversion system
JPS61174847A (en) data transmission system
JPS62100071A (en) Personal computer communicating system
JPH022283A (en) Line termination device
JPH11205410A (en) Data transmitter