JPH0426263B2 - - Google Patents
Info
- Publication number
- JPH0426263B2 JPH0426263B2 JP59197798A JP19779884A JPH0426263B2 JP H0426263 B2 JPH0426263 B2 JP H0426263B2 JP 59197798 A JP59197798 A JP 59197798A JP 19779884 A JP19779884 A JP 19779884A JP H0426263 B2 JPH0426263 B2 JP H0426263B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- series
- interface
- parallel
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央制御装置（CPU）と、公衆網
に接続された網制御装置（NCU）とを、インタ
フエースするのに用いられるインタフエース変換
装置に関し、特に、国際電信電話諮問委員会
（CCITT）勧告V.24の200シリーズの信号の情報
を前記公衆網を用いて伝送する際に用いられるイ
ンタフエース変換装置に関する。
に接続された網制御装置（NCU）とを、インタ
フエースするのに用いられるインタフエース変換
装置に関し、特に、国際電信電話諮問委員会
（CCITT）勧告V.24の200シリーズの信号の情報
を前記公衆網を用いて伝送する際に用いられるイ
ンタフエース変換装置に関する。
CPUと端末装置（DTE）間でデータ通信を行
う場合に、公衆網が利用出来ると、CPU，DTE
間に個個にケーブル等での接続が必要ではなくな
り、公衆網が代行してくれるので、公衆網が発達
している地域では、公衆網の利用は計り知れない
利点をデータ通信システムに与える。
う場合に、公衆網が利用出来ると、CPU，DTE
間に個個にケーブル等での接続が必要ではなくな
り、公衆網が代行してくれるので、公衆網が発達
している地域では、公衆網の利用は計り知れない
利点をデータ通信システムに与える。
CPUとDTEとの間のデータ通信に公衆網を利
用する場合には、第３図の如く、通常、CPU１
１と公衆網１２との間及び公衆網１２とDTE１
３との間に、それぞれ、網制御装置（NCU）１
４及び１５が必要となる。なお、１６及び１７は
CCITT勧告の100シリーズの信号（直列信号）の
伝送ライン、１８及び１９はCCITT勧告の200シ
リーズの信号（並列信号）の伝送ライン、２１及
び２２はそれぞれ変復調装置（MODEM）であ
る。
用する場合には、第３図の如く、通常、CPU１
１と公衆網１２との間及び公衆網１２とDTE１
３との間に、それぞれ、網制御装置（NCU）１
４及び１５が必要となる。なお、１６及び１７は
CCITT勧告の100シリーズの信号（直列信号）の
伝送ライン、１８及び１９はCCITT勧告の200シ
リーズの信号（並列信号）の伝送ライン、２１及
び２２はそれぞれ変復調装置（MODEM）であ
る。
ここで、CPU１１とNCU１４及び公衆網１２
との距離が大きくかけ離れている場合についての
投資効果を考えた場合、第３図のシステム構成が
最良のものではなく、第４図に示すシステム構成
の方が投資効果が上がる場合がある。即ち、第４
図ではMODEM２１がNCU１４と実質的に同じ
位置にある。
との距離が大きくかけ離れている場合についての
投資効果を考えた場合、第３図のシステム構成が
最良のものではなく、第４図に示すシステム構成
の方が投資効果が上がる場合がある。即ち、第４
図ではMODEM２１がNCU１４と実質的に同じ
位置にある。
第４図に示す様なCPU１１とNCU２１及び公
衆網１２との間の距離Ｌが長いシステムにおいて
は、従来技術では、V.24の100シリーズで規定さ
れている信号は、MODEM２１等を用いて伝送
可能である。しかしながら、V.24の200シリーズ
で規定されている信号は、並列信号であるので、
距離Ｌが長くなるにつれてデータ特性が悪化し、
しかもパラレルラインをひくことができる距離に
は限度がある。V.24の200シリーズの信号を効果
的に伝送する装置は知られていない。
衆網１２との間の距離Ｌが長いシステムにおいて
は、従来技術では、V.24の100シリーズで規定さ
れている信号は、MODEM２１等を用いて伝送
可能である。しかしながら、V.24の200シリーズ
で規定されている信号は、並列信号であるので、
距離Ｌが長くなるにつれてデータ特性が悪化し、
しかもパラレルラインをひくことができる距離に
は限度がある。V.24の200シリーズの信号を効果
的に伝送する装置は知られていない。
本発明の目的は、上記のCPUとNCU及び公衆
網との間に大きな距離が有る場合に、V.24の200
シリーズの並列信号情報を効果的に伝送出来る装
置を提供することにある。
網との間に大きな距離が有る場合に、V.24の200
シリーズの並列信号情報を効果的に伝送出来る装
置を提供することにある。
本発明は、V.24の200シリーズの並列信号を
V.24の100シリーズの直列信号に変換し、又、
V.24の100シリーズの直列信号をV.24の200シリ
ーズの並列信号に変換することを特徴とするイン
タフエース変換装置である。
V.24の100シリーズの直列信号に変換し、又、
V.24の100シリーズの直列信号をV.24の200シリ
ーズの並列信号に変換することを特徴とするイン
タフエース変換装置である。
即ち、本発明によれば、第１の並列信号を受け
る第１の入力端及び第２の並列信号を出力するた
めの第１の出力端を有する第１のインタフエース
回路と、第１の直列信号を受ける第２の入力端及
び第２の直列信号を出力するための第２の出力端
を有する第２のインタフエース回路と、前記第１
の入力端の前記第１の並列信号を前記第１のイン
タフエース回路によりレベル変換した第３の並列
信号を受け、対応する直列信号に符号化して出力
する符号化回路と、前記第２の入力端の前記第１
の直列信号を前記第２のインタフエース回路によ
りレベル変換した第３の直列信号を受け、対応す
る並列信号に復号して出力する復号化回路とを有
し、前記第２のインタフエース回路は、前記符号
化回路の出力信号をレベル変換して前記第２の直
列信号として前記第２の出力端に出力し、前記第
１のインタフエース回路は、前記復号化回路の出
力信号をレベル変換して前記第２の並列信号とし
て前記第１の出力端に出力することを特徴とする
インタフエース変換装置が得られる。
る第１の入力端及び第２の並列信号を出力するた
めの第１の出力端を有する第１のインタフエース
回路と、第１の直列信号を受ける第２の入力端及
び第２の直列信号を出力するための第２の出力端
を有する第２のインタフエース回路と、前記第１
の入力端の前記第１の並列信号を前記第１のイン
タフエース回路によりレベル変換した第３の並列
信号を受け、対応する直列信号に符号化して出力
する符号化回路と、前記第２の入力端の前記第１
の直列信号を前記第２のインタフエース回路によ
りレベル変換した第３の直列信号を受け、対応す
る並列信号に復号して出力する復号化回路とを有
し、前記第２のインタフエース回路は、前記符号
化回路の出力信号をレベル変換して前記第２の直
列信号として前記第２の出力端に出力し、前記第
１のインタフエース回路は、前記復号化回路の出
力信号をレベル変換して前記第２の並列信号とし
て前記第１の出力端に出力することを特徴とする
インタフエース変換装置が得られる。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図を参照すると、本発明の一実施例による
インタフエース変換装置２０は、V.24の200シリ
ーズの信号である第１の並列信号２１を受ける第
１の入力端IN１と、V.24の200シリーズの信号で
ある第２の並列信号２２を出力するための第１の
出力端OUT１とを有する第１のインタフエース
回路（V.24の200シリーズインタフエース回路）
３１と、V.24の100シリーズの信号である第１の
直列信号４１を受ける第２の入力端IN２と、
V.24の100シリーズの信号である第２の直列信号
４２を出力するための第２の出力端OUT２とを
有する第２のインタフエース回路（V.24の100シ
リーズのインタフエース回路）５２とを有してい
る。
インタフエース変換装置２０は、V.24の200シリ
ーズの信号である第１の並列信号２１を受ける第
１の入力端IN１と、V.24の200シリーズの信号で
ある第２の並列信号２２を出力するための第１の
出力端OUT１とを有する第１のインタフエース
回路（V.24の200シリーズインタフエース回路）
３１と、V.24の100シリーズの信号である第１の
直列信号４１を受ける第２の入力端IN２と、
V.24の100シリーズの信号である第２の直列信号
４２を出力するための第２の出力端OUT２とを
有する第２のインタフエース回路（V.24の100シ
リーズのインタフエース回路）５２とを有してい
る。
CPU等より出力されたV.24の200シリーズの並
列信号２１は、V.24の200シリーズインタフエー
ス回路３１に入力され、次の符号化回路６１が論
理的に処理しやすいTTLレベル等の信号（第３
の並列信号）６３に変換され、符号化回路６１へ
送出される。この符号化回路６１では、インタフ
エース回路３１より送られて来た、200シリーズ
の並列信号情報６３を解析し、あらかじめ取り決
めた符号化規則にのつとり、V.24の100シリーズ
の送信データとしてインタフエースがとれる様な
直列信号に符号化し、V.24の100シリーズインタ
フエース回路５２に送る。V.24・100シリーズイ
ンタフエース回路５２は符号化回路６１の出力信
号をレベル変換して第２の直列信号４２として第
２の出力端OUT２に出力する。
列信号２１は、V.24の200シリーズインタフエー
ス回路３１に入力され、次の符号化回路６１が論
理的に処理しやすいTTLレベル等の信号（第３
の並列信号）６３に変換され、符号化回路６１へ
送出される。この符号化回路６１では、インタフ
エース回路３１より送られて来た、200シリーズ
の並列信号情報６３を解析し、あらかじめ取り決
めた符号化規則にのつとり、V.24の100シリーズ
の送信データとしてインタフエースがとれる様な
直列信号に符号化し、V.24の100シリーズインタ
フエース回路５２に送る。V.24・100シリーズイ
ンタフエース回路５２は符号化回路６１の出力信
号をレベル変換して第２の直列信号４２として第
２の出力端OUT２に出力する。
逆に、V.24の100シリーズインタフエース回路
５２に入力された直列のV.24の100シリーズ信号
情報４１は、次の復号化回路８１が処理できるレ
ベルの信号（第３の直列信号）８３に変換され、
復号化回路８１へ送出される。復号化回路８１で
は、この直列信号８３を解析し、元のV.24の200
シリーズの並列信号に復号し、V.24の200シリー
ズインタフエース回路３１に送出する。V.24・
200シリーズインタフエース回路３１では、この
200シリーズ情報をCPU等に対してインタフエー
スが出来るようにレベル変換を行い、第２の並列
信号２２として第１の出力端OUT１よりCPU等
に送出する。
５２に入力された直列のV.24の100シリーズ信号
情報４１は、次の復号化回路８１が処理できるレ
ベルの信号（第３の直列信号）８３に変換され、
復号化回路８１へ送出される。復号化回路８１で
は、この直列信号８３を解析し、元のV.24の200
シリーズの並列信号に復号し、V.24の200シリー
ズインタフエース回路３１に送出する。V.24・
200シリーズインタフエース回路３１では、この
200シリーズ情報をCPU等に対してインタフエー
スが出来るようにレベル変換を行い、第２の並列
信号２２として第１の出力端OUT１よりCPU等
に送出する。
第２図に本発明のインタフエース変換装置２０
を用いたシステム構成図を示す。第２図におい
て、２３は第１図の信号２１及び２２を伝送する
ための信号線の集合を表わし、４３は第１図の信
号４１及び４２を伝送するための信号線の集合を
表わしている。
を用いたシステム構成図を示す。第２図におい
て、２３は第１図の信号２１及び２２を伝送する
ための信号線の集合を表わし、４３は第１図の信
号４１及び４２を伝送するための信号線の集合を
表わしている。
NCU１４を制御し、公衆網１２を介して端末
装置（図示せず）とデータ通信を行う為、CPU
１１は、V.24の200シリーズの並列信号を本発明
によるインタフエース変換装置２０に送出する。
このインタフエース変換装置２０では、既述した
ように、伝送されて来たV.24の200シリーズ信号
を解析し、符号化し、これをV.24の100シリーズ
信号の送信データ信号として出力する。V.24の
100シリーズに符号化された信号は、変復調装置
（MODEM）９１及び９２等を用いることによ
り、伝送可能となり、本発明によるインタフエー
ス変換装置２０に伝送される。なお、MODEM
９１及び９２間は有線回線で接続されている。こ
のインタフエース変換装置２０では、伝送された
V.24の100シリーズ信号の送信データ内に符号化
されていたV.24の200シリーズ信号の情報を復号
し、V.24の200シリーズ信号として、NCU１４へ
出力する。
装置（図示せず）とデータ通信を行う為、CPU
１１は、V.24の200シリーズの並列信号を本発明
によるインタフエース変換装置２０に送出する。
このインタフエース変換装置２０では、既述した
ように、伝送されて来たV.24の200シリーズ信号
を解析し、符号化し、これをV.24の100シリーズ
信号の送信データ信号として出力する。V.24の
100シリーズに符号化された信号は、変復調装置
（MODEM）９１及び９２等を用いることによ
り、伝送可能となり、本発明によるインタフエー
ス変換装置２０に伝送される。なお、MODEM
９１及び９２間は有線回線で接続されている。こ
のインタフエース変換装置２０では、伝送された
V.24の100シリーズ信号の送信データ内に符号化
されていたV.24の200シリーズ信号の情報を復号
し、V.24の200シリーズ信号として、NCU１４へ
出力する。
逆に、NCU１４より出力され、インタフエー
ス変換装置２０へ伝送されるV.24の200シリーズ
信号も同様の手段にてこのインタフエース変換装
置２０内でV.24の100シリーズ信号に変換され、
変復調装置９２及び９１を通り、インタフエース
変換装置２０へ伝送され、このインタフエース変
換装置２０内で再び元のV.24の200シリーズの信
号に変換され、CPU１１へ伝送される。
ス変換装置２０へ伝送されるV.24の200シリーズ
信号も同様の手段にてこのインタフエース変換装
置２０内でV.24の100シリーズ信号に変換され、
変復調装置９２及び９１を通り、インタフエース
変換装置２０へ伝送され、このインタフエース変
換装置２０内で再び元のV.24の200シリーズの信
号に変換され、CPU１１へ伝送される。
以上の動作により第４図に示したシステム構成
においてもデータ通信が可能となることがわか
る。
においてもデータ通信が可能となることがわか
る。
以上説明したように本発明によれば、CPUと
NCU及び公衆網との間に大きな距離が有る場合
に、V.24の200シリーズの並列信号情報を効果的
に伝送出来るインタフエース変換装置が得られ
る。
NCU及び公衆網との間に大きな距離が有る場合
に、V.24の200シリーズの並列信号情報を効果的
に伝送出来るインタフエース変換装置が得られ
る。
更に、本発明によるインタフエース変換装置を
CPUとNCUとの間に導入することにより、CPU
とNCUとの間の距離の隔たりによる不都合を解
消することが出来、公衆網に投資した費用の削減
という効果をもたらす。
CPUとNCUとの間に導入することにより、CPU
とNCUとの間の距離の隔たりによる不都合を解
消することが出来、公衆網に投資した費用の削減
という効果をもたらす。
第１図は本発明の一実施例によるインタフエー
ス変換装置を示したブロツク図、第２図は本発明
のインタフエース変換装置を用いて構成した、
CPUとNCUとの距離が長い場合の公衆網を利用
した時のシステムを示したブロツク図、第３図
は、CPUと端末装置（DTE）との間のデータ通
信を行う時に、公衆網を利用した時のシステムを
示したブロツク図、第４図は、CPUとNCUとの
間の距離が長い場合の従来のシステムを示したブ
ロツク図である。 第３図において、２０……インタフエース変換
装置、３１……V.24の200シリーズインタフエー
ス回路、５２……V.24の100シリーズインタフエ
ース回路、６１……符号化回路、８１……復号化
回路。
ス変換装置を示したブロツク図、第２図は本発明
のインタフエース変換装置を用いて構成した、
CPUとNCUとの距離が長い場合の公衆網を利用
した時のシステムを示したブロツク図、第３図
は、CPUと端末装置（DTE）との間のデータ通
信を行う時に、公衆網を利用した時のシステムを
示したブロツク図、第４図は、CPUとNCUとの
間の距離が長い場合の従来のシステムを示したブ
ロツク図である。 第３図において、２０……インタフエース変換
装置、３１……V.24の200シリーズインタフエー
ス回路、５２……V.24の100シリーズインタフエ
ース回路、６１……符号化回路、８１……復号化
回路。
Claims (1)
- 【特許請求の範囲】 １ 第１の並列信号を受ける第１の入力端及び第
２の並列信号を出力するための第１の出力端を有
する第１のインタフエース回路と、第１の直列信
号を受ける第２の入力端及び第２の直列信号を出
力するための第２の出力端を有する第２のインタ
フエース回路と、前記第１の入力端の前記第１の
並列信号を前記第１のインタフエース回路により
レベル変換した第３の並列信号を受け、対応する
直列信号に符号化して出力する符号化回路と、前
記第２の入力端の前記第１の直列信号を前記第２
のインタフエース回路によりレベル変換した第３
の直列信号を受け、対応する並列信号に復号して
出力する復号化回路とを有し、前記第２のインタ
フエース回路は、前記符号化回路の出力信号をレ
ベル変換して前記第２の直列信号として前記第２
の出力端に出力し、前記第１のインタフエース回
路は、前記復号化回路の出力信号をレベル変換し
て前記第２の並列信号として前記第１の出力端に
出力することを特徴とするインタフエース変換装
置。 ２ 第１及び第２の並列信号がCCITT勧告V.24
の200シリーズの信号であり、第１及び第２の直
列信号がCCITT勧告V.24の100シリーズの信号で
ある特許請求の範囲第１項記載のインタフエース
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197798A JPS6177450A (ja) | 1984-09-22 | 1984-09-22 | インタフェ−ス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197798A JPS6177450A (ja) | 1984-09-22 | 1984-09-22 | インタフェ−ス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6177450A JPS6177450A (ja) | 1986-04-21 |
| JPH0426263B2 true JPH0426263B2 (ja) | 1992-05-06 |
Family
ID=16380524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59197798A Granted JPS6177450A (ja) | 1984-09-22 | 1984-09-22 | インタフェ−ス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6177450A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115648A (ja) * | 1990-08-31 | 1992-04-16 | Fujitsu Denso Ltd | 端末インターフェースの変換方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54149505A (en) * | 1978-05-17 | 1979-11-22 | Hitachi Ltd | Signal transmission system |
| JPS5833744B2 (ja) * | 1979-12-25 | 1983-07-21 | 富士通株式会社 | デ−タ伝送システムにおける接続制御方式 |
| US4325147A (en) * | 1980-06-16 | 1982-04-13 | Minnesota Mining & Manufacturing Co. | Asynchronous multiplex system |
-
1984
- 1984-09-22 JP JP59197798A patent/JPS6177450A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6177450A (ja) | 1986-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0426263B2 (ja) | ||
| JPS60500316A (ja) | ２次チャネル法及び装置 | |
| JPH0426264B2 (ja) | ||
| JPS6189729A (ja) | 信号路補償型適応フイルタ | |
| JP2767830B2 (ja) | Ｄチャネルアクセス回路 | |
| JP2630071B2 (ja) | データ送受信方式 | |
| KR960014320B1 (ko) | 팩시밀리의 자동절체 시스템 | |
| JP3181417B2 (ja) | 信号伝送装置 | |
| JPS61123281A (ja) | カラ−フアクシミリ通信方式 | |
| JPS63129748A (ja) | デジタルデ−タ通信方式 | |
| JPS63141423A (ja) | 符号化復号化装置 | |
| JPS6161543A (ja) | 加入者線収容方式 | |
| JPS62269538A (ja) | インタフエ−ス方式 | |
| JPH01119148A (ja) | ファクシミリ変換装置 | |
| JPH1116076A (ja) | 信号伝送方式 | |
| JPS6148295A (ja) | Ｐｃｍ／ａｄｐｃｍ併合交換方式 | |
| JPH03296347A (ja) | データ伝送装置 | |
| JPS6025348A (ja) | デ−タ伝送方式 | |
| JPS6212236A (ja) | デ−タ端末の回線接続方式 | |
| JPS58153480A (ja) | アナログデ−タ交換方式 | |
| JPH0371745A (ja) | 通信速度指定信号修正方式 | |
| JPS61174847A (ja) | デ−タ伝送システム | |
| JPS62100071A (ja) | パソコン通信方式 | |
| JPH022283A (ja) | 回線終端装置 | |
| JPH11205410A (ja) | データ伝送装置 |