JPH0426280A - 映像信号処理回路 - Google Patents

映像信号処理回路

Info

Publication number
JPH0426280A
JPH0426280A JP2132156A JP13215690A JPH0426280A JP H0426280 A JPH0426280 A JP H0426280A JP 2132156 A JP2132156 A JP 2132156A JP 13215690 A JP13215690 A JP 13215690A JP H0426280 A JPH0426280 A JP H0426280A
Authority
JP
Japan
Prior art keywords
signal
video signal
circuit
pulse
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132156A
Other languages
English (en)
Inventor
Toshishige Kawahara
河原 敏成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2132156A priority Critical patent/JPH0426280A/ja
Publication of JPH0426280A publication Critical patent/JPH0426280A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 この発明は映像信号処理回路に関し、詳しくは入力され
た映像信号の形式に応じて適切なタイミングのクランプ
パルスを選択して用いるようにした映像信号処理回路に
関する。
〔従来の技術〕
映像処理回路における映像18号の直流分両生は、通常
、水平帰線期間内の水平同期信号のバl)7クボ一チ部
と位相の一致する位置のクランプパルスを用いてペデス
タルクランプを行なっている。
この場合、バックポーチ部はクランプパルスに対し充分
に長い時間が必要となる。
ところが、パーソナルコンピュータなどからその表示装
置となるデイスプレィモニタ装置に出力される映像信号
の形態は様々であり、特に近年のように高解像化が進み
、水平偏向周波数がより高くなると、バックポーチ部の
時間がきt)めで短くなってきている。
これに対しクランプパルスの幅は5回路特性上必要な幅
より狭くすることが出来ない。このためバックポーチ部
にて信号のクランプを行なうと。
クランプパルスか映像化ジ部にくい込み、正常なりラン
プ動作ができないという問題が牛しる。
パルスを同期信号の位相に同期させた部分でペデスタル
クランプを行なった場合、入力映像信号がR,G、B映
像信号のいずれか1色に同期信号が含まれる複合映像信
号である場合は、クランプレベルが他の色より浮いてし
まうという問題が生じる。
このため、従来の映像信号処理回路では、クランプパル
スの位置を、入力映像信号の形態に応じてマニュアルス
イッチによって切り換えるか、またはそれら特異な入力
映像信号のどちらか一方にしか対応することができなか
った。
[発明が解決しようとする課題〕 この発明は上記のような問題点を解決するためになされ
たもので、入力された映像信号の形態に応じて、自動的
に適切な位相のクランプパルスを選択してペデスタルク
ランプを行うようにした映像信号処理回路を得ることを
目的とする。
〔課題を解決するための手段〕
この発明に係る映像信号処理回路はピーククランプされ
た入力映像(3号の帰線期間のレベルを基準電圧と比較
し基準電圧を超える期間に対応したパルス信号を発生し
、このパルス信号を積分して電圧信号に変換する手段と
、この電圧信号のレベルの高低から入力映像信号が水平
同期信号を有しているか否かを弁別し、水平同期信号か
含まれている複合映像信号の場合はその水平同期信号の
バックポーチの位相に合わせたクランプパルスを出力し
、水平同期信号が含まれてない映像信号の場合は別途入
力された水平同期信号に位相の合ったクランプパルスを
選択してペデスタルクランプ回路に入力する構成とした
ものである。
〔作用〕
この発明によれば、基準電圧とピーククランプされた入
力映像信号のレベルを比較し、基準電圧を超える期間に
対応するパルス幅のパルス信号を出力し、このパルス信
号を積分した電圧信号は、水平同期信号を含まない映像
信号の場合はパルス幅が帰線期間に相当する幅となり、
水平同期信号を含む場合は、水平同期信号の幅となる。
したがって、このパルス信号の積分電圧信号は、前者の
場合は高レベル、後者の場合は低レベルとなるから、こ
の電圧信号を用いて、前者の場合は、別途入力される水
平同期信号と同位相のクランプパルスを選択し、後者の
場合は、水平同期信号のバックポーチの部分に同期した
クランプパルスを選択するようにしたので、入力映像信
号の形態に応じた適切な位相のクランプパルスを自動的
に選択してペデスタルクランプを行うことができる。
〔芙施例〕
以下、この発明の一実施例を説明する。
第11図はこの実施例のブロック回路図で、(1)は映
像信号の入力端子、(2)は水平同期信号の入力端子、
(3)はピーククランプ回路、(4)はコンパレータ、
(5)は基準電圧電源、(6)は積分回路、(月は切換
回路、(8)は同期分離回路、(9)はバックポーチパ
ルス発生回路、(10)はクランプパルスバッファ回路
、(11)はペデスタルクランプ回路、(I2)は同期
回路である。
まず、ピーククランプ回路(3)、コンパレータ(4)
および積分回路(6)の動作を第2図の波形図を用いて
説明する。
いま、入力端子(1)から第2図(al に示すような
、同期信号をもたない映像信号V、が入力され、入力端
子(2)から水平同期信号S、、(第3図fa)参照)
が入力されている場合、ピーククラシブ回路(3)でピ
ーククランプされた映像15号Vlは、コンパレータ(
4)で基準電圧Eと比較され、基準電7’f Eを越え
るレベルである水平帰線期間に相当する広いパルス幅の
パルス11ζ号P、(第2図fb)図示)を出力する。
このパルス信号P1は積分回路(6)で積分され、第2
図fc)に示す高いレベルの電圧信号VsIを切換回路
(7)に送出する。
他方、入力端子(りから、第2図fd)に示すような同
期信号を有する複合映像信号V2が入力された場合は、
ピーククランプ回路(3)で水平同期信号でビーククラ
ンプされるので、コンパレータ(4)は第2図fel 
に示すように、水平同期信号の幅に相当する狭いパルス
幅のパルス信号1)2を出力し、積分回路(6)の出力
電圧信号VS2のレベルは、第2図(f)に示すように
VS+より低い電圧となる。
したがって、積分回路(6)の出力電圧のレベルによっ
て入力映像信号が水平同期信号を有しているか否かを判
別することができるので、この電圧イハ吋を切換制御信
号として切換回路(7)を切り換える。
つぎに、切換回路(7)によるクランプパルスの選択動
作を第3図の波形図を参照して説明する。
入力端子(11から映像信号V、が入力され、同時に入
力端子(2)から第3図fa)に示す水平同期信号SH
,が入力されている場合は、クランプパルスバッファ回
路(8)はこの入力信号を波形成形し、第3図(b)に
示すような水平同期信号S Mlと同位相のクランプパ
ルスC℃1を切換回路(7)に入力する。
他方、入力端子(])から複合映像信号■2が入力され
ている場合は、同期分離回路(9)は複合映像信号■2
から水平同期信号S 82を分離してバックポーチパル
ス発生回路(10)に入力する。バックポーチパルス回
路(10)は、この水平同期12号S N2にもとづい
て、第3図(d)に小ずようなタイミングのクランプパ
ルスCβ2を発生し2.切換回路(7)に入力する。
切換回路(7)は、積分回路(6)から高レベルの電圧
(g号V31か入力されているときはクランプパルスC
℃、を選択し、低レベルの電1f化”r V S 2が
入力されているときはクランプパルスCρ2を選択して
ペデスタルクランプ回路(11)に入力され、このクラ
ンプパルスのタイミングでペデスタルレベルのクランプ
か行なわれる。したがって、同期45号を有しない映像
信号V、が入力されている場合は水平同期信号部でクラ
ンプが行なわれ、複合映像信号■2が入力されている場
合は、バ・ンクボーチ部でクランプが行なわれる。
〔発明の効果〕
以」二のようにこの発明によれば、同期信号を含んだ複
合映像信号が入力された場合はバツクボチでクランプ動
作を行ない1.それ以]−の映像信号の場合は同期信号
部でクランプ動作を行なうように自動的にクランプパル
スを切り換えるため、バックボー千が極端に狭いような
映像信号や複合映像イエ号が入力された場合自動的に適
切な映像クランプ動作を行なうことができる映像信号処
理回路が得られる効果がある。
【図面の簡単な説明】 第1図はこの発明の一実施例のプロ・ンク回路図、第2
図および第3図はこの実施例のタイミング図である。 (4)・・・コンパレータ、(5)・・・基準電圧電源
、(6)・・・積分回路、(7)・・・切換回路、(8
)・・・クランプパルスバッファ回路、(9)・・・同
期分離回路、(10)・・・バックポーチパルス発生回
路。 なお、各図中、同一符号はそれぞれ同一、または相当部
分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)入力された映像信号の帰線期間のレベルを基準レ
    ベルと比較し、その基準レベルを超える期間に対応する
    一定レベルのパルス信号を発生する手段と、このパルス
    信号を積分して電圧信号に変換する手段と、上記入力さ
    れた映像信号から水平同期信号を分離しそのバックポー
    チクランプパルスを発生する手段と、入力された水平同
    期信号に同期したクランプパルスを発生する手段と、上
    記電圧信号が高レベルのときは上記バックポーチクラン
    プパルスを出力し、上記電圧信号が低レベルのときは上
    記クランプパルスを出力する選択手段とを備えたことを
    特徴とする映像信号処理回路。
JP2132156A 1990-05-21 1990-05-21 映像信号処理回路 Pending JPH0426280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2132156A JPH0426280A (ja) 1990-05-21 1990-05-21 映像信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2132156A JPH0426280A (ja) 1990-05-21 1990-05-21 映像信号処理回路

Publications (1)

Publication Number Publication Date
JPH0426280A true JPH0426280A (ja) 1992-01-29

Family

ID=15074675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132156A Pending JPH0426280A (ja) 1990-05-21 1990-05-21 映像信号処理回路

Country Status (1)

Country Link
JP (1) JPH0426280A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875002A (en) * 1995-01-12 1999-02-23 Sony Corporation Clamp pulse circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875002A (en) * 1995-01-12 1999-02-23 Sony Corporation Clamp pulse circuit

Similar Documents

Publication Publication Date Title
JPH0426280A (ja) 映像信号処理回路
US6967691B2 (en) Color difference signal processing
JP3710893B2 (ja) クロック発生回路
JPH066708A (ja) 画面表示装置
JP3338188B2 (ja) スーパーインポーズ回路
JPS62154892A (ja) テレビジヨン受像機の画質改善装置
JP2805762B2 (ja) 同期信号分離装置
JP2528948B2 (ja) 映像信号クランプ回路
JP3329149B2 (ja) クランプパルス発生方法およびその回路
KR100266430B1 (ko) 멀티싱크 모니터에서 입력동기신호의 극성판별에 따른 출력장치
JP4171568B2 (ja) マルチスキャン電子ビューファインダー
KR0124842Y1 (ko) 복합영상신호의 동기신호분리방법 및 장치
US5844626A (en) HDTV compatible vertical sync separator
KR0136008B1 (ko) 합성동기신호의 처리가 가능한 분리동기신호 처리장치
JP2601417Y2 (ja) 投写型液晶テレビの光学系調整回路
JP3381097B2 (ja) スーパーインポーズ装置
JP2638948B2 (ja) 動き検出回路
JPH0322764A (ja) クランプ回路
JPH01278187A (ja) ブラックバースト信号発生回路
JPS63279681A (ja) 映像信号読取装置
JPH0252588A (ja) 映像信号処理回路
JPH1093840A (ja) 二重化同期信号発生方式
JPH06165032A (ja) 映像信号切り替え装置
JPH01194694A (ja) フェーズロックループ装置
JP2006109029A (ja) 映像信号処理回路