JPH01194694A - フェーズロックループ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ装置に係わり、特に量子化された三値
同期形ビデオ信号の水平同期信号に同期したクロックパ
ルスを発生するフェーズロックループ装置に関する。

〔従来の技術〕

第２図は、三値同期形ビデオ信号を例示する図、第３図
は、従来のフェーズロックループ（以下ＰＬＬと呼ぶ。

）回路を示すブロック図である。

第２図に示した三値同期形ビデオ信号１１は、ハイビジ
ョンビデオ信号として用いられる。そして、この三値同
期形ビデオ信号１１は、通常の負極性同期信号１２の直
後°に正極性同期信号１３を付加したものである。基準
エツジ゛１４は、同期信号１１が負から正へ立ち上がっ
たときブランキングレベル１５を横切る点として与えら
れる。なお、このビデオ信号１１のそれぞれの部位の大
きさは、例えば、図示のような大きさを有するものとす
る。

次に、第３図を参照して従来のＰＬＬ装置について説明
する。

入力端子２１から入力された三値同期形ハイビジョンビ
デオ信号２２は、バッファアンプ２３を通して低インピ
ーダンスのビデオ信号２４となる。

この低インピーダンスビデオ信号２４は、同期分離回路
２５、サンプルホールド回路２６、コンパレータ２７に
供給される。同期分離回路２５は、この低インピーダン
スビデオ信号２４から第２図に示した同期信号２８を抽
出し、これをパルス発生回路２９とゲート回路３０に送
出する。パルス発生回路２９は、この同期信号２８から
、第２図に示した正極性同期信号１３の後部に位置する
バックポーチサンプルパルス２９Ａを発生し、サンプル
ホールド回路２６に送出する。これを受けたサンプルホ
ールド回路２６は、このバックポーチサンプルパルス２
９Ａにより、低インピーダンスビデオ信号２４のバック
ポーチの電位を捉えて第２図に示したブランキングレベ
ル１５を与える。

そして、このブランキングレベル１５をコンパレータ２
７に送出する。コンパレータ２７は、このブランキング
レベル１５により低インピーダンスビデオ信号２４をス
ライスし、入力された三値同期形ハイビジョンビデオ信
号２２の基準点に関する情報３１をゲート回路３０に与
える。

ゲート回路３０は、このコンパレータ２７の出力である
基準点に関する情報３１を同期分離回路２５からの同期
信号１１によりゲートして、基準点のエツジ１４だけを
取り出し、位相比較器３３の一方の人力に与える。この
位相比較器３３の他方の人力には、カウンタ３４から出
力される水平同期パルス３５が入力される。この水平同
期パルス３５は、発振器３６の出力であるクロックパル
ス３７がカウンタ３４で水平同期周波数と同じ周波数ま
でカウントダウンされて得られたものである。位相比較
器３３の出力３８は発振器３６にフィードバックされ、
従ってクロックパルス３７と水平同期パルス３５は、三
値同期形ハイビジョンビデオ信号２２中の水平同期信号
と同期する。

なお、これらのクロックパルス３７と水平同期パルス３
５は、出力端子３９．４０から外部に取り出される。

〔発明が解決しようとする課題〕

以上説明した従来のＰＬＬ装置には次のような欠点があ
る。すなわち、基準点のエツジ１４を得るためにコンパ
レータ２７が必要であり、従って同期分離を二重に行う
ことになるという問題がある。さらに、ゲート回路３０
や位相比較器３３も必要であり、装置が大きくなるとい
う問題がある。

そこで本発明の目的は、三値同期形ハイビジョンビデオ
信号の性質を利用することにより、付加的な回路を不要
にするＰＬＬ装置を提供することにある。

〔課題を解決するための手段〕

本発明のＰＬＬ装置は、入力された三値同期形ハイビジ
ョンビデオ信号から同期信号を分離する同期分離回路と
、この分離された同期信号からバックポーチサンプルパ
ルスを発生するパルス発生回路と、このバックポーチサ
ンプルパルスにより上記三値同期形ハイビジョンビデオ
信号をクランプするクランプ回路と、上記三値同期形ハ
イビジョンビデオ信号と同期したクロックパルスを発生
するクロックパルス発生回路と、このクロックパルスを
カウントダウンして水平同期パルスを発生するカウンタ
回路と、上記クランプされた三値同期形ハイビジョンビ
デオ信号を上記水平同期パルスによりサンプルホールド
し、このサンプルホールドされたビデオ信号を上記クロ
ックパルス発生回路にフィードバックするサンプルホー
ルド回路とを具備するものである。

従って、本発明によるＰＬＬ装置は、入力三値同期形ハ
イビジョンビデオ信号を、この信号から分離した同期信
号でクランプし、このクランプされた三値同期形ハイビ
ジョンビデオ信号を、目的とするクロックパルスをカウ
ントダウンして１尋られた水平同期パルスでサンプルホ
ールドしてクロックパルス発生器にフィードバックする
。これにより、従来の場合のように付加的な回路を用い
ずに、入力三値同期形バイビジョンビデオ信号中の水平
同期パルスに同期したクロックパルスを得ることができ
る。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は本実施例のＰＬＬ装置を表わしたものである。

入力端子５１からバッファアンプ５２に入力された三値
同期形バイビジョンビデオ信号５３は、インピーダンス
変換されて低インピーダンスビデオ信号５４となり、ク
ランプ回路５５および同期分離回路５６に送出される。

この同期分離回路５６は、通常のビデオ信号から同期信
号を取り出すものと同種のもので、人力された低インピ
ーダンスビデオ信号５４から負極性の同期信号５７を抽
出し、パルス発生回路５８に送出する。これを受けたパ
ルス発生回路５８は、この負極性の同期信号５７から通
常のビデオ信号のペデスタル部分に相当する位相を持つ
パルス５９（バックポーチサンプルパルス）を発生し、
クランプ回路５５に送出する。クランプ回路５５は、こ
の入力されたパルス５９に基づいて、別に人力された低
インピーダンスビデオ信号５４のペデスタル部分をＯ■
にクランプして、これを直流再生する。そして、この直
流再生後のビデオパルス６０をサンプルホールド回路６
１に送出する。

一方、発振器６２は、目的とするクロックパルス６３を
発生し、これをカウンタ６４とクロックパルス出力端子
６５に送出している。カウンタ６４は、入力されたクロ
ックパルス６３をカウントダウンし、水平同期パルス６
６をサンプルホールド回路６Ｉおよび水平同期パルス出
力端子６８に送出している。これらの発振器６２、カウ
ンタ６４およびサンプルホールド回路６１はフィードバ
ックループを形成している。

ここで、サンプルホールド回路６１には、上記のように
、直流再生後のビデオパルス６０が人力される。そして
、サンプルホールド回路６１は、この直流再生後のビデ
オパルス６０を、上記のように別に人力された水平同期
パルス６６により取り出して１ラインだけホールドする
。さらに、このホールドした信号６７を発振器６２の電
圧制御端子に入力して、クロックパルス６３の発振周波
数を制御する。上記のように、サンプルホールド回路６
１．発振器６２、カウンタ６４はフィードバックループ
を構成しており、また直流再生後のビデオパルス６０の
、負から正の電位に立ち上がるエツジは、水平同期の基
準点のエツジ（第２図の１４）だけに限定される。従っ
て、フィードバックループの安定点は、水平同期パルス
６６が水平同期の基準点のエツジをサンプルホールドす
る点となる。

Ｃ発明の効果〕 このように、本発明のＰＬＬ装置は、三値同期形バイビ
ジョンビデオ信号の性質を利用して基準点のエツジを得
ることにより、従来のように二重の同期分離を行ったり
、付加的な回路を用いることなく、ビデオ信号中の水平
同期パルスに同期したクロックパルスを得ることができ
る効果がある。

従って、従来よりも、ハードウェアを削減でき、スペー
スの節約やコストダウンを図ることができる効果がある
。

【図面の簡単な説明】

第１図は本発明によるＰＬＬ装置の一実施例を示すブロ
ック図、第２図は三値同期形バイビジョンビデオ信号の
一例を示す図、第３図は従来のＰ５Ｌ装置を示すブロッ
ク図である。 ５５・・・・・・クランプ回路、 ５６・・・・・・同期分離回路、 ５８・・・・・・パルス発生回路、 ６１・・・・・・サンプルホールド回路、６２・・・・
・・発振器、 ６４・・・・・・カウンタ。 出願人　　　　　　日本電気株式会社 代理人　　　　　　弁理士　山内梅雄

Claims (1)

1. 【特許請求の範囲】 入力された三値同期形ハイビジョンビデオ信号から同期
   信号を分離する同期分離回路と、この分離された同期信
   号からバックポーチサンプルパルスを発生するパルス発
   生回路と、このバックポーチサンプルパルスにより前記
   三値同期形ハイビジョンビデオ信号をクランプして直流
   再生ビデオ信号を与えるクランプ回路と、前記三値同期
   形ハイビジョンビデオ信号の水平同期信号と同期したク
   ロックパルスを発生する発振器と、 このクロックパルスをカウントダウンして水平同期パル
   スを発生するカウンタ回路と、 前記直流再生された三値同期形ハイビジョンビデオ信号
   を前記水平同期パルスによりサンプルホールドし、この
   サンプルホールドされたビデオ信号を前記クロックパル
   ス発生回路にフィードバックするサンプルホールド回路 とを具備することを特徴とするフェーズロックループ装
   置。