JPH04263435A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH04263435A JPH04263435A JP3024321A JP2432191A JPH04263435A JP H04263435 A JPH04263435 A JP H04263435A JP 3024321 A JP3024321 A JP 3024321A JP 2432191 A JP2432191 A JP 2432191A JP H04263435 A JPH04263435 A JP H04263435A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- base
- forming
- opposite conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
の製造方法、特にベース抵抗を低減するバイポーラトラ
ンジスタの製造方法に関する。
の製造方法、特にベース抵抗を低減するバイポーラトラ
ンジスタの製造方法に関する。
【０００２】近時高集積化による素子の微細化に伴って
、バイポーラトランジスタにおいてはベース層の深さが
浅くなる傾向にあり、それに伴うベース抵抗の増大によ
るデバイス性能の低下が顕在化しており、改善が望まれ
ている。
、バイポーラトランジスタにおいてはベース層の深さが
浅くなる傾向にあり、それに伴うベース抵抗の増大によ
るデバイス性能の低下が顕在化しており、改善が望まれ
ている。
【０００３】
【従来の技術】従来バイポーラトランジスタは、以下に
図２（ａ） 〜（ｅ） を参照して示す方法により形成
されていた。
図２（ａ） 〜（ｅ） を参照して示す方法により形成
されていた。
【０００４】図２（ａ） 参照
即ち例えばｎｐｎ型トランジスタにおいては、基板を構
成するｎ型エピタキシャル層１０１ の表面にこのエピ
タキシャル層１０１ からなるｎ型コレクタ領域１を画
定する第１の絶縁膜即ちフィールド絶縁膜２を形成した
後、この基板上にコレクタ領域１上からフィールド酸化
膜２上に延在し、上部に第２の絶縁膜４を有するｐ＋
型多結晶シリコンベース引出し電極層３を形成し、次い
でこのベース引出し電極層３に前記コレクタ領域１面を
表出する内部ベース形成用窓５を形成する。
成するｎ型エピタキシャル層１０１ の表面にこのエピ
タキシャル層１０１ からなるｎ型コレクタ領域１を画
定する第１の絶縁膜即ちフィールド絶縁膜２を形成した
後、この基板上にコレクタ領域１上からフィールド酸化
膜２上に延在し、上部に第２の絶縁膜４を有するｐ＋
型多結晶シリコンベース引出し電極層３を形成し、次い
でこのベース引出し電極層３に前記コレクタ領域１面を
表出する内部ベース形成用窓５を形成する。
【０００５】図２（ｂ） 参照
次いで上記内部ベース形成窓５を介し前記コレクタ領域
１面に内部ベース形成用のｐ型不純物例えばＢＦ２ を
イオン注入する（１０６ はＢＦ２ 注入領域）図２（
ｃ） 参照 次いで周知の方法により前記内部ベース形成用窓５の側
面に第３の絶縁膜からなる絶縁膜サイドウォール７を形
成する。
１面に内部ベース形成用のｐ型不純物例えばＢＦ２ を
イオン注入する（１０６ はＢＦ２ 注入領域）図２（
ｃ） 参照 次いで周知の方法により前記内部ベース形成用窓５の側
面に第３の絶縁膜からなる絶縁膜サイドウォール７を形
成する。
【０００６】図２（ｄ） 参照
次いで周知の方法により、前記絶縁膜サイドウォール７
を有する内部ベース形成用窓５内に表出する前記ＢＦ２
注入領域１０６ 上からベース引出し層３上の第２の
絶縁膜４上に延在する多結晶シリコン層を形成し、ｎ型
不純物例えばＡｓを高濃度にイオン注入し、パターニン
グを行って前記内部ベース形成窓５上にＡｓが高濃度に
注入された多結晶シリコン層１０８ を形成する。
を有する内部ベース形成用窓５内に表出する前記ＢＦ２
注入領域１０６ 上からベース引出し層３上の第２の
絶縁膜４上に延在する多結晶シリコン層を形成し、ｎ型
不純物例えばＡｓを高濃度にイオン注入し、パターニン
グを行って前記内部ベース形成窓５上にＡｓが高濃度に
注入された多結晶シリコン層１０８ を形成する。
【０００７】図２（ｅ） 参照
次いで、例えば１１００℃で数１０秒程度熱処理を施し
、前記不純物の注入された領域を活性化してｐ型内部ベ
ース領域６及びｎ＋ 型多結晶シリコンエミッタ電極層
８をそれぞれ形成すると同時に、ベース引出し電極３か
らコレクタ領域１内にｐ型不純物（Ｂ） を固相拡散さ
せてｐ＋ 型外部ベース領域９を形成し、且つ前記ｎ＋
型多結晶シリコンエミッタ電極層８からｎ型不純物（
Ａｓ）をｐ型内部ベース領域６内へ固相拡散させて、ｎ
＋ 型エミッタ領域１０をそれぞれ形成する方法である
。
、前記不純物の注入された領域を活性化してｐ型内部ベ
ース領域６及びｎ＋ 型多結晶シリコンエミッタ電極層
８をそれぞれ形成すると同時に、ベース引出し電極３か
らコレクタ領域１内にｐ型不純物（Ｂ） を固相拡散さ
せてｐ＋ 型外部ベース領域９を形成し、且つ前記ｎ＋
型多結晶シリコンエミッタ電極層８からｎ型不純物（
Ａｓ）をｐ型内部ベース領域６内へ固相拡散させて、ｎ
＋ 型エミッタ領域１０をそれぞれ形成する方法である
。
【０００８】
【発明が解決しようとする課題】しかし上記従来の方法
によると、前記熱処理において、同一平面上にあるｎ＋
型エミッタ領域１０とｐ＋ 型外部ベース領域９それ
ぞれの横方向の拡がりによって両者が接触し、エミッタ
−ベース間の接合が高濃度領域同士の接合になって耐圧
が劣化するという問題や、内部ベース領域６のピーク濃
度部分がエミッタ領域１０に食われてしまって活性ベー
ス部分６６の横方向の抵抗が高くなって動作速度が低下
するという問題等を生じていた。
によると、前記熱処理において、同一平面上にあるｎ＋
型エミッタ領域１０とｐ＋ 型外部ベース領域９それ
ぞれの横方向の拡がりによって両者が接触し、エミッタ
−ベース間の接合が高濃度領域同士の接合になって耐圧
が劣化するという問題や、内部ベース領域６のピーク濃
度部分がエミッタ領域１０に食われてしまって活性ベー
ス部分６６の横方向の抵抗が高くなって動作速度が低下
するという問題等を生じていた。
【０００９】そこで本発明は、エミッタ−ベース間耐圧
を確保しながら、ベース電極と活性ベース領域との間を
低抵抗で確実に接続し、且つ活性ベース領域の不純物濃
度の低下を防止して、ベース抵抗を低減させることを目
的とする。
を確保しながら、ベース電極と活性ベース領域との間を
低抵抗で確実に接続し、且つ活性ベース領域の不純物濃
度の低下を防止して、ベース抵抗を低減させることを目
的とする。
【００１０】
【課題を解決するための手段】図１は本発明の一実施例
の工程断面図である。本発明は図１に示すように、半導
体基板の第１の絶縁膜（２） により画定された一導電
型コレクタ領域（１） 上に、該第１の絶縁膜（２）
上まで延在し且つ上部に第２の絶縁膜（４） を有する
反対導電型多結晶シリコンベース引出し電極層（３）
を形成する工程と、該ベース引出し電極層（３） に該
コレクタ領域（１） を表出する内部ベース形成用窓（
５） を形成し、且つ該コレクタ領域（１） に該内部
ベース形成用窓（５） に整合する第１の凹部（１１）
を形成する工程と、該内部ベース形成用窓（５） を介
し該第１の凹部（１１）の下部に第１の反対導電型不純
物イオン注入領域（１１２） を形成する第１次反対導
電型不純物イオン注入工程と、該ベース引出電極層（３
） からの反対導電型不純物の固相拡散により該第１の
凹部（１１）の側方に反対導電型外部ベース領域（９）
を形成し、且つ該第１の反対導電型イオン注入領域（
１１２） を活性化して該第１の凹部（１１）の下部に
、横方向拡がり部が該反対導電型外部ベース領域（９）
の端部に重なる第１の反対導電型内部ベース領域（１
２）を形成する第１次熱処理工程と、該内部ベース形成
用窓（５） 及び第１の凹部（１１）の側面に第３の絶
縁膜よりなるサイドウォール（７） を形成し、且つ該
第１の反対導電型内部ベース領域（１１）に該絶縁膜サ
イドウォール（７） の側面に整合する第２の凹部（１
３）を形成する工程と、該絶縁膜サイドウォール（７）
をマスクにして該第２の凹部（１３）の下部に第２の
反対導電型不純物イオン注入領域（１１４）を形成する
第２次反対導電型イオン注入工程と、該絶縁膜サイドウ
ォール（７） を有する内部ベース形成用窓（５） 上
に多結晶シリコン層を形成する工程と、該多結晶シリコ
ン層に一導電型不純物をイオン注入する工程と、該第２
の反対導電型不純物イオン注入領域を活性化して所定の
不純物濃度及び深さを有する第２の反対導電型内部ベー
ス領域（１４）を形成し、且つ該多結晶シリコン層（８
） からの一導電型不純物の固相拡散により該第２の内
部ベース領域（１４）内に一導電型エミッタ領域（１０
）を形成する第２次熱処理工程とを含む本発明によるバ
イポーラトランジスタの製造方法によって解決される。
の工程断面図である。本発明は図１に示すように、半導
体基板の第１の絶縁膜（２） により画定された一導電
型コレクタ領域（１） 上に、該第１の絶縁膜（２）
上まで延在し且つ上部に第２の絶縁膜（４） を有する
反対導電型多結晶シリコンベース引出し電極層（３）
を形成する工程と、該ベース引出し電極層（３） に該
コレクタ領域（１） を表出する内部ベース形成用窓（
５） を形成し、且つ該コレクタ領域（１） に該内部
ベース形成用窓（５） に整合する第１の凹部（１１）
を形成する工程と、該内部ベース形成用窓（５） を介
し該第１の凹部（１１）の下部に第１の反対導電型不純
物イオン注入領域（１１２） を形成する第１次反対導
電型不純物イオン注入工程と、該ベース引出電極層（３
） からの反対導電型不純物の固相拡散により該第１の
凹部（１１）の側方に反対導電型外部ベース領域（９）
を形成し、且つ該第１の反対導電型イオン注入領域（
１１２） を活性化して該第１の凹部（１１）の下部に
、横方向拡がり部が該反対導電型外部ベース領域（９）
の端部に重なる第１の反対導電型内部ベース領域（１
２）を形成する第１次熱処理工程と、該内部ベース形成
用窓（５） 及び第１の凹部（１１）の側面に第３の絶
縁膜よりなるサイドウォール（７） を形成し、且つ該
第１の反対導電型内部ベース領域（１１）に該絶縁膜サ
イドウォール（７） の側面に整合する第２の凹部（１
３）を形成する工程と、該絶縁膜サイドウォール（７）
をマスクにして該第２の凹部（１３）の下部に第２の
反対導電型不純物イオン注入領域（１１４）を形成する
第２次反対導電型イオン注入工程と、該絶縁膜サイドウ
ォール（７） を有する内部ベース形成用窓（５） 上
に多結晶シリコン層を形成する工程と、該多結晶シリコ
ン層に一導電型不純物をイオン注入する工程と、該第２
の反対導電型不純物イオン注入領域を活性化して所定の
不純物濃度及び深さを有する第２の反対導電型内部ベー
ス領域（１４）を形成し、且つ該多結晶シリコン層（８
） からの一導電型不純物の固相拡散により該第２の内
部ベース領域（１４）内に一導電型エミッタ領域（１０
）を形成する第２次熱処理工程とを含む本発明によるバ
イポーラトランジスタの製造方法によって解決される。
【００１１】
【作用】本発明の方法においては、図１（ａ） 及び（
ｂ） に示したように、コレクタ領域１の内部ベース領
域が形成される領域に外部ベースの深さにほぼ匹敵する
深さの第１の凹部１１を形成しておくことにより、従来
より高温或いは長時間の熱処理により、外部ベース領域
９の横方向の拡がりを抑えながら、第１の内部ベース領
域１１の横方向の広い拡がりによって、内部ベース領域
１１と外部ベース領域９とを広い面積で接続する。従っ
て内部ベース領域内に形成されるエミッタ領域がそのと
反対導電型高不純物濃度の外部ベース領域に直に接する
ことがなくなるのでエミッタ−ベース間耐圧の劣化は防
止されると共に、内部ベース領域のベース電極への引出
し抵抗は低減される。
ｂ） に示したように、コレクタ領域１の内部ベース領
域が形成される領域に外部ベースの深さにほぼ匹敵する
深さの第１の凹部１１を形成しておくことにより、従来
より高温或いは長時間の熱処理により、外部ベース領域
９の横方向の拡がりを抑えながら、第１の内部ベース領
域１１の横方向の広い拡がりによって、内部ベース領域
１１と外部ベース領域９とを広い面積で接続する。従っ
て内部ベース領域内に形成されるエミッタ領域がそのと
反対導電型高不純物濃度の外部ベース領域に直に接する
ことがなくなるのでエミッタ−ベース間耐圧の劣化は防
止されると共に、内部ベース領域のベース電極への引出
し抵抗は低減される。
【００１２】また図１（ｃ） に示したように第１の内
部ベース領域１２にほぼその底面に達する第２の溝１３
を形成し、図１（ｄ） に示すようにこの溝１３の底面
を基準にして、実際にトランジスタ機能を果たす第２の
内部ベース領域１４を形成するための所定の加速電圧及
びドーズ量でのイオン注入が行われ、且つ極く短時間の
熱処理による活性化及び固相拡散により、図１（ｅ）
に示すように拡がり量を充分に小さく抑えた第２の内部
ベース領域１４と浅いエミッタ領域１０が形成される。 従って活性ベースとして機能する第２の内部ベース領域
１４のピーク濃度の部分がエミッタに食われることがな
くなって横方向抵抗は低減され、且つベース幅の変動量
も少なく抑えられる。
部ベース領域１２にほぼその底面に達する第２の溝１３
を形成し、図１（ｄ） に示すようにこの溝１３の底面
を基準にして、実際にトランジスタ機能を果たす第２の
内部ベース領域１４を形成するための所定の加速電圧及
びドーズ量でのイオン注入が行われ、且つ極く短時間の
熱処理による活性化及び固相拡散により、図１（ｅ）
に示すように拡がり量を充分に小さく抑えた第２の内部
ベース領域１４と浅いエミッタ領域１０が形成される。 従って活性ベースとして機能する第２の内部ベース領域
１４のピーク濃度の部分がエミッタに食われることがな
くなって横方向抵抗は低減され、且つベース幅の変動量
も少なく抑えられる。
【００１３】
【実施例】以下本発明を、図１（ａ） 〜（ｅ） に示
す工程断面図を参照し、一実施例について具体的に説明
する。
す工程断面図を参照し、一実施例について具体的に説明
する。
【００１４】図１（ａ） 参照
本発明の方法によりバイポーラトランジスタを形成する
に際しては、例えば、図示しない半導体基板上のコレク
タ層になるｎ型エピタキシャルシリコン（Ｓｉ）層１０
１ 上に従来同様に例えば周知の選択酸化法によりｎ型
コレクタ領域１を画定する厚さ６０００Å程度のフィー
ルド酸化膜（第１の絶縁膜）２を形成し、次いでこの基
板上に従来と同様な方法で、ｎ型コレクタ領域１上から
フィールド酸化膜２上に延在し、上部に厚さ１０００Å
程度のＳｉＯ２膜（第２の絶縁膜）４を有するｐ型不純
物濃度１０２０ｃｍ−３程度のｐ＋ 型多結晶Ｓｉベー
ス引出し電極層３を形成し、次いで従来通り通常のフォ
トリソグラフィにより前記ベース引出し電極層３にコレ
クタ領域１面を表出する内部ベース形成用窓５を形成し
、且つ上記フォトリソグラフィのオーバエッチングによ
りコレクタ領域１に上記内部ベース形成用窓５に整合す
る深さ１０００〜１５００Å程度の第１の凹部１１を形
成し、次いでベース引出し電極層３をマスクにし前記内
部ベース形成用窓５を介し前記凹部１２の底面に、例え
ば加速エネルギー２０〜３０ＫｅＶ 、ドーズ量１０１
２〜１０１３ｃｍ−２程度の条件でｐ型不純物例えばＢ
Ｆ２ の第１次イオン注入を行い第１のＢＦ２ 注入領
域１１２ を形成する。
に際しては、例えば、図示しない半導体基板上のコレク
タ層になるｎ型エピタキシャルシリコン（Ｓｉ）層１０
１ 上に従来同様に例えば周知の選択酸化法によりｎ型
コレクタ領域１を画定する厚さ６０００Å程度のフィー
ルド酸化膜（第１の絶縁膜）２を形成し、次いでこの基
板上に従来と同様な方法で、ｎ型コレクタ領域１上から
フィールド酸化膜２上に延在し、上部に厚さ１０００Å
程度のＳｉＯ２膜（第２の絶縁膜）４を有するｐ型不純
物濃度１０２０ｃｍ−３程度のｐ＋ 型多結晶Ｓｉベー
ス引出し電極層３を形成し、次いで従来通り通常のフォ
トリソグラフィにより前記ベース引出し電極層３にコレ
クタ領域１面を表出する内部ベース形成用窓５を形成し
、且つ上記フォトリソグラフィのオーバエッチングによ
りコレクタ領域１に上記内部ベース形成用窓５に整合す
る深さ１０００〜１５００Å程度の第１の凹部１１を形
成し、次いでベース引出し電極層３をマスクにし前記内
部ベース形成用窓５を介し前記凹部１２の底面に、例え
ば加速エネルギー２０〜３０ＫｅＶ 、ドーズ量１０１
２〜１０１３ｃｍ−２程度の条件でｐ型不純物例えばＢ
Ｆ２ の第１次イオン注入を行い第１のＢＦ２ 注入領
域１１２ を形成する。
【００１５】図１（ｂ） 参照
次いで非酸化性雰囲気中において１１００℃で３０〜６
０秒程度の比較的長時間の第１次熱処理を行う。この熱
処理によりコレクタ領域１には、ベース引出し電極層３
からの硼素の固相拡散により接合面が前記第１の凹部１
２の底面とほぼ等しい深さにあるｐ＋ 型外部ベース領
域９が形成され、且つ前記第１のＢＦ２ 注入領域１１
２ の活性化再分布により１０００Å程度の深さ及び横
方向の拡がりを持ちその端部が前記外部ベース領域９と
充分に広い面積で接した第１のｐ型内部ベース領域１２
を形成する。なお、この第１次熱処理において、前記第
１の凹部１１によってベース引出し電極層３から固相拡
散する硼素の横方向への拡がりは遮断阻止されるので、
後にエミッタ領域（１０）が形成される領域にまで外部
ベース領域９を構成するｐ型の高濃度層が拡がることは
ない。なおまた、上記第１のｐ型内部ベース領域１２は
後に形成されるトランジスタのベースとして機能する第
２の内部ベース領域（１４）と、外部ベース領域９とを
低抵抗で電気的に接続する機能を有する。
０秒程度の比較的長時間の第１次熱処理を行う。この熱
処理によりコレクタ領域１には、ベース引出し電極層３
からの硼素の固相拡散により接合面が前記第１の凹部１
２の底面とほぼ等しい深さにあるｐ＋ 型外部ベース領
域９が形成され、且つ前記第１のＢＦ２ 注入領域１１
２ の活性化再分布により１０００Å程度の深さ及び横
方向の拡がりを持ちその端部が前記外部ベース領域９と
充分に広い面積で接した第１のｐ型内部ベース領域１２
を形成する。なお、この第１次熱処理において、前記第
１の凹部１１によってベース引出し電極層３から固相拡
散する硼素の横方向への拡がりは遮断阻止されるので、
後にエミッタ領域（１０）が形成される領域にまで外部
ベース領域９を構成するｐ型の高濃度層が拡がることは
ない。なおまた、上記第１のｐ型内部ベース領域１２は
後に形成されるトランジスタのベースとして機能する第
２の内部ベース領域（１４）と、外部ベース領域９とを
低抵抗で電気的に接続する機能を有する。
【００１６】図１（ｃ） 参照
次いで、従来通り気相成長による第３の絶縁膜であるＳ
ｉＯ２膜の形成、リアクティブイオンエッチング法によ
る全面エッチングの工程を経て内部ベース形成用窓５及
び第１の凹部１１の側面に厚さ例えば２０００Å程度の
ＳｉＯ２膜サイドウォール７を形成した後、更にエッチ
ングを続けて、前記第１のｐ型内部ベース領域１２内に
前記ＳｉＯ２膜サイドウォール７に整合する深さ５００
Å程度の第２の凹部１３を形成し、次いで前記ＳｉＯ
２膜サイドウォール７をマスクにし、前記第２の凹部１
３の底面に例えば加速エネルギー２０〜３０ＫｅＶ 、
ドーズ量１０１２〜１０１３ｃｍ−２程度の条件で第２
次のＢＦ２ イオン注入を行い、第２のＢＦ２ 注入領
域１１４を形成する。
ｉＯ２膜の形成、リアクティブイオンエッチング法によ
る全面エッチングの工程を経て内部ベース形成用窓５及
び第１の凹部１１の側面に厚さ例えば２０００Å程度の
ＳｉＯ２膜サイドウォール７を形成した後、更にエッチ
ングを続けて、前記第１のｐ型内部ベース領域１２内に
前記ＳｉＯ２膜サイドウォール７に整合する深さ５００
Å程度の第２の凹部１３を形成し、次いで前記ＳｉＯ
２膜サイドウォール７をマスクにし、前記第２の凹部１
３の底面に例えば加速エネルギー２０〜３０ＫｅＶ 、
ドーズ量１０１２〜１０１３ｃｍ−２程度の条件で第２
次のＢＦ２ イオン注入を行い、第２のＢＦ２ 注入領
域１１４を形成する。
【００１７】図１（ｄ） 参照
次いで従来同様、多結晶Ｓｉ層の気相成長、この多結晶
Ｓｉ層へのｎ型不純物である砒素（Ａｓ）の高濃度イオ
ン注入、パターニングを行ってエミッタ電極形状を有す
る高濃度Ａｓ含有多結晶Ｓｉパターンを形成し、次いで
１１００℃で、１０〜３０秒程度の極く短時間の第２次
熱処理を行い、前記第２のＢＦ２ 注入領域１１４ を
活性化して第２のｐ型内部ベース領域１４を形成する。 またそれと同時に、前記高濃度Ａｓ含有多結晶Ｓｉパタ
ーンは活性化されてｎ＋ 型多結晶Ｓｉエミッタ電極８
が形成され、且つこのエミッタ電極８が含むｎ型不純物
即ちＡｓが第２のｐ型内部ベース領域１４内に固相拡散
されて、第２のｐ型内部ベース領域１４内にｎ＋ 型エ
ミッタ領域１０が形成される。
Ｓｉ層へのｎ型不純物である砒素（Ａｓ）の高濃度イオ
ン注入、パターニングを行ってエミッタ電極形状を有す
る高濃度Ａｓ含有多結晶Ｓｉパターンを形成し、次いで
１１００℃で、１０〜３０秒程度の極く短時間の第２次
熱処理を行い、前記第２のＢＦ２ 注入領域１１４ を
活性化して第２のｐ型内部ベース領域１４を形成する。 またそれと同時に、前記高濃度Ａｓ含有多結晶Ｓｉパタ
ーンは活性化されてｎ＋ 型多結晶Ｓｉエミッタ電極８
が形成され、且つこのエミッタ電極８が含むｎ型不純物
即ちＡｓが第２のｐ型内部ベース領域１４内に固相拡散
されて、第２のｐ型内部ベース領域１４内にｎ＋ 型エ
ミッタ領域１０が形成される。
【００１８】そして以後図示しないが、被覆絶縁膜の形
成等がなされて、本発明に係るバイポーラトランジスタ
が完成する。以上実施例に示したように本発明の方法に
おいては、図１（ａ） 及び（ｂ） に示したように、
コレクタ領域１の内部ベース領域が形成される領域に外
部ベースの深さにほぼ匹敵する深さの第１の凹部１１を
形成しておくことにより、従来より高温或いは長時間の
熱処理により、外部ベース領域の横方向の拡がりを抑え
ながら、第１の内部ベース領域の横方向の広い拡がりに
よって、内部ベース領域と外部ベース領域とを広い面積
で接続することができる。従って内部ベース領域内に形
成されるエミッタ領域がそれと反対導電型高不純物濃度
の外部ベース領域に直に接することがなくなるのでエミ
ッタ−ベース間耐圧の劣化は防止されると共に、内部ベ
ース領域のベース電極への引出し抵抗は低減される。
成等がなされて、本発明に係るバイポーラトランジスタ
が完成する。以上実施例に示したように本発明の方法に
おいては、図１（ａ） 及び（ｂ） に示したように、
コレクタ領域１の内部ベース領域が形成される領域に外
部ベースの深さにほぼ匹敵する深さの第１の凹部１１を
形成しておくことにより、従来より高温或いは長時間の
熱処理により、外部ベース領域の横方向の拡がりを抑え
ながら、第１の内部ベース領域の横方向の広い拡がりに
よって、内部ベース領域と外部ベース領域とを広い面積
で接続することができる。従って内部ベース領域内に形
成されるエミッタ領域がそれと反対導電型高不純物濃度
の外部ベース領域に直に接することがなくなるのでエミ
ッタ−ベース間耐圧の劣化は防止されると共に、内部ベ
ース領域のベース電極への引出し抵抗は低減される。
【００１９】また図１（ｃ） に示したように第１の内
部ベース領域１２にほぼその底面に達する第２の溝１３
を形成し、図１（ｄ） に示すようにこの溝１３の底面
を基準にして、実際にトランジスタ機能を果たす第２の
内部ベース領域１４を形成するための所定の加速電圧及
びドーズ量でのイオン注入が行われ、且つ極く短時間の
熱処理による活性化及び固相拡散により、図１（ｅ）
に示すように拡がり量を充分に小さく抑えた第２の内部
ベース領域１４と浅いエミッタ領域１０が形成される。 従って活性ベースとして機能する第２の内部ベース領域
１４はそのピーク濃度の部分がエミッタに食われること
がなく横方向抵抗は低減され、且つベース幅の変動量も
少なく抑えられる。
部ベース領域１２にほぼその底面に達する第２の溝１３
を形成し、図１（ｄ） に示すようにこの溝１３の底面
を基準にして、実際にトランジスタ機能を果たす第２の
内部ベース領域１４を形成するための所定の加速電圧及
びドーズ量でのイオン注入が行われ、且つ極く短時間の
熱処理による活性化及び固相拡散により、図１（ｅ）
に示すように拡がり量を充分に小さく抑えた第２の内部
ベース領域１４と浅いエミッタ領域１０が形成される。 従って活性ベースとして機能する第２の内部ベース領域
１４はそのピーク濃度の部分がエミッタに食われること
がなく横方向抵抗は低減され、且つベース幅の変動量も
少なく抑えられる。
【００２０】なお本発明の方法は、ｎｐｎ型に限らずｐ
ｎｐ型バイポーラトランジスタの製造にも適用される。
ｎｐ型バイポーラトランジスタの製造にも適用される。
【００２１】
【発明の効果】以上説明のように本発明によれば、バイ
ポーラトランジスタの製造に際して、エミッタ−ベース
間の耐圧の劣化を防止しながら、内部ベース領域の横方
向抵抗及び内部ベース領域とベース電極との接続抵抗を
減少してベース抵抗を低減させることができる。従って
本発明は、バイポーラトランジスタの動作速度等の性能
向上に寄与するところが大きい。
ポーラトランジスタの製造に際して、エミッタ−ベース
間の耐圧の劣化を防止しながら、内部ベース領域の横方
向抵抗及び内部ベース領域とベース電極との接続抵抗を
減少してベース抵抗を低減させることができる。従って
本発明は、バイポーラトランジスタの動作速度等の性能
向上に寄与するところが大きい。
【図１】 本発明の方法の一実施例の工程断面図
【図
２】 従来方法の工程断面図
２】 従来方法の工程断面図
１ ｎ型コレクタ領域
２ フィールド酸化膜
３ ｐ＋ 型多結晶Ｓｉベース引出し電極層４ Ｓ
ｉＯ２膜 ５ 内部ベース形成用窓 ７ ＳｉＯ２膜サイドウォール ８ ｎ＋ 型多結晶Ｓｉエミッタ電極９ ｐ＋ 型
外部ベース領域 １０ ｎ＋ 型エミッタ領域 １１ 第１の凹部 １２ 第１のｐ型内部ベース領域 １３ 第２の凹部 １４ 第２のｐ型内部ベース領域 １０１ ｎ型エピタキシャルＳｉ層 １１２ 第１のＢＦ２ 注入領域 １１４ 第２のＢＦ２ 注入領域
ｉＯ２膜 ５ 内部ベース形成用窓 ７ ＳｉＯ２膜サイドウォール ８ ｎ＋ 型多結晶Ｓｉエミッタ電極９ ｐ＋ 型
外部ベース領域 １０ ｎ＋ 型エミッタ領域 １１ 第１の凹部 １２ 第１のｐ型内部ベース領域 １３ 第２の凹部 １４ 第２のｐ型内部ベース領域 １０１ ｎ型エピタキシャルＳｉ層 １１２ 第１のＢＦ２ 注入領域 １１４ 第２のＢＦ２ 注入領域
Claims (1)
- 【請求項１】 半導体基板の第１の絶縁膜（２） に
より画定された一導電型コレクタ領域（１） 上に、該
第１の絶縁膜（２） 上まで延在し且つ上部に第２の絶
縁膜（４） を有する反対導電型多結晶シリコンベース
引出し電極層（３） を形成する工程と、該ベース引出
し電極層（３）に該コレクタ領域（１） を表出する内
部ベース形成用窓（５） を形成し、且つ該コレクタ領
域（１） に該内部ベース形成用窓（５） に整合する
第１の凹部（１１）を形成する工程と、該内部ベース形
成用窓（５） を介し該第１の凹部（１１）の下部に第
１の反対導電型不純物イオン注入領域（１１２） を形
成する第１次反対導電型不純物イオン注入工程と、該ベ
ース引出電極層（３） からの反対導電型不純物の固相
拡散により該第１の凹部（１１）の側方に反対導電型外
部ベース領域（９） を形成し、且つ該第１の反対導電
型イオン注入領域（１１２） を活性化して該第１の凹
部（１１）の下部に、横方向拡がり部が該反対導電型外
部ベース領域（９） の端部に重なる第１の反対導電型
内部ベース領域（１２）を形成する第１次熱処理工程と
、該内部ベース形成用窓（５） 及び第１の凹部（１１
）の側面に第３の絶縁膜よりなるサイドウォール（７）
を形成し、且つ該第１の反対導電型内部ベース領域（
１１）に該絶縁膜サイドウォール（７） の側面に整合
する第２の凹部（１３）を形成する工程と、該絶縁膜サ
イドウォール（７） をマスクにして該第２の凹部（１
３）の下部に第２の反対導電型不純物イオン注入領域（
１１４） を形成する第２次反対導電型イオン注入工程
と、該絶縁膜サイドウォール（７） を有する内部ベー
ス形成用窓（５） 上に多結晶シリコン層を形成する工
程と、該多結晶シリコン層に一導電型不純物をイオン注
入する工程と、該第２の反対導電型不純物イオン注入領
域を活性化して所定の不純物濃度及び深さを有する第２
の反対導電型内部ベース領域（１４）を形成し、且つ該
多結晶シリコン層（８） からの一導電型不純物の固相
拡散により該第２の内部ベース領域（１４）内に一導電
型エミッタ領域（１０）を形成する第２次熱処理工程と
を含むことを特徴とするバイポーラトランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024321A JPH04263435A (ja) | 1991-02-19 | 1991-02-19 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024321A JPH04263435A (ja) | 1991-02-19 | 1991-02-19 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04263435A true JPH04263435A (ja) | 1992-09-18 |
Family
ID=12134921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3024321A Withdrawn JPH04263435A (ja) | 1991-02-19 | 1991-02-19 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04263435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744855A (en) * | 1994-12-02 | 1998-04-28 | Mitsubishi Denki Kabushiki Kaisha | Single-poly-type bipolar transistor |
-
1991
- 1991-02-19 JP JP3024321A patent/JPH04263435A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744855A (en) * | 1994-12-02 | 1998-04-28 | Mitsubishi Denki Kabushiki Kaisha | Single-poly-type bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| JPH0252422B2 (ja) | ||
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US6414372B2 (en) | Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| JPH025428A (ja) | 半導体装置の製造方法 | |
| JP3254691B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2505159B2 (ja) | 半導体装置の製造方法 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| KR940007452B1 (ko) | 반도체 장치의 제조방법 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| KR910009740B1 (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR0158628B1 (ko) | 쌍극성 반도체 장치 및 그 제조 방법 | |
| JPH0136709B2 (ja) | ||
| JPH0713967B2 (ja) | 半導体装置の製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |