JPH0567623A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0567623A JPH0567623A JP3226722A JP22672291A JPH0567623A JP H0567623 A JPH0567623 A JP H0567623A JP 3226722 A JP3226722 A JP 3226722A JP 22672291 A JP22672291 A JP 22672291A JP H0567623 A JPH0567623 A JP H0567623A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- opening
- semiconductor
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 32
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052796 boron Inorganic materials 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052785 arsenic Inorganic materials 0.000 abstract description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】半導体装置の拡散層のバラツキを抑え、直流特
性を一義的に決定する。 【構成】ｎ型シリコン基板１上にシリコン酸化膜３を形
成後、ｐ型ベース層２を形成する。開口部４を開口し
て、ポリシリコン膜５を形成する。フォトレジスト９及
び１０を用いて、エミッタ領域７を形成する開口部には
砒素をイオン注入し、ベース・コンタクト領域を形成す
る開口部６にはボロンをイオン注入した後、熱処理して
イオン拡散を行う。
性を一義的に決定する。 【構成】ｎ型シリコン基板１上にシリコン酸化膜３を形
成後、ｐ型ベース層２を形成する。開口部４を開口し
て、ポリシリコン膜５を形成する。フォトレジスト９及
び１０を用いて、エミッタ領域７を形成する開口部には
砒素をイオン注入し、ベース・コンタクト領域を形成す
る開口部６にはボロンをイオン注入した後、熱処理して
イオン拡散を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にプレーナ構造を有する高周波トランジスタや
高周波集積回路を有する半導体装置の製造方法に関す
る。
関し、特にプレーナ構造を有する高周波トランジスタや
高周波集積回路を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来高周波トランジスタは図３に示すよ
うな工程断面図により製造していた。
うな工程断面図により製造していた。
【０００３】まず図３Ａに示すように、ｎ型シリコンエ
ピタキシャル層１にｐ型ベース層２を形成する。ｐ型ベ
ース層２は、特に高周波トランジスタでは非常に薄い拡
散層を必要とするため低加速電圧でのイオン注入法によ
り行なう。この後、シリコン酸化膜３を形成する。
ピタキシャル層１にｐ型ベース層２を形成する。ｐ型ベ
ース層２は、特に高周波トランジスタでは非常に薄い拡
散層を必要とするため低加速電圧でのイオン注入法によ
り行なう。この後、シリコン酸化膜３を形成する。
【０００４】次に、エミッタ及びベースコンタクトの開
口部４を、このシリコン酸化膜３に形成する（図３
Ｂ）。プレーナ型の高周波トランジスタではエミッタと
ベースの間隔が非常に狭くなるため、ここではエミッタ
とベースコンタクト部を同時に開口する。
口部４を、このシリコン酸化膜３に形成する（図３
Ｂ）。プレーナ型の高周波トランジスタではエミッタと
ベースの間隔が非常に狭くなるため、ここではエミッタ
とベースコンタクト部を同時に開口する。
【０００５】続いて、図３Ｃに示すように、ポリシリコ
ン膜５を１０００〜３０００オングストロームの厚さで
形成し、これにエミッタの拡散源となる砒素をイオン注
入法により拡散する。イオン注入量は１×１０16ｃｍ-2
程度である。
ン膜５を１０００〜３０００オングストロームの厚さで
形成し、これにエミッタの拡散源となる砒素をイオン注
入法により拡散する。イオン注入量は１×１０16ｃｍ-2
程度である。
【０００６】この後、図３Ｄに示すようにシリコン酸化
膜６を形成し、フォトレジスト法によりエミッタ開口部
のみポリシリコン膜５を残すようにパターニングを行な
う。パターニング後、９００〜１０００℃の窒素雰囲気
中で熱拡散を行なうことによりエミッタ拡散層７を形成
する。ポリシリコン５からの砒素拡散により０．５μｍ
の浅い拡散深さを有するエミッタ拡散層７が形成され
る。
膜６を形成し、フォトレジスト法によりエミッタ開口部
のみポリシリコン膜５を残すようにパターニングを行な
う。パターニング後、９００〜１０００℃の窒素雰囲気
中で熱拡散を行なうことによりエミッタ拡散層７を形成
する。ポリシリコン５からの砒素拡散により０．５μｍ
の浅い拡散深さを有するエミッタ拡散層７が形成され
る。
【０００７】この後、ベースコンタクト部と電極とのオ
ーミックコンタクトを得、ベースコンタクト部の表面濃
度を上げるため、ボロン拡散を９００℃位の温度で行な
ったのが図３Ｅであり、このあと電極を形成して高周波
トランジスタができあがる。
ーミックコンタクトを得、ベースコンタクト部の表面濃
度を上げるため、ボロン拡散を９００℃位の温度で行な
ったのが図３Ｅであり、このあと電極を形成して高周波
トランジスタができあがる。
【０００８】
【発明が解決しようとする課題】この従来の高周波トラ
ンジスタの製造方法では、特に高周波化を進める上で次
のような問題点がある。
ンジスタの製造方法では、特に高周波化を進める上で次
のような問題点がある。
【０００９】まず、より高周波化するためには、図３Ｄ
の工程でのエミッタ拡散温度を低温化させる必要があ
り、実際この拡散温度は９００℃程度に低温化させてい
る。このため、このあとの工程でのコンタクトボロン拡
散時にエミッタ拡散領域の不純物が再拡散して電流増幅
率、コレクタ・ベース間耐圧等の直流特性が変動してし
まい制御が不可能となってきた。
の工程でのエミッタ拡散温度を低温化させる必要があ
り、実際この拡散温度は９００℃程度に低温化させてい
る。このため、このあとの工程でのコンタクトボロン拡
散時にエミッタ拡散領域の不純物が再拡散して電流増幅
率、コレクタ・ベース間耐圧等の直流特性が変動してし
まい制御が不可能となってきた。
【００１０】また、これに対処するため、コンタクトボ
ロンをイオン注入法にて行なう場合、表面濃度を得るた
めに１×１０15ｃｍ-2以上のドーズ量が必要となるが、
この時、ベース拡散層よりボロンが深く入ってしまい、
コレクタ・ベース容量が大きくなったり、ウェハー面内
でバラツキが大きくなるという問題があった。
ロンをイオン注入法にて行なう場合、表面濃度を得るた
めに１×１０15ｃｍ-2以上のドーズ量が必要となるが、
この時、ベース拡散層よりボロンが深く入ってしまい、
コレクタ・ベース容量が大きくなったり、ウェハー面内
でバラツキが大きくなるという問題があった。
【００１１】
【課題を解決するための手段】本発明の製造方法によれ
ば、半導体基板上に絶縁膜を形成する工程と、半導体基
板上で絶縁膜下に一導電型の第１の半導体領域を形成す
る工程と、絶縁膜に複数の開口部を形成する工程と、絶
縁膜及び開口部上にポリシリコン膜を形成する工程と、
第１の開口部に他の導電型の不純物イオンを注入する工
程と、第２の開口部に一導電型の不純物イオンを注入す
る工程と、第１の開口部下に他の導電型の第２の半導体
領域を第２の開口部下に一導電型の第３の半導体領域を
それぞれ同時に形成する工程を含む半導体装置が得られ
る。
ば、半導体基板上に絶縁膜を形成する工程と、半導体基
板上で絶縁膜下に一導電型の第１の半導体領域を形成す
る工程と、絶縁膜に複数の開口部を形成する工程と、絶
縁膜及び開口部上にポリシリコン膜を形成する工程と、
第１の開口部に他の導電型の不純物イオンを注入する工
程と、第２の開口部に一導電型の不純物イオンを注入す
る工程と、第１の開口部下に他の導電型の第２の半導体
領域を第２の開口部下に一導電型の第３の半導体領域を
それぞれ同時に形成する工程を含む半導体装置が得られ
る。
【００１２】更に、本発明の製造方法によれば、前述の
第１の半導体領域をベース領域とし、第２の半導体領域
をエミッタ領域とし、第３の半導体領域をベースコンタ
クト領域としてトランジスタを形成する半導体装置が得
られる。
第１の半導体領域をベース領域とし、第２の半導体領域
をエミッタ領域とし、第３の半導体領域をベースコンタ
クト領域としてトランジスタを形成する半導体装置が得
られる。
【００１３】本発明の製造方法はプレーナ型の高周波ト
ランジスタの製造に適するが、イオン拡散を一義的に決
定することが好ましいその他の半導体装置にも適用する
ことができる。
ランジスタの製造に適するが、イオン拡散を一義的に決
定することが好ましいその他の半導体装置にも適用する
ことができる。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１５】図１は本発明による半導体装置の製造方法
の第１の実施例を示す工程断面図である。
の第１の実施例を示す工程断面図である。
【００１６】図１Ａに示すようにｎ型シリコン基板１に
ｐ型ベース層２を形成し、基板上をシリコン酸化膜３で
覆う。これに、エミッタ及びベースコンタクトの開口部
４を形成し、ポリシリコン膜５を成長させる（図１
Ｂ）。
ｐ型ベース層２を形成し、基板上をシリコン酸化膜３で
覆う。これに、エミッタ及びベースコンタクトの開口部
４を形成し、ポリシリコン膜５を成長させる（図１
Ｂ）。
【００１７】次に、フォトレジスト９をマスクとしてエ
ミッタ上部のポリシリコン膜に選択的に砒素の不純物を
イオン注入し（図１Ｃ）、さらにフォトレジスト１０を
マスクにベースコンタクト上部にポリシリコン膜５に選
択的にボロンの不純物をイオン注入させる（図１Ｄ）。
ミッタ上部のポリシリコン膜に選択的に砒素の不純物を
イオン注入し（図１Ｃ）、さらにフォトレジスト１０を
マスクにベースコンタクト上部にポリシリコン膜５に選
択的にボロンの不純物をイオン注入させる（図１Ｄ）。
【００１８】このあと、シリコン酸化膜６を形成し、フ
ォトレジストでパターニングし、選択的にエミッタ及び
ベースコンタクトの開口部４上にのみポリシリコン膜を
残し、９００℃の窒素雰囲気中にて熱処理を行なう。そ
の結果エミッタ拡散層７及びボロン拡散層８を形成する
（図１Ｅ）。
ォトレジストでパターニングし、選択的にエミッタ及び
ベースコンタクトの開口部４上にのみポリシリコン膜を
残し、９００℃の窒素雰囲気中にて熱処理を行なう。そ
の結果エミッタ拡散層７及びボロン拡散層８を形成する
（図１Ｅ）。
【００１９】こうして高周波トランジスタの拡散は終了
するが、このあとシリコン酸化膜６を除去し、電極１１
を形成することにより所望の高周波トランジスタが形成
される（図１Ｆ）。
するが、このあとシリコン酸化膜６を除去し、電極１１
を形成することにより所望の高周波トランジスタが形成
される（図１Ｆ）。
【００２０】図２は、本発明による半導体装置の製造方
法の第２の実施例を説明するための高周波動作集積回路
の断面図である。
法の第２の実施例を説明するための高周波動作集積回路
の断面図である。
【００２１】ｐ型シリコン基板１２上にｎ型シリコンエ
ピタキシャル層１を形成しｎ+ 型埋込層１３，厚いシリ
コン酸化膜１４，チャネルストップ用ｐ型拡散層１５を
形成したものに、コレクタ拡散層１６，ベース拡散層２
を形成する。
ピタキシャル層１を形成しｎ+ 型埋込層１３，厚いシリ
コン酸化膜１４，チャネルストップ用ｐ型拡散層１５を
形成したものに、コレクタ拡散層１６，ベース拡散層２
を形成する。
【００２２】この状態で、図１に示したのと同じ工程を
用いることにより高周波動作の集積回路に用いる１ケの
トランジスタが形成される。ここで、コレクタのオーミ
ックコンタクト用にも砒素をイオン注入したポリシリコ
ン膜５を形成し、エミッタ拡散と同時に砒素拡散層１７
を形成する。
用いることにより高周波動作の集積回路に用いる１ケの
トランジスタが形成される。ここで、コレクタのオーミ
ックコンタクト用にも砒素をイオン注入したポリシリコ
ン膜５を形成し、エミッタ拡散と同時に砒素拡散層１７
を形成する。
【００２３】
【発明の効果】以上説明したように、本発明はエミッタ
拡散層とオーミック接合を得るためのベースボロン拡散
層を同時に形成でき、その後熱処理を必要としないた
め、高周波トランジスタの電流増幅率コレクタ・ベース
間耐圧等の直流特性を一義的に決定することができると
いう効果を有する。
拡散層とオーミック接合を得るためのベースボロン拡散
層を同時に形成でき、その後熱処理を必要としないた
め、高周波トランジスタの電流増幅率コレクタ・ベース
間耐圧等の直流特性を一義的に決定することができると
いう効果を有する。
【００２４】また本発明は、オーミック接合を得るため
のボロン拡散層をポリシリコン層から拡散して形成する
ため、ボロン拡散層のウェハー面内でのバラツキを小さ
くすることができるという効果を有する。
のボロン拡散層をポリシリコン層から拡散して形成する
ため、ボロン拡散層のウェハー面内でのバラツキを小さ
くすることができるという効果を有する。
【図１】本発明による半導体装置の製造方法の第１の実
施例を示す工程断面図である。
施例を示す工程断面図である。
【図２】本発明による半導体装置の製造方法の第２の実
施例を説明するための断面図である。
施例を説明するための断面図である。
【図３】従来の高周波トランジスタの製造方法を示す工
程断面図である
程断面図である
１ ｎ型シリコンエピタキシャル層 ２ ｐ型ベース層 ３ シリコン酸化膜 ４ 開口部 ５ ポリシリコン膜 ６ シリコン酸化膜 ７ エミッタ拡散層 ８ ボロン拡散層 ９，１０ フォトレジスト １１ 電極 １２ ｐ型シリコン基板 １３ ｎ+ 型埋込層 １４ シリコン酸化膜 １５ ｐ型拡散層 １６ コレクタ拡散層 １７ 砒素拡散層
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、前記半導体基板上で前記絶縁膜下に一導電型の第１
の半導体領域を形成する工程と、前記絶縁膜に複数の開
口部を形成する工程と、前記絶縁膜及び前記開口部上に
ポリシリコン膜を形成する工程と、第１の開口部に他の
導電型の不純物イオンを注入する工程と、第２の開口部
に一導電型の不純物イオンを注入する工程と、前記第１
の開口部下に他の導電型の第２の半導体領域を前記第２
の開口部下に一導電型の第３の半導体領域をそれぞれ同
時に形成する工程を含むことを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記第１の半導体領域をベース領域と
し、第２の半導体領域をエミッタ領域とし、第３の半導
体領域をベースコンタクト領域としてトランジスタを形
成することを特徴とする請求項１記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3226722A JPH0567623A (ja) | 1991-09-06 | 1991-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3226722A JPH0567623A (ja) | 1991-09-06 | 1991-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567623A true JPH0567623A (ja) | 1993-03-19 |
Family
ID=16849603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3226722A Pending JPH0567623A (ja) | 1991-09-06 | 1991-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567623A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0654829A1 (en) * | 1993-11-12 | 1995-05-24 | STMicroelectronics, Inc. | Increased density MOS-gated double diffused semiconductor devices |
| WO2005067056A1 (ja) * | 2004-01-09 | 2005-07-21 | Sony Corporation | バイポーラトランジスタ及びこのバイポーラトランジスタを有する半導体装置、並びにこれらの製造方法 |
-
1991
- 1991-09-06 JP JP3226722A patent/JPH0567623A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0654829A1 (en) * | 1993-11-12 | 1995-05-24 | STMicroelectronics, Inc. | Increased density MOS-gated double diffused semiconductor devices |
| WO2005067056A1 (ja) * | 2004-01-09 | 2005-07-21 | Sony Corporation | バイポーラトランジスタ及びこのバイポーラトランジスタを有する半導体装置、並びにこれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPS62588B2 (ja) | ||
| KR940702647A (ko) | 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same) | |
| US4398962A (en) | Method of controlling base contact regions by forming a blocking layer contiguous to a doped poly-si emitter source | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JPS6318346B2 (ja) | ||
| JPS62113471A (ja) | バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法 | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| US5328857A (en) | Method of forming a bilevel, self aligned, low base resistance semiconductor structure | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JP3255916B2 (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS6143858B2 (ja) | ||
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| JP3132023B2 (ja) | 半導体装置の製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JP3333863B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH07249636A (ja) | 半導体装置及びその製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 |