JPH04263447A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04263447A JPH04263447A JP2339591A JP2339591A JPH04263447A JP H04263447 A JPH04263447 A JP H04263447A JP 2339591 A JP2339591 A JP 2339591A JP 2339591 A JP2339591 A JP 2339591A JP H04263447 A JPH04263447 A JP H04263447A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor
- lead
- package
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に用いる半
導体パッケージの内部配線の形状の改良に関するもので
ある。
導体パッケージの内部配線の形状の改良に関するもので
ある。
【０００２】近年の半導体装置の組立方法として広く採
用されているＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ（以下、ＴＡＢと略称する）実装においては、半導
体チップのバンプとＴＡＢのリードとの熱圧着部と、半
導体パッケージの内部配線との間にショート不良が発生
している。
用されているＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ（以下、ＴＡＢと略称する）実装においては、半導
体チップのバンプとＴＡＢのリードとの熱圧着部と、半
導体パッケージの内部配線との間にショート不良が発生
している。
【０００３】以上のような状況から半導体チップのバン
プとＴＡＢのリードとの熱圧着部と、半導体パッケージ
の内部配線との間のショート不良の発生を防止すること
が可能な半導体装置が要望されている。
プとＴＡＢのリードとの熱圧着部と、半導体パッケージ
の内部配線との間のショート不良の発生を防止すること
が可能な半導体装置が要望されている。
【０００４】
【従来の技術】従来の半導体装置について図２により詳
細に説明する。図２はＴＡＢ方式により実装した半導体
装置を示す側断面図である。
細に説明する。図２はＴＡＢ方式により実装した半導体
装置を示す側断面図である。
【０００５】図に示すように半導体パッケージ３には、
外部との電気的接続を取るピン３ｂとバンプ３ａとを接
続する内部配線３ｃが設けられ、この内部配線３ｃはポ
リイミドの被膜４で被覆されており、ＴＡＢのリード２
の一端がバンプ１ａに熱圧着された半導体チップ１が反
転してこの半導体パッケージ３に実装され、バンプ３ａ
にはこのリード２の他端が熱圧着されている。
外部との電気的接続を取るピン３ｂとバンプ３ａとを接
続する内部配線３ｃが設けられ、この内部配線３ｃはポ
リイミドの被膜４で被覆されており、ＴＡＢのリード２
の一端がバンプ１ａに熱圧着された半導体チップ１が反
転してこの半導体パッケージ３に実装され、バンプ３ａ
にはこのリード２の他端が熱圧着されている。
【０００６】この半導体チップ１に発生した熱を放散す
るためにこの半導体チップ１を融着したヒートシンク６
と一体のキャップ５は半導体パッケージ３の周囲で図示
のように半田封止されている。
るためにこの半導体チップ１を融着したヒートシンク６
と一体のキャップ５は半導体パッケージ３の周囲で図示
のように半田封止されている。
【０００７】この半導体パッケージ３の内部配線３ｃと
半導体チップ１のバンプ１ａに熱圧着されているＴＡＢ
のリード２との間隔は数μｍ であり、このＴＡＢのリ
ード２の表面にはこのリード２とバンプ１ａとを熱圧着
する際に突起２ａが形成される場合がある。
半導体チップ１のバンプ１ａに熱圧着されているＴＡＢ
のリード２との間隔は数μｍ であり、このＴＡＢのリ
ード２の表面にはこのリード２とバンプ１ａとを熱圧着
する際に突起２ａが形成される場合がある。
【０００８】
【発明が解決しようとする課題】以上説明した従来の半
導体装置においては、図３に示すように半導体チップ１
のバンプ１ａとリード２とを熱圧着する際にバンプ１ａ
とリード２の表面に形成されているメッキ材料との合金
が形成され、熱圧着工具７を引き上げる場合にリード２
の表面に突起２ａが形成される場合があり、図４の従来
の半導体パッケージの内部配線の形状を示す平面図に示
すように、半導体パッケージ３の内部配線３ｃが半導体
パッケージ３のバンプ３ａと半導体チップ１のバンプ１
ａとの間で曲がって半導体チップ１のバンプ１ａの直下
を通過している場合に、上記のリード２の表面の突起２
ａが隣接する内部配線３ｃのポリイミドの被膜４を貫通
して内部配線３ｃと接触して電気的な短絡が発生すると
いう問題点があった。
導体装置においては、図３に示すように半導体チップ１
のバンプ１ａとリード２とを熱圧着する際にバンプ１ａ
とリード２の表面に形成されているメッキ材料との合金
が形成され、熱圧着工具７を引き上げる場合にリード２
の表面に突起２ａが形成される場合があり、図４の従来
の半導体パッケージの内部配線の形状を示す平面図に示
すように、半導体パッケージ３の内部配線３ｃが半導体
パッケージ３のバンプ３ａと半導体チップ１のバンプ１
ａとの間で曲がって半導体チップ１のバンプ１ａの直下
を通過している場合に、上記のリード２の表面の突起２
ａが隣接する内部配線３ｃのポリイミドの被膜４を貫通
して内部配線３ｃと接触して電気的な短絡が発生すると
いう問題点があった。
【０００９】本発明は以上のような状況からＴＡＢのリ
ードの表面に形成されている半導体チップのバンプとＴ
ＡＢのリードの表面のメッキ材料との合金からなる突起
と、半導体パッケージの隣接する内部配線との電気的な
短絡の発生を防止することが可能となる半導体装置の提
供を目的としたものである。
ードの表面に形成されている半導体チップのバンプとＴ
ＡＢのリードの表面のメッキ材料との合金からなる突起
と、半導体パッケージの隣接する内部配線との電気的な
短絡の発生を防止することが可能となる半導体装置の提
供を目的としたものである。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
バンプにリードの一端を熱圧着した半導体チップのこの
リードの他端を半導体パッケージのバンプに熱圧着して
実装する半導体装置において、この半導体パッケージに
設けられ、その外部と接続されるピンと、このリードの
他端と熱圧着されるバンプとを接続する内部配線のパタ
ーンを、このリードの直下では当該リードと対称なパタ
ーンとし、且つ半導体チップのバンプの直下を通過した
後に屈曲するパターンにするように構成される。
バンプにリードの一端を熱圧着した半導体チップのこの
リードの他端を半導体パッケージのバンプに熱圧着して
実装する半導体装置において、この半導体パッケージに
設けられ、その外部と接続されるピンと、このリードの
他端と熱圧着されるバンプとを接続する内部配線のパタ
ーンを、このリードの直下では当該リードと対称なパタ
ーンとし、且つ半導体チップのバンプの直下を通過した
後に屈曲するパターンにするように構成される。
【００１１】
【作用】即ち本発明においては、外部と接続する半導体
パッケージのピンと、半導体チップのバンプに熱圧着し
たリードの他端と熱圧着するバンプとを接続する内部配
線の形状を、この半導体パッケージのバンプと接続する
半導体チップのバンプの直下を通過した後に曲がる形状
にしているので、半導体チップのバンプと熱圧着したリ
ードに突起が形成されてこの突起が内部配線の表面の被
膜を貫通して内部配線と接触しても、電気的な短絡には
ならず、電気的に不良となるのを防止することが可能と
なる。
パッケージのピンと、半導体チップのバンプに熱圧着し
たリードの他端と熱圧着するバンプとを接続する内部配
線の形状を、この半導体パッケージのバンプと接続する
半導体チップのバンプの直下を通過した後に曲がる形状
にしているので、半導体チップのバンプと熱圧着したリ
ードに突起が形成されてこの突起が内部配線の表面の被
膜を貫通して内部配線と接触しても、電気的な短絡には
ならず、電気的に不良となるのを防止することが可能と
なる。
【００１２】
【実施例】以下図１〜図３により本発明の一実施例につ
いて詳細に説明する。図１は本発明による一実施例の半
導体パッケージの内部配線の形状を示す平面図、図２は
ＴＡＢ方式により実装した半導体装置を示す側断面図、
図３は半導体チップのバンプとＴＡＢのリードとを熱圧
着する状態を示す図である。
いて詳細に説明する。図１は本発明による一実施例の半
導体パッケージの内部配線の形状を示す平面図、図２は
ＴＡＢ方式により実装した半導体装置を示す側断面図、
図３は半導体チップのバンプとＴＡＢのリードとを熱圧
着する状態を示す図である。
【００１３】図２に示すＴＡＢ方式により実装した半導
体装置においては、半導体パッケージ３の内部配線３ｃ
と半導体チップ１のバンプ１ａに熱圧着されているＴＡ
Ｂのリード２との間隔は数μｍ であり、図３に示すよ
うに半導体チップ１のバンプ１ａとＴＡＢのリード２と
を熱圧着する際に、このＴＡＢのリード２の表面に突起
２ａが形成される場合があっても、本実施例においては
図１に示すように、外部と接続する半導体パッケージ３
のピン３ｂと、半導体チップ１のバンプ１ａに熱圧着し
たリード２の他端と熱圧着するバンプ３ａとを接続する
内部配線３ｃの形状を、この半導体パッケージ３のバン
プ３ａと接続する半導体チップ１のバンプ１ａの直下を
通過した後に曲がる形状にしているので、半導体チップ
１のバンプ１ａと熱圧着したリード２に突起２ａが形成
されてこの突起２ａが内部配線３ｃの表面の被膜４を貫
通して内部配線３ｃと接触しても、電気的な短絡にはな
らず、電気的に不良となるのを防止することが可能とな
る。
体装置においては、半導体パッケージ３の内部配線３ｃ
と半導体チップ１のバンプ１ａに熱圧着されているＴＡ
Ｂのリード２との間隔は数μｍ であり、図３に示すよ
うに半導体チップ１のバンプ１ａとＴＡＢのリード２と
を熱圧着する際に、このＴＡＢのリード２の表面に突起
２ａが形成される場合があっても、本実施例においては
図１に示すように、外部と接続する半導体パッケージ３
のピン３ｂと、半導体チップ１のバンプ１ａに熱圧着し
たリード２の他端と熱圧着するバンプ３ａとを接続する
内部配線３ｃの形状を、この半導体パッケージ３のバン
プ３ａと接続する半導体チップ１のバンプ１ａの直下を
通過した後に曲がる形状にしているので、半導体チップ
１のバンプ１ａと熱圧着したリード２に突起２ａが形成
されてこの突起２ａが内部配線３ｃの表面の被膜４を貫
通して内部配線３ｃと接触しても、電気的な短絡にはな
らず、電気的に不良となるのを防止することが可能とな
る。
【００１４】本実施例は半導体チップ１を半導体パッケ
ージ３に実装する実施例であるが、半導体チップ１を直
接搭載するのに用いる、バンプを形成した表面実装基板
の場合にも適用することが可能である。
ージ３に実装する実施例であるが、半導体チップ１を直
接搭載するのに用いる、バンプを形成した表面実装基板
の場合にも適用することが可能である。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な内部配線の形状の変更により、電
気的な短絡の発生を防止することが可能となる利点があ
り、著しい信頼性向上の効果が期待できる半導体装置の
提供が可能である。
によれば極めて簡単な内部配線の形状の変更により、電
気的な短絡の発生を防止することが可能となる利点があ
り、著しい信頼性向上の効果が期待できる半導体装置の
提供が可能である。
【図１】 本発明による一実施例の半導体パッケージ
の内部配線の形状を示す平面図、
の内部配線の形状を示す平面図、
【図２】 ＴＡＢ方式により実装した半導体装置を示
す側断面図、
す側断面図、
【図３】 半導体チップのバンプとＴＡＢのリードと
を熱圧着する状態を示す図、
を熱圧着する状態を示す図、
【図４】 従来の半導体パッケージの内部配線の形状
を示す平面図、
を示す平面図、
１は半導体チップ、
１ａはバンプ、
２はリード、
２ａは突起、
３は半導体パッケージ、
３ａはバンプ、
３ｂはピン、
３ｃは内部配線、
４被膜、
５はキャップ、
６はヒートシンク、
Claims (1)
- 【請求項１】 バンプ（１ａ）にリード（２） の一
端を熱圧着した半導体チップ（１） の前記リード（２
） の他端を半導体パッケージ（３） のバンプ（３ａ
）に熱圧着して実装する半導体装置において、前記半導
体パッケージ（３） に設けられ、その外部と接続され
るピン（３ｂ）と、前記リード（２） の他端と熱圧着
されるバンプ（３ａ）とを接続する内部配線（３ｃ）の
パターンを、前記リード（２） の直下では当該リード
と対称なパターンとし、且つ半導体チップ（１） のバ
ンプ（１ａ）の直下を通過した後に屈曲するパターンに
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023395A JP2551243B2 (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023395A JP2551243B2 (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04263447A true JPH04263447A (ja) | 1992-09-18 |
| JP2551243B2 JP2551243B2 (ja) | 1996-11-06 |
Family
ID=12109322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3023395A Expired - Fee Related JP2551243B2 (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551243B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437453B1 (en) | 1999-01-22 | 2002-08-20 | Seiko Epson Corporation | Wire bonding method, semiconductor device, circuit board, electronic instrument and wire bonding device |
-
1991
- 1991-02-18 JP JP3023395A patent/JP2551243B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437453B1 (en) | 1999-01-22 | 2002-08-20 | Seiko Epson Corporation | Wire bonding method, semiconductor device, circuit board, electronic instrument and wire bonding device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2551243B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100186309B1 (ko) | 적층형 버텀 리드 패키지 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH04273451A (ja) | 半導体装置 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JPH0697307A (ja) | 半導体集積回路装置 | |
| JPH10275887A (ja) | 半導体装置 | |
| KR100390466B1 (ko) | 멀티칩 모듈 반도체패키지 | |
| KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH04263447A (ja) | 半導体装置 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JP3676590B2 (ja) | 半導体装置 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP4260766B2 (ja) | 半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP2523209Y2 (ja) | 混成集積回路 | |
| JPH03231435A (ja) | 半導体集積回路装置 | |
| JPH03265148A (ja) | 半導体装置及びその製造方法 | |
| KR19980016775A (ko) | 클립 리드(clip lead)가 체결된 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |