JPH04263449A - プローブヘッド回路を有する集積回路 - Google Patents
プローブヘッド回路を有する集積回路Info
- Publication number
- JPH04263449A JPH04263449A JP3045782A JP4578291A JPH04263449A JP H04263449 A JPH04263449 A JP H04263449A JP 3045782 A JP3045782 A JP 3045782A JP 4578291 A JP4578291 A JP 4578291A JP H04263449 A JPH04263449 A JP H04263449A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- source follower
- integrated circuit
- probe head
- output pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims description 28
- 238000012544 monitoring process Methods 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、故障診断や内部波形モ
ニタ等のためのハイインピーダンスのプローブヘッド回
路を有する集積回路に関するものである。
ニタ等のためのハイインピーダンスのプローブヘッド回
路を有する集積回路に関するものである。
【０００２】
【従来の技術】通信や、コンピュータの高速化、高集積
化、さらに集積回路の内部素子の微細化は限りなく進ん
でいる。それに伴い、集積回路内部の動作状態のモニタ
や、トラブルシューティングの手段も複雑、高度化して
いる。
化、さらに集積回路の内部素子の微細化は限りなく進ん
でいる。それに伴い、集積回路内部の動作状態のモニタ
や、トラブルシューティングの手段も複雑、高度化して
いる。
【０００３】ＬＳＩの検査等のための動作のモニタの手
段としては、通常多数の針状のプローブを、ＬＳＩ素子
上のモニタ出力用パッドに接触させたり、または、直接
配線プローブを接触させるなどにより、信号の入出力の
論理判断、または、波形のモニタ等を行なうことが知ら
れている。
段としては、通常多数の針状のプローブを、ＬＳＩ素子
上のモニタ出力用パッドに接触させたり、または、直接
配線プローブを接触させるなどにより、信号の入出力の
論理判断、または、波形のモニタ等を行なうことが知ら
れている。
【０００４】しかし、動作の高速化が進み、波形の立ち
上がりとしてピコ秒レベルが問題になると、プローブを
当てること自体が、信号波形に擾乱を与えかねないとい
う問題を含んでいる。
上がりとしてピコ秒レベルが問題になると、プローブを
当てること自体が、信号波形に擾乱を与えかねないとい
う問題を含んでいる。
【０００５】このような問題を避けるために、プローブ
の入力インピーダンスを、充分高くとるということが考
えられる。この方法で、ＬＳＩの内部波形をモニタする
装置として、ＦＥＴプローバがすでに商品化されている
。１例を上げれば、米国ＧＧＢインダストリー社のピコ
プローブ（商品名）がある。
の入力インピーダンスを、充分高くとるということが考
えられる。この方法で、ＬＳＩの内部波形をモニタする
装置として、ＦＥＴプローバがすでに商品化されている
。１例を上げれば、米国ＧＧＢインダストリー社のピコ
プローブ（商品名）がある。
【０００６】しかし、このようなプローブは、パッド部
分または回路の配線部分に外部からプローブを当てて動
作状態をモニタすることになるので、モニタできる配線
は最上層の金属配線部分に限られ、保護膜をはずしてお
く必要もあり、信頼性の点から好ましいことではない。
分または回路の配線部分に外部からプローブを当てて動
作状態をモニタすることになるので、モニタできる配線
は最上層の金属配線部分に限られ、保護膜をはずしてお
く必要もあり、信頼性の点から好ましいことではない。
【０００７】また、最近のように、多層配線が行なわれ
ると、下層回路については、わざわざモニタ用のパッド
を上層まで配線を伸ばして設ける必要があり、多層化の
効果が大きく損なわれる。
ると、下層回路については、わざわざモニタ用のパッド
を上層まで配線を伸ばして設ける必要があり、多層化の
効果が大きく損なわれる。
【０００８】さらに、プローブを当てるためには、ある
程度の面積が必要になるが、モニタしたい箇所の配線幅
を、プローブを当てることができる程度大きくしておく
ことは、配線容量の増大を招き、配置が制約されるため
配線も長くなりやすく、回路の動作スピードを劣化させ
、隣接回路との間での妨害の問題も生じやすい。
程度の面積が必要になるが、モニタしたい箇所の配線幅
を、プローブを当てることができる程度大きくしておく
ことは、配線容量の増大を招き、配置が制約されるため
配線も長くなりやすく、回路の動作スピードを劣化させ
、隣接回路との間での妨害の問題も生じやすい。
【０００９】
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたもので、電子回路の特定
部位の信号を、正確に取り込んでモニタ用出力パッド等
に忠実に出力し、かつ、回路の特性を劣化させることの
ない集積回路を提供することを目的とするものである。
題点を解決するためになされたもので、電子回路の特定
部位の信号を、正確に取り込んでモニタ用出力パッド等
に忠実に出力し、かつ、回路の特性を劣化させることの
ない集積回路を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】本発明は、プローブヘッ
ド回路を有する集積回路において、請求項１においては
、ソースフォロア回路、モニタ用出力パッドを有し、内
部回路の特定部位とモニタ用出力パッドとが、前記ソー
スフォロア回路を介して前記モニタ用出力パッドに接続
されていることを特徴とするものであり、請求項２にお
いては、請求項１におけるソースフォロア回路を、多段
のソースフォロア回路により構成したことを特徴とする
ものであり、請求項３においては、請求項２における多
段のソースフォロア回路の、少なくとも初段を除く段が
、モニタ時のみ電源が供給されるようにしたことを特徴
とするものである。
ド回路を有する集積回路において、請求項１においては
、ソースフォロア回路、モニタ用出力パッドを有し、内
部回路の特定部位とモニタ用出力パッドとが、前記ソー
スフォロア回路を介して前記モニタ用出力パッドに接続
されていることを特徴とするものであり、請求項２にお
いては、請求項１におけるソースフォロア回路を、多段
のソースフォロア回路により構成したことを特徴とする
ものであり、請求項３においては、請求項２における多
段のソースフォロア回路の、少なくとも初段を除く段が
、モニタ時のみ電源が供給されるようにしたことを特徴
とするものである。
【００１１】
【作用】集積回路の、内部回路の特定部位を、ソースフ
ォロア回路を介してモニタ用出力パッドと接続する。ソ
ースフォロア回路は、 ■ 入力インピーダンスが高い。 ■ 出力インピーダンスが低い。 ■ 利得はほぼ１である。 ■ 帯域幅が広い。 という特徴を有している。
ォロア回路を介してモニタ用出力パッドと接続する。ソ
ースフォロア回路は、 ■ 入力インピーダンスが高い。 ■ 出力インピーダンスが低い。 ■ 利得はほぼ１である。 ■ 帯域幅が広い。 という特徴を有している。
【００１２】したがって、ソースフォロア回路のゲート
を、集積回路内のモニタする部位に接続し、ソースから
信号を出力させると、■の特徴から、集積回路内の信号
波形に悪影響を与えることなく信号を取り込むことがで
きる。また、■，■の特徴から取り込まれた信号の波形
が忠実にソースから出力される。さらに、■の特徴から
ソースにある程度の容量をもつモニタ出力用パッドを接
続しても、波形の劣化を生じさせることがない。
を、集積回路内のモニタする部位に接続し、ソースから
信号を出力させると、■の特徴から、集積回路内の信号
波形に悪影響を与えることなく信号を取り込むことがで
きる。また、■，■の特徴から取り込まれた信号の波形
が忠実にソースから出力される。さらに、■の特徴から
ソースにある程度の容量をもつモニタ出力用パッドを接
続しても、波形の劣化を生じさせることがない。
【００１３】ソースフォロア回路を多段化して、１段ご
とに出力インピーダンスが低くしてゆくことにより、充
分低い出力インピーダンスとすることができる。この場
合は、プローブを当てたときの影響や妨害をより少なく
することができる。
とに出力インピーダンスが低くしてゆくことにより、充
分低い出力インピーダンスとすることができる。この場
合は、プローブを当てたときの影響や妨害をより少なく
することができる。
【００１４】ソースフォロア回路を多段化した場合に、
少なくとも初段を除く段が、モニタ時のみ電源が供給さ
れるようにすることができる。初段に電源が供給されて
いることにより、常時電子回路への影響は変わることが
なく、後段のソースフォロア回路は、初段よりインピー
ダンス的に分離されているので、通常電源が供給されて
いなくても、電子回路には影響することはなく、モニタ
するときのみ電源を供給することにより、電源消費上の
問題を避けることができる。
少なくとも初段を除く段が、モニタ時のみ電源が供給さ
れるようにすることができる。初段に電源が供給されて
いることにより、常時電子回路への影響は変わることが
なく、後段のソースフォロア回路は、初段よりインピー
ダンス的に分離されているので、通常電源が供給されて
いなくても、電子回路には影響することはなく、モニタ
するときのみ電源を供給することにより、電源消費上の
問題を避けることができる。
【００１５】
【実施例】図１は、本発明のプローブヘッド回路を有す
る集積回路の一実施例の等価回路図である。図中、１は
モニタの対象とする集積回路、２はプローブヘッド回路
、２ａはソースフォロア回路、３はモニタ用出力パッド
、１０〜１８，２０，２１はＦＥＴ、Ｄ１ ，Ｄ２ は
ダイオード、Ｂ１ ，Ｂ２ ，Ｂ３ は電源、Ｐはモニ
タ部位である。
る集積回路の一実施例の等価回路図である。図中、１は
モニタの対象とする集積回路、２はプローブヘッド回路
、２ａはソースフォロア回路、３はモニタ用出力パッド
、１０〜１８，２０，２１はＦＥＴ、Ｄ１ ，Ｄ２ は
ダイオード、Ｂ１ ，Ｂ２ ，Ｂ３ は電源、Ｐはモニ
タ部位である。
【００１６】モニタの対象とする集積回路１は、この実
施例においては、ＢＦＬ（Ｂｕｆｆｅｒｅｄ ＦＥＴ
Ｌｏｇｉｃ）回路を構成した回路を図示したが、こ
れは集積回路の内部回路の一例を図示しただけであって
、本発明がこれに限られるものでないことは明らかなと
ころである。この集積回路１内のＰ点の信号をモニタす
るものとして説明する。
施例においては、ＢＦＬ（Ｂｕｆｆｅｒｅｄ ＦＥＴ
Ｌｏｇｉｃ）回路を構成した回路を図示したが、こ
れは集積回路の内部回路の一例を図示しただけであって
、本発明がこれに限られるものでないことは明らかなと
ころである。この集積回路１内のＰ点の信号をモニタす
るものとして説明する。
【００１７】プローブヘッド回路２は、１段のソースフ
ォロア回路として構成され、ＦＥＴ２０のゲートは、信
号をモニタすべき点Ｐに接続され、ドレインは電源Ｂ１
に接続され、ソースは、ＦＥＴ２１のドレインと、モ
ニタ用出力パッド３に接続されている。ＦＥＴ２１は、
ソースが、電源Ｂ３ に接続され、ゲートはソースに接
続されて、電流源として動作している。プローブヘッド
回路２は、集積回路１とともに、一体に集積化されてい
るものであり、特に、ＦＥＴ２０，２１はできるだけモ
ニタすべき点Ｐの近くに配置するのがよい。
ォロア回路として構成され、ＦＥＴ２０のゲートは、信
号をモニタすべき点Ｐに接続され、ドレインは電源Ｂ１
に接続され、ソースは、ＦＥＴ２１のドレインと、モ
ニタ用出力パッド３に接続されている。ＦＥＴ２１は、
ソースが、電源Ｂ３ に接続され、ゲートはソースに接
続されて、電流源として動作している。プローブヘッド
回路２は、集積回路１とともに、一体に集積化されてい
るものであり、特に、ＦＥＴ２０，２１はできるだけモ
ニタすべき点Ｐの近くに配置するのがよい。
【００１８】モニタ用出力パッド３は、例えば、ＦＥＴ
プローバのプローブを当てることのできる程度の大きさ
を確保すればよく、ＦＥＴ２０と、モニタ用出力パッド
３との間の配線はできるだけ短いことが望ましい。
プローバのプローブを当てることのできる程度の大きさ
を確保すればよく、ＦＥＴ２０と、モニタ用出力パッド
３との間の配線はできるだけ短いことが望ましい。
【００１９】上記の構成において、例示した集積回路１
の動作を簡単に説明する。図示しない信号源からの信号
は、ＦＥＴ１１のゲートに入力され、ＦＥＴ１０を負荷
としたＦＥＴ１１により増幅され、極性が反転されて、
ＦＥＴ１２，１３，電位補償用ダイオードＤ１ による
ソースフォロアバッファを経て、ＦＥＴ１４に入力され
る。ＦＥＴ１６には、同様に図示しない回路を経て、他
の入力信号がそのゲートに入力される。両信号は、ＦＥ
Ｔ１４，１６によりＦＥＴ１５を共通の負荷として論理
演算され、ＦＥＴ１７，１８，ダイオードＤ２によるバ
ッファ回路を経て、図示しない次の回路に出力される。
の動作を簡単に説明する。図示しない信号源からの信号
は、ＦＥＴ１１のゲートに入力され、ＦＥＴ１０を負荷
としたＦＥＴ１１により増幅され、極性が反転されて、
ＦＥＴ１２，１３，電位補償用ダイオードＤ１ による
ソースフォロアバッファを経て、ＦＥＴ１４に入力され
る。ＦＥＴ１６には、同様に図示しない回路を経て、他
の入力信号がそのゲートに入力される。両信号は、ＦＥ
Ｔ１４，１６によりＦＥＴ１５を共通の負荷として論理
演算され、ＦＥＴ１７，１８，ダイオードＤ２によるバ
ッファ回路を経て、図示しない次の回路に出力される。
【００２０】図１は、プローブヘッド回路２が、回路上
の点Ｐの信号波形を取り込む例を示している。ＦＥＴ２
０がＰ点の近くに配置され、しかも、集積回路１と同様
に微細に形成されているので、浮遊容量も少なく、前述
のように入力インピーダンスが高いので、Ｐ点の信号波
形を劣化させることなく取り込み、モニタ用出力パッド
３に出力する。
の点Ｐの信号波形を取り込む例を示している。ＦＥＴ２
０がＰ点の近くに配置され、しかも、集積回路１と同様
に微細に形成されているので、浮遊容量も少なく、前述
のように入力インピーダンスが高いので、Ｐ点の信号波
形を劣化させることなく取り込み、モニタ用出力パッド
３に出力する。
【００２１】図２は、本発明のプローブヘッド回路を有
する集積回路の他の実施例の等価回路図である。図中、
図１と同様な部分には同じ符号を付して説明を省略する
。この実施例では、ソースフォロア回路を２段以上を用
いることにより、多段化したプローブヘッド回路２が用
いられている。２０，２１，２２，２３，・・・，２ｍ
，２ｎはＦＥＴ、Ｂ４ ，Ｂ５ は電源である。ＦＥＴ
２０，２１、２２，２３、・・・、２ｍ，２ｎは、それ
ぞれソースフォロア回路２ａ，２ｂ，・・・，２ｋを構
成している。
する集積回路の他の実施例の等価回路図である。図中、
図１と同様な部分には同じ符号を付して説明を省略する
。この実施例では、ソースフォロア回路を２段以上を用
いることにより、多段化したプローブヘッド回路２が用
いられている。２０，２１，２２，２３，・・・，２ｍ
，２ｎはＦＥＴ、Ｂ４ ，Ｂ５ は電源である。ＦＥＴ
２０，２１、２２，２３、・・・、２ｍ，２ｎは、それ
ぞれソースフォロア回路２ａ，２ｂ，・・・，２ｋを構
成している。
【００２２】ソースフォロア回路２ａは、図１の実施例
のプローブヘッド２のそれと同じであり、ＦＥＴ２０，
２１により構成され、図１と同じ集積回路１のＰ点から
信号を取り込んでいる。最終段のソースフォロア回路２
ｋの出力がモニタ用出力パッド３に接続されている。
のプローブヘッド２のそれと同じであり、ＦＥＴ２０，
２１により構成され、図１と同じ集積回路１のＰ点から
信号を取り込んでいる。最終段のソースフォロア回路２
ｋの出力がモニタ用出力パッド３に接続されている。
【００２３】ソースフォロア回路を多段化すると、１段
ごとに出力インピーダンスが低くなり、充分低い出力イ
ンピーダンスとすることができ、プローブを当てたとき
の影響や妨害をより少なくすることができる。
ごとに出力インピーダンスが低くなり、充分低い出力イ
ンピーダンスとすることができ、プローブを当てたとき
の影響や妨害をより少なくすることができる。
【００２４】複数段のソースフォロア回路の電源は、図
１に示すように、初段のソースフォロア回路２ａと同様
に、Ｂ１ ，Ｂ３ から供給するようにしてもよいが、
この実施例では、２段目以降のソースフォロア回路の電
源は、別の電源Ｂ４ ，Ｂ５ から供給し、モニタする
ときのみ電源を印加するようにした。ソースフォロア回
路２ｂ以降は、ソースフォロア回路２ａにより、インピ
ーダンス的に分離されているので、通常電源が供給され
ていなくても、集積回路１には影響することはなく、電
源消費上の面から有利である。
１に示すように、初段のソースフォロア回路２ａと同様
に、Ｂ１ ，Ｂ３ から供給するようにしてもよいが、
この実施例では、２段目以降のソースフォロア回路の電
源は、別の電源Ｂ４ ，Ｂ５ から供給し、モニタする
ときのみ電源を印加するようにした。ソースフォロア回
路２ｂ以降は、ソースフォロア回路２ａにより、インピ
ーダンス的に分離されているので、通常電源が供給され
ていなくても、集積回路１には影響することはなく、電
源消費上の面から有利である。
【００２５】常時電源を供給するソースフォロア回路は
、初段のみに限られるものではない。初段を含む複数段
としてもよい。
、初段のみに限られるものではない。初段を含む複数段
としてもよい。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ソースフォロア回路を、電子回路と一緒に集
積化することにより、回路に悪影響を及ぼすことなく、
モニタ信号を忠実にモニタ用出力パッドに出力すること
ができる効果がある。
によれば、ソースフォロア回路を、電子回路と一緒に集
積化することにより、回路に悪影響を及ぼすことなく、
モニタ信号を忠実にモニタ用出力パッドに出力すること
ができる効果がある。
【００２７】ＦＥＴプローバを用いる場合は、ソースフ
ォロア回路は１段で充分といいうこともできるが、ソー
スフォロア回路を多段化して、出力インピーダンスを５
０Ω程度まで下げると、通常の高周波測定等で用いられ
ている５０Ω系の設備が利用できるから、例えば、高利
得広帯域の増幅器を用いることで微小な波形や、高速な
波形までもモニタが可能となる効果がある。
ォロア回路は１段で充分といいうこともできるが、ソー
スフォロア回路を多段化して、出力インピーダンスを５
０Ω程度まで下げると、通常の高周波測定等で用いられ
ている５０Ω系の設備が利用できるから、例えば、高利
得広帯域の増幅器を用いることで微小な波形や、高速な
波形までもモニタが可能となる効果がある。
【図１】本発明のプローブヘッド回路を有する集積回路
の一実施例の等価回路図である。
の一実施例の等価回路図である。
【図２】本発明のプローブヘッド回路を有する集積回路
の他の実施例の等価回路図である。
の他の実施例の等価回路図である。
１ モニタの対象とする集積回路
２ プローブヘッド回路
２ａ ソースフォロア回路
３ モニタ用出力パッド
１０〜１８，２０，２１ ＦＥＴ
Ｄ１ ，Ｄ２ ダイオード
Ｂ１ ，Ｂ２ ，Ｂ３ 電源
Ｐ モニタ部位
Claims (3)
- 【請求項１】 ソースフォロア回路、モニタ用出力パ
ッドを有し、内部回路の特定部位とモニタ用出力パッド
とが、前記ソースフォロア回路を介して前記モニタ用出
力パッドに接続されていることを特徴とするプローブヘ
ッド回路を有する集積回路。 - 【請求項２】 ソースフォロア回路が、多段のソース
フォロア回路により構成されていることを特徴とする請
求項１に記載のプローブヘッド回路を有する集積回路。 - 【請求項３】 多段のソースフォロア回路の、少なく
とも初段を除く段が、モニタ時のみ電源が供給されるよ
うにしたことを特徴とする請求項２に記載のプローブヘ
ッド回路を有する集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045782A JPH04263449A (ja) | 1991-02-18 | 1991-02-18 | プローブヘッド回路を有する集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045782A JPH04263449A (ja) | 1991-02-18 | 1991-02-18 | プローブヘッド回路を有する集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04263449A true JPH04263449A (ja) | 1992-09-18 |
Family
ID=12728858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045782A Pending JPH04263449A (ja) | 1991-02-18 | 1991-02-18 | プローブヘッド回路を有する集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04263449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022259746A1 (ja) * | 2021-06-07 | 2022-12-15 | 三菱電機株式会社 | アナログ電圧出力回路、及び、半導体装置 |
-
1991
- 1991-02-18 JP JP3045782A patent/JPH04263449A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022259746A1 (ja) * | 2021-06-07 | 2022-12-15 | 三菱電機株式会社 | アナログ電圧出力回路、及び、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| US8779790B2 (en) | Probing structure for evaluation of slow slew-rate square wave signals in low power circuits | |
| JP2500048B2 (ja) | ＢｉＣＭＯＳ集積回路及びＩＤＤ試験方法 | |
| JP2002313860A (ja) | 半導体装置 | |
| US20020196048A1 (en) | Circuit and method for detecting transient voltages on a dc power supply rail | |
| JP2531827B2 (ja) | 半導体装置及びその製造方法 | |
| US8173448B2 (en) | Wafer with scribe lanes comprising external pads and/or active circuits for die testing | |
| JPS6170475A (ja) | 集積回路用入出力共用回路 | |
| EP2251703B1 (en) | Circuit apparatus including removable bond pad extension | |
| EP2362233A1 (en) | Electrical interconnection integrated device with fault detecting module and electronic apparatus comprising the device | |
| JPH04263449A (ja) | プローブヘッド回路を有する集積回路 | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| US20050127972A1 (en) | Controlled leakage CMOS decoupling capacitor for application specific integrated circuit libraries | |
| US7679394B2 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
| JP3430137B2 (ja) | Ｉｄｄｑテスト回路 | |
| US20090091345A1 (en) | Structure for providing a duplicate test signal of an output signal under test in an integrated circuit | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JP2972724B1 (ja) | 差動増幅回路 | |
| JP2008108826A (ja) | 半導体装置 | |
| JPH02112261A (ja) | 半導体集積回路装置 | |
| JPH0718914B2 (ja) | Ｌｓｉテスタ | |
| US20090090908A1 (en) | Providing A Duplicate Test Signal Of An Output Signal Under Test In An Integrated Circuit | |
| JP2641979B2 (ja) | Ｌｓｉのテスト方式 | |
| JP2681012B2 (ja) | 出力バッファ回路 |