JPH0426394A

JPH0426394A - 電力変換装置における負荷電流検出方法

Info

Publication number: JPH0426394A
Application number: JP2129232A
Authority: JP
Inventors: Kazuya Endo; 遠藤　和弥; Hiroshi Osawa; 博大沢
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1990-05-21
Filing date: 1990-05-21
Publication date: 1992-01-29
Anticipated expiration: 2015-12-04
Also published as: JP3115300B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、同期機の界磁電流制御等、誘導性負荷電流
を制御する電力変換装置における、変換装置入力側電流
を用いた負荷電流検出方法に間する。

〔従来の技術〕

同期機はその構造上から回転界磁形が広く用いられてい
る。界磁電流の供給にはスリップリングとブラシを用い
るが、保守点検の省力化や環境条件から、ブラシレス励
磁方式が使用される。

第７図は同期機のブラシレス励磁方式の１例を示すブロ
ック図である。

同期機（ＳＭ）１１の回転子に直結して整流器９および
巻線形誘導機１０を備え、巻線形誘導機１０の回転子側
端子は整流器９に、またその出力側は同期機１１の界磁
ｔｖＡにそれぞれ接続されている。！！線形誘導機１０
の固定子側はサイ１１スタ変換器３Ａから給電され、サ
イリスタ変換器３Ａは変流器２を介して電源１に接続さ
れている。同期機１１の界Ｍ！Ｌｔ流は、誘導機１００
回転子側に誘起される交流電圧を整流器９で直流に変換
して供給される。したがって、界磁電流の制御はサイリ
スク変換器３Ａの点弧位相を制御して誘導Ｉ！１０の固
定子電圧を変えることで行なっている。

この方式では、サイリスタ変換器３Ａがオフした場合、
界磁ｉｔ流が誘導機１０の回転子巻線を通らず、整流器
９を通って流れる環流モードが存在する。また、ブラシ
レス方式であるから、界磁電流の検出は固定子例のみ、
つまりサイリスク変換器３Ａの電源側入力電流を用いて
行なわなければならない、なお、以上では固定子側と回
転子側との電力伝達に巻線形誘導機を用いているが、回
転トランスを用いることができるのは云うまでもない。

以下、説明を容易にするため、サイリスタ変換器の点弧
位相を制御して界ｗｉｔ流を制御する点、および整流器
による負荷電流の環流モードが存在する点で第７図と等
価な第８図を参照して、その制御方式および負荷電流検
出方式につき説明する。

誘導性負荷５へはサイリスタ変換器３より給電され、サ
イリスタ変換器３は変流器２を介して３相電源ｌより給
電される。サイリスタ変換器３の出力端に接続されてい
る帰還または環流（環流で統一する）ダイオード４は、
サイリスク変換器３がオフしたとき、負荷電流を環流さ
せるためのものである。サイリスク変換器３の各サイリ
スクゲート信号は制御装置８のインクフェイス（１，１
０）回路８４を介して与えられ、制御装置８は各サイリ
スクの点弧位相を変えることにより、負荷電流ｉＬが所
望の大きさとなるように制御する。

一方、変流器２の出力はダイオード整流器６に導かれ、
整流器６の出力１０は抵抗器７に導かれて負荷電流ｉＬ
に比例した大きさの電圧ｅ。に変換される。このｅ。は
制御装置８に与えられローパスフィルタ８１．アナログ
／ディジタル（Ａ／Ｄ）変換器８２を介して負荷電流相
当のディジタル量に変換される。このデータをもとに、
マイクロプロセッサ（ＣＰＵ）８３は負荷電流ｉＬを目
標値に一致させるべく制御する。

第９図は第８図においてサイリスタ点弧位相が６０°以
下となり、環流ダイオードが導通しない場合の動作を説
明するための波形図である。

同図（イ）は負荷電圧、（ロ）は負荷電流、（ハ）は環
流ダイオードを流、（ニ）は負荷電流検出値、（ホ）ハ
ローパスフィルタ通過後の信号をそれぞれ示している。

この場合には、負荷電流ｉ、の大きさＩＬと負荷電流検
出値ｉ、の大きさ■。とは比例関係にある。

第１０図は第８図においてサイリスク点弧位相が６０°
以上となり、環流ダイオードが導通した場合の動作を説
明するための波形図である。この場合、負荷電流検出値
１０は環流ダイオードが通流中（期間τ参照）は零とな
り、断続した波形となる。なお、期間τはサイリスクの
点弧位相によって変化する。したがって、ローパスフィ
ルタにて平滑化した信号ｅ、の大きさＥ＋’と、実際の
負荷電流ｉＬの大きさ■、とは比例しなくなる。

〔発明が解決しようとする課題〕

このように、従来方式では環流ダイオードが還流する環
流モードが存在するようなサイリスタ点弧位相になると
、負荷電流実際値と検出値とが−敗しなくなり、その結
果高性能な制御ができなくなる、という問題がある。ま
た、環流モード時の検出信号を平滑化するローパスフィ
ルタによって検出遅れ時間が大きくなり、速い制御応答
が得られないという問題もある。

したがって、この発明の課題は信号平滑用フィルタを不
要とし、負荷電流を正確に検出できるようにすることに
ある。

〔課題を解決するための手段〕

環流ダイオードに電流が流れていない期間の負荷電流検
出値は実際の負荷電流に比例すること、および環流モー
ドの開始時点がサイリスク変換器の電源入力端の端子間
電圧の零クロス時点（第１０図のａ点）であることに着
目し、負荷電流検出時点を上記電圧の零クロス時点とす
る。または、環流モードの終了時点がサイリスクゲート
信号の印加時点（第１０図のｂ点）であることに着目し
、負荷電流検出時点をサイリスクゲート信号に同期させ
る。

〔作用〕

環流モードにより電流検出値が断続する場合には、Ｎ流
モードの開始点または終了時点の、環流ダイオードがオ
フの期間の値を用いることにより実際の負荷電流に比例
させ、正確な検出を可能にする。これにより、信号平滑
用ローパスフィルタも不要になる。

〔実施例〕

第１ワはこの発明の一実施例を示すブロック図、第２図
はその動作を説明するための波形図である。

サイリスタ変換器３の入力端子間電圧は、変圧器１２を
介して制御装置８のコンパレータ回路８５　（８５Ｒ，
８５Ｓ、８５Ｔ）に与えられ、波形整形される。コンパ
レータ回路８５の各出力ｅ、１ｅＳ、ｅＴはそれぞれエ
ツジ検出回路８６（８６Ｒ。

８６Ｓ、８６Ｔ）に導かれ、ここで各信号の立上り、立
下りの両エツジが検出され、パルスＰ。

Ｐｓ、Ｐアが出力される。これらはＯＲ回路８７に導か
れ、ＯＲ演算された信号Ｐ。が出力される。信号Ｐ。は
サイリスタ変換器３の入力端子間電圧の零クロス時点を
示すパルスであり、これをＡ／Ｄ変換器８２の変換信号
（電流入力指令）としている。したがって、環流モード
によって負荷電流検出値ｉ。が断続する場合には、その
直前の信号（瞬時値）を検出することになるので、制御
装置８が検出する電流検出値１０の大きさ■。と実際の
負荷電流値ｉ、の大きさＩＬとは比例する。

第２図は第１図の各部動作を示す波形図で、同図（イ）
は入力端子間電圧、（ロ）はコンパレータ回路出力、（
ハ）はエツジ検出回路出力、（ニ）は電流入力指令、（
ホ）は負荷電圧、（へ）は負荷電流検出値を示す。（へ
）に示されるように、負荷電流検出値１０の瞬時値（つ
まり大きさｒｏ）が検出されるので、負荷電流検出値１
０の大きさ■。が実際の負荷電流値ｉＬの大きさｒＬに
比例することになる。

第３図はこの発明の他の実施例を示すブロック図、第４
図はその各部動作を説明するための波形図である。

インクフェイス回路８４を介して制御装置８がら出力さ
れるサイリスタゲート信号Ｕ、　　Ｖ、　Ｗ。

χ、　Ｙ、　　ＺはＯＲ回路８８に与えられ、ＯＲ演算
された出力ＰＡに変換される。ＯＲ回路８８の出力信号
ＰＡはエツジ検出回路８９に導かれ、ここで各ゲート信
号の終了時点（第４図の例では各ゲート信号の立下り工
・ノジ）が検出され、パルスＰａが出力される。この信
号Ｐ。はＡ／Ｄ変換器８２へ変換信号（電流入力指令）
として導がれる。信ｊｉｂ、　Ｐ。はサイリスクゲート
信号の印加がらゲート４３号のパルス幅だけ遅れた時点
を表わす信号であり、この時点では環流モードは終了し
ているものと考えられるので、Ａ／Ｄ変換器の出力であ
る電流検出値１０の大きさＩｏは実際の負荷電流値ｉＬ
の大きさＩ、に比例することになる。

なお、第４図（イ）はサイリスタゲート信号、（ロ）は
ＯＲ回路出力、（ハ）はｔｆｉＬ入力指令、（ニ）は負
荷電流検出値をそれぞれ示している。

なお、この実施例はサイリスタゲートパルス終了時点で
環流モードは終了していることが前掛であるが、主回路
条件によっては環流モードが終了していない場合もある
。

第５図はかかる場合に対処するための別の実施例を示す
ブロック図、第６図はその各部動作を説明するための波
形図である。

すなわち、ＯＲ回路８８の出力信号ＰＡはエツジ検出回
路９０に導かれ、ここで各ゲート信号の印加時点（第６
図では立上りエツジ）を検出し、信号Ｐｌを出力する。

信号Ｐ１は遅延回路９１に与えられ、一定時間（ｔｏ）
遅れた信号Ｐ。となる。

したがって、遅延回路９１の遅延時間１．を調整するこ
とにより、制御装置８は第６図に示すように、環流モー
ド終了後の電流検出値（瞬時値）を取り込むことができ
、主回路条件の変化に対応することが可能となる。

〔発明の効果〕

この発明によれば、負荷ｔｔＬ検出時点を電力変換装置
の入力端子間電圧の零クロス点とするか、またはゲート
信号に同期させるようにしたので、制御装置の１を流検
出信号が環流現象に関係なく常に実際の負荷電流値に比
例するようになり、高性能な制御が可能となる利点が得
られる。

また、電流検出部分に信号平滑用のフィルタが不要とな
り、高速応答が可能となる利点もある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はその各部動作を説明するための波形図、第３図はこの
発明の他の実施例を示すブロック図、第４図はその各部
動作を説明するための波形図、第５図はこの発明のさら
に他の実施例を示すプロ。り図、第６図はその各部動作を説明するための波形図、
第７図は同期機のブラシレス励磁方式の一例を示すブロ
ック図、第８図は第７図を簡略化した例を示すブロック
図、第９図は第８図において環流ダイオードが導通しな
い場合の動作を説明するための波形図、第１０図は第８
図において環流ダイオードが導通した場合の動作を説明
するための波形図である。ｌ・・・電源、２・・・変流器、３，３Ａ・・・サイリ
スタ変換器、４・・・環流ダイオード、５・・・誘導性
負荷、６・・・ダイオード整流器、７・・・抵抗器、８
・・・制御装置、９・・・整流器、１０・・・誘導機、
１１・・・同期機、１２・・・変圧器、８１・・・ロー
パスフィルタ、８２・・・Ａ／Ｄ変換器、８３・・・マ
イクロプロセッサ（ＣＰＵ）、８４・・・インタフェイ
ス（Ｉ　１０）回路、８５・・・コンパレータ回路、８
６，８９．９０・・・エツジ検出回路、８７．８８・・
・ＯＲ回路、９１・・・遅延回路。

Claims

【特許請求の範囲】１）環流ダイオードを有する電力変換装置の負荷電流を
、電力変換装置の電源入力側電流を用いて検出するに当
たり、電流検出時点を電力変換装置の電源入力端子電圧の零ク
ロス時点とすることを特徴とする電力変換装置における
負荷電流検出方法。２）環流ダイオードを有する電力変換装置の負荷電流を
、電力変換装置の電源入力側電流を用いて検出するに当
たり、電流検出時点を電力変換装置を構成するスイッチング素
子の制御信号に同期させることを特徴とする電力変換装
置における負荷電流検出方法。