JPH0426499U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の基本的構成を示す図、第２図
はＭＰＵと外部デバイス等が共通バスに接続され
ているシステム回路図、第３図はＭＰＵの動作を
示すタイミングチヤートである。 １……Ｄ−ＲＡＭ、２……ＭＰＵ、３……マシ
ンサイクル実行手段、４……リフレツシユ手段、
５……タイマー、６……タイマー制御手段、７…
…記憶手段、８……比較手段、９……調停手段。

Claims (1)

1. 【実用新案登録請求の範囲】 内蔵Ｄ−ＲＡＭに対するリフレツシユ機能を有
   したマイクロプロセツサーユニツトにおいて、 マシンサイクルを実行するマシンサイクル実行
   手段と、 内蔵Ｄ−ＲＡＭに対するリフレツシユを実行す
   るリフレツシユ手段と、 タイマーと、 マシンサイクル実行手段のマシンサイクルの終
   了またはリフレツシユ手段のリフレツシユの終了
   の度にタイマーをリセツトするタイマー制御手段
   と、 内蔵Ｄ−ＲＡＭのリフレツシユ周期より短い時
   間を記憶した記憶手段と、 タイマーのカウント時間と記憶手段の時間を比
   較する比較手段と、 比較手段がタイマーのカウント時間が記憶手段
   の時間に達したことを検出した場合に、マシンサ
   イクル実行手段をしてその時点でのマシンサイク
   ルをダミーサイクル化し、リフレツシユ手段をし
   てリフレツシユを実行させた後、マシンサイクル
   実行手段をして前記にダミーサイクル化したサイ
   クルを再実行させる調停手段 とを具備したことを特徴とするマイクロプロセツ
   サーユニツトにおけるマシンサイクル／リフレツ
   シユ制御装置。