JPH0426592B2

JPH0426592B2 -

Info

Publication number: JPH0426592B2
Application number: JP60299830A
Authority: JP
Inventors: Kesuraa Waimaa Hooru
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1985-01-04
Filing date: 1985-12-27
Publication date: 1992-05-07
Also published as: JPS61163777A; US4607286A

Description

【発明の詳細な説明】〔発明の利用分野〕この発明はライン転送形式の電荷結合装置
（CCD）イメージヤに関し、特に、そのビデオ出
力信号の水平走査部分からライン選択アーテイフ
アクト（ラインの選択時に生ずる雑音のような不
所望な信号生成物）を除去したCCDイメージヤ
に関するものである。

〔発明の背景〕

ライン転送形式のCCDイメージヤは、投射さ
れたイメージの走査方向と平行な方向に電荷を転
送するように配列された平行な電荷転送チヤンネ
ルのアレーを備えたイメージレジスタを持つてい
る。各フイールド走査期間中に、フイールド間の
ラインインターレースが用いられていない場合に
は、各電荷転送チヤンネルが順次に選択されて読
出される。選択された電荷転送チヤンネルは動的
（ダイナミツク）順方向転送クロツキング信号を
受信してCCDシフトレジスタとして動作させら
れ、他の電荷転送チヤンネルは静的（スタテイツ
ク）クロツキング信号を受信する。各電荷転送チ
ヤンネルは、そのチヤンネルが読出しのために選
ばれる前の１フレーム分の間継続するイメージ集
積期間中、静的クロツキング信号を受信する。こ
の静的クロツキング信号は、各イメージ集積期間
中、その電荷転送チヤンネル中に電位エネルギ障
壁と電位井戸が交互に連続的に形成し、電荷転送
チヤンネルとその下のバルク半導体中での光電変
換によつて生じた電荷キヤリヤが井戸（ウエル）
に集められて電荷パケツトが形成される。各電荷
パケツトの振幅はその電荷パケツトが形成されて
いる高位井戸に関連する画素、すなわちピクセル
の強度を表わしている。

選択された電荷転送チヤンネルはCCD出力レ
ジスタを通して電荷感知段へ読出され、この感知
段が、動的クロツキングされた電荷転送チヤンネ
ルから順次読出された電荷パケツトの振幅を検出
する。代表的には、この電荷感知段は、ゲート電
極がCCDマルチプレクサの出力中の浮遊拡散部
に接続され、ソースホロワ又はバドレンホロワと
して接続された絶縁ゲート電界効果トランジスタ
で構成されたエレクトロメータである。CCD出
力レジスタはCCDシフトレジスタとすることが
でき、その電荷転送チヤンネルはイメージレジス
タ中の電荷転送チヤンネルと直角をなしている。
このような場合、出力レジスタの連続する電荷転
送段は、イメージレジスタの電荷転送チヤンネル
のそれぞれからの連続する電荷パケツトのライン
で順次サイドローデイングされる。シフトレジス
タの出力ポートは電荷感知段に、順に、イメージ
レジスタの各電荷転送チヤンネルからの電荷パケ
ツトを順次電荷感知段に供給する。CCD出力レ
ジスタを「電荷フアンネル」（電荷漏斗）で構成
することもできる。この電荷フアンネルは、その
入力ポートがイメージレジスタ中の全電荷転送チ
ヤンネルの並列に配置された出力ポートに接続し
得る幅を有し、且つその出力ポートが小さな電荷
感知段に対して、照射エネルギイメージの強度の
変動に応答する感知し得る程度の振幅変動を持つ
た電荷パケツトを供給するような狭い幅を持つた
ものである。この他の使用し得るCCDマルチプ
レクサとしては、入力ポートが互いに並列で、
各々が一組のイメージレジスタ電荷転送チヤンネ
ルの並列に配置された出力ポートに接続された複
数の電荷フアンネルで構成されたものがある。こ
れらのCCDマルチプレクサのあるもの電荷フア
ンネルの出力ポートは別々の電荷感知段に接続さ
れる。さらに、これらのCCDマルチプレクサの
他のものにおいては、電荷フアンネルの出力ポー
トはそれぞれの電荷転送チヤンネルによつて電荷
マージング（混合）段の入力ポートに接続され、
この電荷マージング段の出力ポートから電荷パケ
ツトが電荷感知段に供給される。

ライン転送形式のCCDイメージヤにおける１
つの問題は、イメージヤから取出されたビデオ信
号から構成したテレビジヨン画像中に１〜２個の
ラインアーテイフアクトが現われることである。
各ラインアーテイフアクトは、イメージレジスタ
中の１つ又は２つの電荷転送チヤンネルに選択的
に供給される順方向クロツキング信号が、下にあ
る基条との間の分布容量を介して電荷感知段へ静
電的に結合されることによつて生じる。このよう
な順方向クロツキング信号の開始又は終了が感知
された電荷に影響して、走査線中に「グリツチ」
と呼ばれる電気的じよう乱を発生させる。連続す
る走査線中にグリツチが生じると、これらが一緒
になつてラインアーテイフアクトを形成する。各
ラインの動的クロツキング期間として全ライン期
間（線走査期間＋帰線期間）が使用されている場
合、すなわちイメージレジスタ中の各電荷転送チ
ヤンネルが全ライン期間にわたつてクロツキング
される場合は、１本のラインに対する動的クロツ
キングの終了時点と次のラインに対する動的クロ
ツキングの開始時点とは一致するから、１本のラ
インアーテイフアクトのみが現われる。しかし、
各ラインの動的クロツキング期間としてより短い
期間（すなわち走査期間に等しい期間）が使用さ
れている場合、すなわちイメージレジスタ中の電
荷チヤンネルがより短い期間（走査期間に等しい
期間）クロツキングされる場合は、１本のライン
の動的クロツキングの終了時点と次のラインの動
的クロツキングの開始時点とは一致せず、次のラ
インの動的クロツキングの開始よりも帰線期間長
に相当する時間だけ早く終了し、このため２本の
ラインアーテイフアクトが現われる。

このラインアーテイフアクトは、イメージレジ
スタを電荷感知段に接続するために電荷フアンネ
ルCCDマルチプレクサ回路を用いるライン転送
形式のCCDにおいては、水平線走査の方向に対
して直角である。イメージレジスタを電荷感知段
に接続するために、イメージレジスタ中の電荷転
送チヤンネルと直角に延びる電荷転送チヤンネル
を持つたサイドローデイング型CCDシフトレジ
スタを用いるライン転送形式のCCDイメージヤ
においては、ラインアーテイフアクトは傾斜す
る。

〔発明の概要〕

この発明は、電荷感知回路の前に追加の遅延を
導入するために追加のCCDシフトレジスタ回路
を有するライン転送形式のCCDイメージヤで実
施される。上記の追加の遅延は、イメージレジス
タから電荷感知段までの全遅延量が走査線の整数
倍に実質的に等しくなるように調整するべく選択
される。このようにすることにより、帰線期間中
にイメージレジスタの電荷転送チヤンネルへの動
的クロツキングのオン−オフ切換えのために、
CCDイメージヤ電荷感知回路から供給されるビ
デオ信号サンプルで構成されたテレビジヨン画像
中にアーテイフアクトが導入されることがなくな
る。出力レジスタとして電荷フアンネルを使用し
たライン転送形式のCCDイメージヤでは、同じ
ことがライン毎に一定の遅延を付加することによ
つて行われる。また、出力レジスタとしてサイド
ローデイング型CCDシフトレジスタを使用した
ライン転送形式のCCDイメージヤにおいては、
この追加の遅延はライン毎に調整される。

〔実施例の説明〕

第１図には、後程説明するこの発明を実施した
改良型ライン転送形式のイメージヤと共通する部
分を持つた従来技術によるライン転送形式の
CCDイメージヤが示されている。第１図のCCD
イメージヤは、左端から右端までの長さが全て等
しい複数の並列電荷転送チヤンネルを備えたイメ
ージレジスタ１０を持つている。反転された輻射
エネルギのイメージ（図示せず）が、その上面の
ゲート電極担持面か、あるいはその反対側の底面
のいずれかを通してイメージレジスタ１０に投射
される。輻射エネルギイメージが底面から投射さ
れる場合（この構成の方が好ましく、また、以
下、この構成を用いるものとして説明する）、下
側にある半導体材料の基板は、イメージレジスタ
１０の電荷転送チヤンネルに到達する輻射エネル
ギの減衰を小さくするために薄くされている。輻
射エネルギイメージ素子、すなわちピクセルは、
電荷転送チヤンネル内、又は、隣接する半導体材
料中で光電変換され、電荷は、イメージレジスタ
１０の電荷転送チヤンネル中の選択されたゲート
電極の下に誘起された電位イメージ井戸に集めら
れる。読出しのために選択される時を除いて、イ
メージレジスタ１０の各電荷転送チヤンネルに
は、そのチヤンネルを横切る連続したゲート電極
に対して複数の位相で静的クロツキング信号が加
えられる。この静的クロツキング信号は電荷転送
チヤンネル中の電位エネルギ井戸間に電位エネル
ギ障壁の位置を画定して、ピクセルの境界を設定
する。

ライン選択器１１が接続手段１２により、動的
クロツキング信号をイメージレジスタ１０中の電
荷転送チヤンネルに対し、１回に１チヤンネルの
割合で順次選択して供給する。（ある型のフイー
ルルド・フイールド・ライン・インターレースが
用いられている場合には、動的クロツキング信号
は１回に１対の隣接チヤンネルに供給され、それ
から直列に供給される対をなす電荷パケツトが、
イメージレジスタ１０に続く出力レジスタ回路へ
供給される前に組合わされる）。反転した輻射エ
ネルギイメージの画素ラインの最上部のものの中
の画素の強度を表わす電荷パケツトが現われるイ
メージレジスタ１０の最下部の電荷転送チヤンネ
ルが第１のライン選択期間中に読出される。これ
に続くライン選択期間において、イメージレジス
タ１０の最上部により近い電荷転送チヤンネルか
らの読出しが行われて、最上部から最下部へ反転
輻射エネルギイメージの走査が行われる。動的ク
ロツキング信号は、イメージ集積期間中に集めら
れた電荷パケツトの完全な１本のラインを読出す
のに充分な時間にわたつて印加される。選択され
た電荷転送チヤンネルには、少なくとも線走査期
間中の走査期間、最大線走査の全期間（走査期間
＋帰線期間）中、動的順方向クロツキング信号が
供給される。通常、線走査はほとんどのテレビジ
ヨン方式では水平方向に行われ、従つて、線走査
期間は「1H」期間と称される。1Hは時間測定の
規定化された単位である。放送テレビジヨンにお
いては、1Hは約63.5μ秒で、帰線期間は0.16〜
0.18Hである。このような規格に従う場合は、帰
線期間を（1/6）Ｈ、走査の期間を（5/6）Ｈと考
えると便利である。

第１図のCCDイメージヤはエレクトロメータ
１４として示す電荷感知出力段を備えている。エ
レクトロメータ１４は一般にCCDの出力端近く
に配置された浮遊拡散部で構成されている。この
浮遊拡散部は共通ドレン又は共通ソース増幅器構
成に接続された絶縁ゲート電界効果トランジスタ
のゲート電極に電気的に接続されている。この浮
遊拡散部は直流分再生を行うために既知の電位に
周期的にリセツトされる。エレクトロメータ１４
を構成する電界効果トランジスタは、一般には、
その後に別の電界効果トランジスタ増幅器がカス
ケード接続されている。

第１図、第２図、第３図及び第６図に示す
CCDイメージヤは、イメージレジスタ１０の電
荷転送チヤンネルの並列出力ポートをエレクトロ
メータ１４の入力ポートに接続するために、それ
ぞれ異なる出力レジスタ回路を用いており、ま
た、それぞれのライン選択器は、異なる型の出力
レジスタ回路全体の遅延期間又は待ち時間に適し
たタイミングで作動させられる。第１図において
は、出力レジスタ回路は、出力ポートがエレクト
ロメータ１４の入力ポートに接続されたCCDシ
フトレジスタ１３からなる。CCDシフトレジス
タ１３の連続する電荷転送段は、イメージレジス
タ１０の各別の電荷転送チヤンネル（又は、ある
型のラインインターレース構成が採用されている
場合には、対をなす電荷転送チヤンネル）から、
チヤンネルが選択的に読出されている時に、サイ
ドローデイングされるように構成されている。
CCDシフトレジスタ１３は、読出のために選択
されたイメージレジスタ１０中の電荷転送チヤン
ネルと同期して順方向クロツキングされ、イメー
ジレジスタ１０からシフトされた電荷サンプルを
エレクトロメータ１４の入力ポートに伝送する。
イメージレジスタ１０中の各電荷転送チヤンネル
を読出すときは、下方部の電荷転送チヤンネルか
らの電荷はCCDシフトレジスタ１３の２〜３段
を通過するだけであるが、イメージレジスタ１０
の上方部の電荷転送チヤンネルからの電荷は
CCDシフトレジスタ１３のより多くの段を通過
しなければならない。このため、反転輻射エネル
ギイメージの上方部がライン毎に走査される時に
行わわれるイメージレジスタ１０の下側の部分の
電荷転送チヤンネルの読出しは、反転輻射エネル
ギイメージの下方部がライン毎に走査される時に
行われるイメージレジスタ１０の上側の部分の電
荷転送チヤンネルの読出しの場合に比して早くな
る。このために、ラインを１本ずつ進す毎にイメ
ージレジスタ１０から読出されるラインに導入さ
れる遅延量は大きくなり、それによつて、ライン
が進む方向に対角線方向の斜線として表示中に現
われる。

表示画像の傾斜を防止するために、従来、この
出願の発明者は、ライン選択器１１を改変して、
イメージレジスタ１０の電荷転送チヤンネルの連
続するライン読出しが次第に少しずつ早くなる時
点で開始されようにし、これによつて、エレクト
ロメータ１４の入力ポートに到達する電荷パケツ
トの次第に増大する遅延を補償する方法を提案し
た。電荷転送チヤンネルの読出しに次第に増大す
る進みを導入することにより、CCDイメージヤ
の出力信号から再構成されたテレビジヨン画像中
に現われるイメージレジスタのライン選択による
アーテイフアクトの問題が悪化する。なぜなら、
斜め方向のアーテイフアクの経路は表示スクリー
ンの幅の大きな部分と交叉するようになるからで
ある。ライン選択アーテイフアクトは走査線方向
においては（1/6）Ｈよりも長く、従つて、一定
の遅延の導入によつて帰線期間に制限することは
不可能である。前にも述べたように、選択された
電荷転送チヤンネルを全走査線期間中動的にクロ
ツキングし続けることは、２本の平行なライン選
択アーテイフアクトではなく、１本しか発生しな
いので望ましいことである。

特願昭60−204170号（昭和60年９月13日出願）
明細書には、電荷フアンネルと称される別の形式
のライン転送形式のCCDイメージヤを使用し、
並列出力チヤンネルを上記電荷フアンネルと呼ば
れるCCD転送装置の入力ポートに接続し、上記
電荷フアンネルの出力ポートを出力電荷感知段に
接続した形式の装置が示されている。イメージレ
ジスタの電荷転送チヤンネルのすべてのものの出
力ポートから電荷感知段の入力ポートまでの遅延
はそれぞれ互いに等しい。イメージレジスタのラ
インアーテイフアクトは走査線に対して直角で、
その経路は表示スクリーン上の２〜３のピクセル
幅を横切るにすぎない。しかしながら電荷フアン
ネルによる時間遅延は通常1Hよりもかなり短く、
ラインアーテイフアクトによりビデオ信号の画像
部分に可視効果が現われるるという好ましくない
結果が生ずる。

次に、この発明を実施するライン転送イメージ
ヤのこの別の形式の修正された形式のものについ
て考察する。

第２図のCCDイメージヤにおいて、イメージ
レジスタ１０中の電荷転送チヤンネルの並列出力
ポートをエレクトロメータ１４の入力ポートに接
続するための出力レジスタ回路は、電荷フアンネ
ル１５と後続するCCDシフトレジスタ１６との
縦続接続からなる。これらの電荷転送構成は、フ
イールド期間の部分におけるイメージの走査の
間、およびイメージ走査後のしばらくの間ピクセ
ル走査率で連続的に順方向クロツキングされ、こ
れらの電荷転送構成を通じてイメージ素子、すな
わち画素の強度を表わす電荷パケツトの転送を完
了する。電荷フアンネル１５はCCD電荷転送フ
アンネルで、その入力ポートはイメージレジスタ
１０のすべての電荷転送チヤンネルの並列に配列
された出力ポートを横切つて接続するのに充分な
広さを有し、その出力ポートは、電荷パケツトの
変化に応答して電位変化をイメージレジスタ１０
の電荷転送チヤンネルの出力ポートにおける振幅
と同程度の振幅に増大させるのに充分狭く形成さ
れている。これらの振幅は、エレクトロメータ１
４の応答をこれが第１図のCCDイメージヤ中に
あるときの応答にほぼ同程度に維持するのに充分
である。CCDフアンネル１５の読出しのために
選択されたイメージレジスタ１０の電荷転送チヤ
ンネルの周波数と同じ周波数で連続的にクロツキ
ングされ、その順方向クロツク周波数は走査線に
沿うピクセル走査率であると視視ることができ
る。

電荷フアンネル１５の出力ポートからの電荷パ
ケツトをエレクトロメータ１４の入力ポートに直
接供給する代わりに、この発明の実施例では、
CCDレジスタ１６を通じて供給される。電荷フ
アンネル１５の遅延時間あるいは待ち時間、すな
わちピクセル走査率に関連する周波数で順方向に
クロツキングされるときに、電荷パケツトを電荷
フアンネル１５を通つて進めるのに要する時間
は、一般的には1Hの分数で、1/6Ｈ以上の値D₁
をもつている。CCDシフトレジスタ１６は電荷
フアンネル１５と同期して順方向にクロツキング
され、上記遅延延時間D₁と加算されて1Hに実質
的に等しい遅延D₃を与えるための遅延時間D₂を
持つている。すなわちD₃は1Hと帰線期間だけ増
大された1Hとの間にあり、標準方式あるいはあ
る種の関連する方式を使用したテレビジヨンに対
してはD₃は1Hと7/6Ｈとの間にある。イメージ
レジスタ１０の電荷転送チヤンネルが走査期間中
のみ動的にクロツキングされる場合は、双方の線
アーテイフアクトがエレクトロメータ１４の出力
信号の帰線期間中のみ存在するように、遅延時間
D₃は正確に1Hでなければならない。イメージレ
ジスタ１０の電荷転送チヤンネルが全1Hの線期
間中、動的にクロツキングされる場合は、D₃は
1Hよりも帰線期間よりも若干短い期間に相当す
る時間だけ長いことが望ましく、そのため走査が
エレクトロメータ１４の出力信号中で再び開始さ
れる前に“グリツチ”は充分に完了する。すなわ
ち読出し用のイメージレジスタ１０の電荷転送チ
ヤンネル選択中の電荷は帰線期間中の早い時期に
生ずる。

第４図は出力レジスタ回路に電荷フアンネルを
使用しているが、出力レジスタ回路中に実質的に
1Hあるいはその逓倍に等しい遅延を作り出すた
めのCCD遅延線１６を使用していないCCDイメ
ージヤのタイミング図を示す。CCD遅延線１６
を使用していないことを除けば、イメージヤは第
２図のイメージヤと全く同じである。イメージレ
ジスタ１０の選択された行、すなわち（Ｎ−２）
番、（Ｎ−１）番、Ｎ番、（Ｎ＋１）番、（Ｎ＋２）
番の行が示されている。イメージレジスタの行の
動的順方向クロツキングの開始は、電荷フアンネ
ル１５を通る間の遅延D₁を補償するために、そ
の行にエレクトロメータ１４が応答しはじめる前
に期間D₁だけ進められる。D₁は帰線期間よりも
長い例えば1Hの約半分であるべきである。イメ
ージレジスタ１０のある行に供給される動的順方
向クロツキングと次の行に供給される動的順方向
クロツキングとの間の変移はエレクトロメータ１
４の応答の帰線期間内にあり、エレクトロメータ
１４の応答の画像部分中に“グリツチ”２１，２
２，２３，２４等を生じさせる。例えば、イメー
ジレジスタ１０中の（Ｎ−１）番目の行からＮ番
目の行への動的順方向クロツキングの変移は、エ
レクトロメータ１４の応答のＮ番目の走査期間中
にグリツチ２３を発生させる。テレビジヨン・ス
クリーン上で各ライン中のグリツチは水平線走査
方向に垂直なアーテイフアクトとして現われる。

第５図は、電荷フアンネル１５とCCD遅延線
１６とからなる出力レジスタ回路中に実質的に
1Hの遅延を生じさせるために含まれているCCD
遅延線１６をもつた第２図のCCDイメージヤの
タイミング図を示す。イメージレジスタ１０の連
続する行の動的順方向クロツキングは、電荷フア
ンネル１５の通過時間D₁と遅延線１６の遅延時
間D₂とからなる合成遅延時間D₃を補償するため
に進められる。D₃＝D₁＋D₂は少なくとも1Hとな
るようにされており、帰線期間よりも短い期間だ
け1Hよりも長いことが望まい。これにより、イ
メージレジスタ１０に動的順方向クロツキング信
号を供給することにより電荷から生ずるグリツチ
２２′，２３′，２４′を帰線期間にシフトさせる
ことができる。例えば、イメージレジスタ１０の
Ｎ番目の行の動的順方向クロツキングの終了と
（Ｎ＋１）番目の行の動的順方向クロツキングの
開始とに関連する“グリツチ”２３′はエレクト
ロメータ１４の応答のＮ番目の水平線走査に先行
する帰線期間に入り込む。

第３図のライン転送形式のCCDイメージヤは、
第２図の電荷フアンネル１５の代わりに並列に配
列された入力ポートを持つた１対の短い遅延電荷
フアンネル３３および３４が使用されている点で
第２図のライン転送形式のCCDイメージヤと異
なつている。電荷フアンネル３３および３４は、
これらを通じて全体のイメージ走査転送中、ピク
セル走査周波数で連続的に順方向クロツキングさ
れる。電荷フアンネル３３および３４の出力ポー
トが各エレクトロメータの入力ポートに接続され
ていると、電荷フアンネル３３あるいは３４のい
ずれかを経由する電荷パケツトの通過に対する遅
延時間D₄は、ライン選択“グリツチ”が走査期
間中に生ずるのを防止するのに充分な程度に短く
することができる。しかしながら、２個の別々の
電荷感知段の応答特性を整合させることは極めて
困難である。従つて、電荷転送フアンネル３３お
よび３４の出力ポートからの電荷パケツトを、シ
フトレジスタとして動作する各CCD電荷転送チ
ヤンネルを経て一緒に取出し、これらの電荷転送
チヤンネルを組合わせて上記電荷パケツトを単一
の電荷感知段、すなわちエレクトロメータ１４の
入力ポートに供給することが望ましい。この場
合、上記シフトレジスタは該シフトレジスタを通
して全イメージ走査期間中、連続的に順方向クロ
ツキングされる。CCD構造３５を経由するこれ
らの各通路における遅延D₅は電荷転送フアンネ
ル３３または３４の遅延D₄と加算されて1Hの長
さあるいはそれよりも若干長いD₃に等しくなる
ようにされる。遅延D₅を持つたCCD構造３５は、
電荷転送フアンネル３３および３４の出力からの
電荷転送チヤンネルを結合することに続いて、引
伸ばされた電荷転送チヤンネルのシフトレジスタ
動作によつて出来るだけD₅を与えるように構成
されていることが望ましい。この引伸ばされた電
荷転送チヤンネルは、少なくともこれを経由する
全イメージ走査転送期間中、ピクセル走査周波数
で連続的に順方向にクロツキングされる。

第６図は、出力レジスタ回路中のサイドローデ
イング型CCDシフトレジスタ１３を使用した
CCDイメージヤを、この発明を実施するために
どのように修正することができるかを示してい。
CCDシフトレジスタ１３の出力ポートとエレク
トロメータ１４の入力ポートとの間に可変長さ
CCD遅延線３６が挿入されている。遅延線３６
によつて与えられる遅延d₆はCCDシフトレジス
タ１３を経由する遅延を増加させて、各イメージ
レジスタ１０の電荷転送チヤンネルの出力ポート
とエレクトロメータ１４の入力ポートとの間に同
じ大きさの全遅延D₃を与える。ここでもD₃は1H
期間と1H＋帰線時間との間にある。CCDシフト
レジスタ１３のサイドローデイング入力ポートの
各々の間の遅延をΔと仮定すると、シフトレジス
タ１３全体の遅延はnΔの値になる。ここでｎは
イメージレジスタ１０の電荷転送チヤンネルの連
続する序数、すなわち行数である。遅延線３６が
ｎ番目の行から読出された電荷パケツトに与える
遅延d₆はD₃−nΔの値をもつている。そのため、
第７図に示すように、この発明によればライン選
択グリツチ２２′，２３′，２４′等は帰線期間に
はまり込む。すなわち、読出しのためのイメージ
転送チヤンネル選択中の各電荷は第６図のイメー
ジヤ・ビデオ出力信号中の帰線期間中に生ずる。

第８図は、第６図のCCDイメージヤ中の素子
３６中で使用されるような可変長さCCD遅延線
の一部を示す。大抵の場合、d₆は０でない値から
上の範囲にあり、この第６図の可変長さ遅延線は
固定遅延CCD遅延線と縦続接続されている。固
定遅延CCD遅延線は第８図の可変長さ遅延線に
先行してあるいは後続して縦続接続されてもよい
し、あるいは２つの位置に分割されてもよい。

第８図の可変長さCCD遅延線は２相クロツキ
ングを使用している。偶数の序数38−66をもつた
蓄積ゲート電極は半導体基板の表面に接近した第
１のポリシリコン層中に配置されていて、その輪
郭は点線で示されている。奇数の序数39−65をも
つた転送ゲート電極は半導体基板の表面から離れ
た第２のポリシリコン層中に配置されていて、実
線でその輪郭が示されている。転送ゲート電極は
蓄積ゲート電極よりも基板から遠いのでで、蓄積
ゲート電極にゲート電極電位を供給し、また転送
ゲート電極と重なり合つていることにより、転送
ゲート電極の下に電位エネルギ障壁が形成され
る。この電位エネルギ障壁は蓄積ゲート電極から
転送ゲート電極への方向の電荷の流れを制すため
に使用されており、２相CCDクロツキングにお
ける双方向の電荷の流れに関する固有の問題を克
服している。

２相クロツク信号電圧φ₁およびφ₂に応答して、
電荷は蓄積ゲート電極３８の下から、転送ゲート
電極３９の下に誘導される電位イメージ障壁を越
えて第８図の可変長さCCD遅延線の入力ポート
における蓄積ゲート電極４０の下に転送される。
シフトレジスタ１３によつて形成される固定遅延
CCD遅延線が存在しないと仮定したとき、蓄積
ゲート電極３８はCCDシフトレジスタ１３中の
最後の蓄積ゲート電極である。第１の電荷転送チ
ヤンネルはゲート電極４０−５０の下にあり、ま
たゲート電極５０の左の図示されていない別のゲ
ート電極の下にある。第２の電荷転送チヤンネル
は、ゲート電極５１の左にある図示されていない
他のゲート電極群の下にあり、またゲート電極５
１−６６の下にある。この第２の電荷転送チヤン
ネルの出力ポートは蓄積ゲート電極６６にあり、
また直接にあるいは固定遅延CCD遅延線を経由
してエレクトロメータ１４の入力ポートに接続さ
れている。第１の電荷転送チヤンネル上にある連
続する蓄積および転送ゲート電極は２相クロツク
されて電荷パケツトを左へ転送する。第２の電荷
転送チヤンネル上にある連続する蓄積および転送
ゲート電極は２相クロツキングされて電荷パケツ
トを右へ転送する。

第１の電荷転送チヤンネル上にあるゲート電極
４０−５０等に連続的に２相クロツク信号を供給
することは通常のやり方である。第２の電荷転送
チヤンネル上にあるゲート電極（５１−６２を含
む）には新規な方法で２相クロツク信号が供給さ
れる。この方法によれば、第８図の可変長さ
CCD遅延線の入力ポートと出力ポートとの間の
遅延長さを調節するために各走査線の異なつた点
において電荷パケツトが第１の電荷転送チヤンネ
ルから第２の電荷転送チヤンネルへそらされる。

これを実行するためのクロツキング構成は、負
荷としてアース電位GNにバイアスされた幾つか
の定電流ｎチヤンネル電界効果トランジスタ７１
−７６等を含んでいる。これらの負荷は、第２の
電荷転送チヤンネル上にある蓄積ゲート電極、転
送ゲート電極の各点に供給される電圧を、これら
のゲート電極対に他の電位を供給することなくア
ース電位GNに引下げる傾向がある。

共通ゲート増幅器として接続されたＰチヤンネ
ル電界効果トランジスタ８１，８３，８５等のソ
ース電極にφ₁が供給され、それらのドレン電極
が接続されているCCDゲート電極をφ₁の正方向
の振れにクランプする。共通ゲート増幅器として
接続されたＰチヤンネル電界効果トランジスタ８
２，８４，８６等のソース電極にはφ₂が供給さ
れ、それらのドレン電極が接続されているCCD
ゲート電極をφ₂の正方向の振れにクランプする。
従つて、φ₁およびφ₂のクロツク電圧は、第１の
電荷転送チヤンネルからの電荷転送点を除いて第
２の電荷転送チヤンネル上にあるゲート電極５１
−６２に供給される。

水平周波数のクロツク源１００は、相対的に小
さな正の“１”出力状態をデジタル・シフトレジ
スタ１０５の連続する信号転送段中で左から右へ
進め、それ以外のときは相対的に正の“０”状態
を蓄積する。デジタル・シフトレジスタ１０５は
例えばCCD構成でよい。第６図のCCDイメージ
ヤのイメージ・レジスタ１０が、CCDシフトレ
ジスタ１３の最後の電荷転送段を、読出された最
初の行でサイドローデイングし、CCDシフトレ
ジスタ１３の最後から２番目の電荷転送段を読出
された第２の行でサイドローデイングし、これを
続けることにより開始されて一行毎に読出される
と仮定すると、デジタル・シフトレジスタ１０５
の出力に沿う“１”出力状態の伝播は左から右へ
行われる。

イメージレジスタ１０の最後から数えて６番目
の行が読出される動作を考えると、デジタル・シ
フトレジスタ１０５の出力１１６は、当該シフト
レジスタの出力のうちで相対的に小さな正の
“１”出力状態にある唯一の出力である。ここれ
によりＰチヤンネルFET９６を、そのソース電
極およびＰチヤンネルFET９１−９６等の他の
ものの１つおきのもののソース電極に供給される
クロツク電圧φ₂′が正方向に振れるときに導通状
態にする。これらのＰチヤンネルFETのゲート
電極はデジタル・シフトレジスタ１０５の出力１
１１−１１６等に接続されていて相対的により正
の“０”出力電圧が供給される。これらの電圧は
これらのFETを非導通状態にし、それらのドレ
ン電極がそれぞれ接続されているCCDゲート電
極に与えられるφ₁およびφ₂電位を変化させない。
φ₂′およびφ₂は同相の相対的に負の振れとその相
対的に正の振れをもつている。導通状態にバイア
スされたFET９６のドレン電極からCCDゲート
電極５１および５２に供給されたクロツク電圧
φ₂′の正の振れはφ₂の正方向の振れよりも実質的
により正である。そのため、φ₂クロツク電圧が
より正になると、第１の電荷転送チヤンネル中の
蓄積ゲート電極５０の下に転送された電荷パケツ
トは、第１の電荷転送チヤンネルを伝播し続ける
のではなく第２の電荷転送チヤンネル中の実質的
により正の蓄積ゲート電極５２の下に転送され
る。

CCDシフトレジスタ１３の最後の行から数え
て５番目の行が読出される時、次の走査線の期間
中の動作を考える。第８図の可変長さCCD遅延
線を通る遅延は１電荷転送段だけ短縮されてい
る。デジタル・シフトレジスタ１０５の出力１１
５は、出力１１１−１１６等のうちの相対的に小
さな正の“１”出力電圧状態にある唯１つの出力
である。ＰチヤンネルFET９１−９６等のゲー
ト電極のそれぞれに供給されるこれらの出力電圧
は、ゲート電極に小さな正の“１”出力電圧が供
給されるFET９５を除いて他のFET９１−９４，
96を非導通状態にする。FET９５は通導してＰ
チヤンネルFET９１−９６等の１つおきのもの
のソース電極に供給された電圧φ₁′をCCDゲート
電極５３および５４に供給する。φ₁′およびφ₁は
同相の相対的に負の振れと、その相対的に正の振
れをもつている。クロツク電圧φ₁′の正の振振れ
はクロツク電圧φ₁の正の振れよりも実質的によ
り正である。蓄積ゲート４６の下から蓄積ゲート
４８の下へ電荷パケツトを転送するために、
CCDゲート電極４７および４８に供給されるφ₁
がCCDゲート電極４５および４６に供給される
φ₂より正になると、CCDゲート電極５３および
５４に供給される正のφ₁′の電圧は電荷パケツト
を蓄積ゲート電極５４の下へ連続して転送させ
る。すなわち、電荷パケツトはゲート電極４０−
５０の下の第１の電荷転送チヤンネルからゲート
電極５１−６６の下の第２の電荷転送チヤンネル
へ転送される。

CCDシフトレジスタ１３の最後の行から数え
て４番目が読出されている時は、相対的により小
さい正の“１”丈態はデジタル・シフトレジスタ
１０５中を出力１１４にシフトされる。FET９
４は導通状態になつてφ₂′をCCDゲート電極５５
および５６に供給する。第１および第２の電荷転
送チヤンネル間の電荷の転送は、第８図のCCD
遅延線の他の段の長さを短縮するために蓄積ゲー
ト電極４６および５６の下の位置の間でおこなわ
れる。

CCDシフトレジスタ１３の最後の行から数え
て３番目が読出されているとき、相対的に小さな
正の“１”状態はデジタル・シフトレジスタ１０
５中を出力１１３にシフトされる。FET９３が
導通状態になつてφ₁′がCCDゲート電極５７およ
び５８に供給される。第１の電荷転送チヤンネル
と第２の電荷転送チヤンネルとの間の電荷の転送
は、第８図のCCD遅延線の他の段の長さを短縮
するために蓄積ゲート電極４４の下の位置と蓄積
ゲート電極５８の下の位置との間で行われる。

CCDシフトレジスタ１３の最後の行から数え
て２番目が読出されているときは、相対的に小さ
な正の“１”状態はデジタル・シフトレジスタ１
０５中を出力１１２へシフトされる。FET９２
が導通状態になり、φ₂′はCCDゲート電極５９お
よび６０に供給される。第１電荷転送チヤンネル
と第２の電荷転送チヤンネルとの間の電荷の転送
は、第８図の遅延線の他の段の長さを短縮するた
めに、蓄積ゲート電極４２の下の位置と蓄積ゲー
ート電極６０の下の位置との間で行われる。

CCDシフトレジスタ１３の最後の行が読出さ
れるとき、相対的に小さな正の“１”状態はデジ
タル・シフトレジスタ１０５中を出力１１１へシ
フトされる。FET９１が導通状態になり、φ₁が
CCDゲート電極６１および６２に供給される。
第１の電荷転送チヤンネルと第２の電荷転送チヤ
ンネルとの間の電荷の転送は、CCD遅延線の他
の段の長さを短縮するために蓄積ゲート電極４０
の下の位置と蓄積ゲート電極６２の下の位置との
間で行われる。

【図面の簡単な説明】

第１図はイメージレジスタ中の電荷転送チヤン
ネル並列出力ポートの各々をその出力電荷感知段
の入力ポートに接続るための出力レジスタとして
サイドローデイング型CCDレジスタを使用した
ライン転送形式の従来のCCDイメージヤのブロ
ツク図、第２図は出力レジスタ回路中のCCDシ
フトレジスタが後続する電荷フアンネルが使用さ
れており、この発明ではこのシフトレジスタがイ
メージレジスタと出力電荷感知段との間に充分の
遅延を導入して、CCDイメージヤ出力信号から
発生されたビデオ信号の線走査部分からのイメー
ジレジスタのライン選択アーテイフアクトを除去
したライン転送形式のCCDイメージヤのブロツ
ク図、第３図は出力レジスタ回路中に複数の電荷
フアンネルを使用し、この発明を実施したライン
転送形式のCCDイメージヤのブロツク図、第４
図は電荷フアンネルを使用しこの発明を使用して
いないライン転送形式のCCDイメージヤのタイ
ミング図、第５図は第２図のライン転送CCDイ
メージヤのタイミング図、第６図は出力レジスタ
回路が、可変遅延CCDレジスタが後続するサイ
ドローデイング型CCDレジスタを使用しており
且つこの発明を使用したライン転送形式のCCD
イメージヤのブロツク図、第７図は第６図のライ
ン転送形式のCCDイメージヤのタイミング図、
第８図は第６図のCCDイメージヤ中で使用する
のに適した可変長さCCD遅延線の一部の概略図
である。１０……イメージレジスタ、１１……ライン選
択器、１４……エレクトロメータ（電荷感知段）、
１５，３３，３４……電荷フアンネル、１６，３
５，３６……出力レジスタ。

Claims

【特許請求の範囲】１各々がイメージ走査方向に水平に伸び、それ
ぞれ互いに並列的に配列された出力ポートを有
し、輻射エネルギイメージの画素を光電変換する
ことによつて形成された電荷パケツトを連続的に
転送する複数の並列に配列されたCCD電荷転送
チヤンネルを含むイメージレジスタと、上記並列に配列されたイメージレジスタ電荷転
送チヤンネルを順次動的クロツキングして、上記
イメージレジスタから上記画素の強度を表わす電
荷パケツトのラインを順次走査するライン選択器
であつて、各順次ライン選択期間中、上記動的ク
ロツキングは(a)水平走査期間と水平帰線期間との
合計時間（以下、1Hと称す）、または(b)水平走査
期間に等しい時間長の間継続するようにされた上
記ライン選択器と、上記イメージレジスタの電荷転送チヤンネルの
並列に配列された出力ポートが接続される入力ポ
ートと、出力ポートとを有し、これら入力ポート
と出力ポートとの間で遅延を呈する電荷フアンネ
ルと、順次に供給される電荷パケツトを受信する入力
ポートと、順次受信した上記電荷パケツトにそれ
ぞれ応答してビデオ信号のサンプルを供給する出
力ポートとを有する電荷感知段と、上記電荷フアンネルの出力ポートに接続された
入力ポートと、上記電荷感知段の入力ポートに接
続された出力ポートとを有し、上記イメージレジ
スタと上記電荷感知段との間の時間遅延を大きく
するCCDシフトレジスタと、からなり、上記CCDシフトレジスタによつて与えられる
遅延と上記電荷フアンネルによつて与えられる遅
延との和の遅延量は、(1)上記動的クロツキングが
上記(b)の水平走査期間に等しい時間長続く場合
は、上記(a)の1Hに等しい期間に相当し、(2)上記
動的クロツキングが上記(a)の1Hに等しい時間長
続く場合は、上記(a)の1Hに等しい時間長を水平
帰線期間の持続時間よりも僅かに短い時間だけ超
過するように設定されている、CCDイメージヤ。２各々がイメージ走査方向に水平に伸び、それ
ぞれ互いに並列的に配列された出力ポートを有
し、輻射エネルギイメージの画素を光電変換する
ことによつて形成された電荷パケツトを連続的に
転送する複数の並列に配列されたCCD電荷転送
チヤンネルを含むイメージレジスタと、上記並列に配列されたイメージレジスタ電荷転
送チヤンネルを順次動的クロツキングして、上記
イメージレジスタから上記画素の強度を表わす電
荷パケツトのラインを順次走査するライン選択器
と、上記イメージレジスタ電荷転送チヤンネルの各
出力ポートからサイドローデイングされる複数の
電荷転送段と、出力ポートとを有し、その各サイ
ドローデイングされる電荷転送段とその出力ポー
トとの間に異なる遅延を与えるCCDシフトレジ
スタと、電荷感知段と、上記CCDシフトレジスタの出力ポートが接続
される入力ポートと、上記電荷感知段の入力ポー
トに接続された出力ポートとを有し、上記CCD
シフトレジスタ中における異なる遅延間の遅延差
を補償するように動作する可変長CCD遅延線と、上記CCDシフトレジスタによつて与えられる
遅延と上記可変長CCD遅延線によつて与えられ
る遅延との和が1Hと1H＋水平帰線期間との間に
なるように上記可変長CCD遅延線の長さを走査
線毎に漸次調整する手段と、からなるCCDイメ
ージヤ。